CN112422102A - 一种节省乘法器的数字滤波器及其实现方法 - Google Patents

一种节省乘法器的数字滤波器及其实现方法 Download PDF

Info

Publication number
CN112422102A
CN112422102A CN202011163430.7A CN202011163430A CN112422102A CN 112422102 A CN112422102 A CN 112422102A CN 202011163430 A CN202011163430 A CN 202011163430A CN 112422102 A CN112422102 A CN 112422102A
Authority
CN
China
Prior art keywords
coefficient
filter
iteration
output
digital filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011163430.7A
Other languages
English (en)
Other versions
CN112422102B (zh
Inventor
杨俊�
梁嘉辉
章秀银
齐诺
陈冠宏
江泽鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN202011163430.7A priority Critical patent/CN112422102B/zh
Publication of CN112422102A publication Critical patent/CN112422102A/zh
Application granted granted Critical
Publication of CN112422102B publication Critical patent/CN112422102B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0211—Frequency selective networks using specific transformation algorithms, e.g. WALSH functions, Fermat transforms, Mersenne transforms, polynomial transforms, Hilbert transforms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0225—Measures concerning the multipliers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0227—Measures concerning the coefficients
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H2017/0072—Theoretical filter design
    • H03H2017/0081—Theoretical filter design of FIR filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H2017/0298—DSP implementation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

本发明公开了一种节省乘法器的数字滤波器及其实现方法，包括左侧迭代结构，利用等效FIR滤波器系数的左侧部分系数进行迭代运算，作为滤波器左侧系数的滤波输出；中间对称结构，利用等效FIR滤波器系数的中间部分系数以及对称型结构滤波器进行运算，作为滤波器中间系数的滤波输出；右侧迭代结构，利用等效FIR滤波器系数的右侧部分系数进行迭代运算，作为滤波器右侧系数的滤波输出，将三部分输出进行求和得到等效的总滤波信号。本发明利用迭代结构，在滤波器的过渡带要求较窄的情况下，可以有效地减少滤波器实现所需的乘法器个数，从而降低滤波器里在数字系统中乘法器资源的消耗。

Description

一种节省乘法器的数字滤波器及其实现方法
技术领域
本发明涉及数字滤波器领域，具体涉及一种节省乘法器的数字滤波器及其实现方法。
背景技术
在数字信号处理中，FIR滤波器经常是一个数字处理系统里不可或缺的基本模块。滤波器的作用在于滤除所要处理信号的带外噪声，避免噪声影响信号的后续处理，它普遍应用在通信处理、视频处理、语音处理等领域。FIR滤波器的实现方式较为简单，目前存在多种设计FIR滤波的方法。但在滤波性能要求较高的时候，即滤波器的过渡带要求较窄时，一般设计所得的滤波器阶数会很高,而阶数越高意味着其中需要完成的乘法操作越多，造成系统乘法器资源的大量消耗。
输入x(n)经过FIR滤波器后得到输出y(n)的通用数学表达如下所示
Figure BDA0002745069080000011
其中h(m)为FIR滤波器系数，M为滤波器系数长度，n为时间序号，m为求和所用序号。FIR滤波器实现结构主要分为直接型结构和对称型结构两种。直接型结构的直接根据滤波器公式设计，这种结构设计下乘法器的消耗数量等于滤波器的阶数，实用性较低；对称型结构是利用滤波器系数的对称性，使得处于对称位置的两个数据共用一个乘法器，乘法器的消耗可以缩减为直接型的一半，但依然不能更好地降低乘法器的消耗。
发明内容
为了克服现有技术存在的缺点与不足，本发明的首要目的是提供一种节省乘法器的数字滤波器。
本发明的次要目的是提供一种节省乘法器的数字滤波器的实现方法。
本发明首要目的采用如下技术方案：
一种节省乘法器的数字滤波器，包括：
一种节省乘法器的数字滤波器包括左侧迭代结构的输出yL(n)，中间对称结构的输出yO(n)和右侧迭代结构的输出yR(n)，数字滤波器总输出y(n)为如下公式所示
y(n)＝yL(n)+yO(n)+yR(n)
左侧迭代结构，利用等效FIR滤波器系数的左侧部分系数进行迭代运算，作为滤波器左侧系数的滤波输出；
中间对称结构，利用等效FIR滤波器系数的中间部分系数以及对称型结构滤波器进行运算，作为滤波器中间系数的滤波输出；
右侧迭代结构，利用等效FIR滤波器系数的右侧部分系数进行迭代运算，作为滤波器右侧系数的滤波输出。
所述右侧迭代结构与左侧迭代结构相同，只是乘法器系数不同。
所述左侧迭代结构包括：
迭代计算单元，对待处理输入信号x(n)进行信号迭代运算，得到迭代输出信号y'k(n)；
系数相乘单元，对迭代计算单元输出信号y'k(n)的实部和虚部乘以系数并相减操作，得到系数相乘输出信号yk(n)；
求和单元，对系数相乘单元输出信号yk(n)进行求和，得到左侧迭代结构的输出yL(n)。
所述迭代计算单元对等效FIR滤波器系列的左侧部分系数进行迭代运算，包括两个复数乘法器及两个延时器，其中对应时域运算输出如下公式所示：
Figure BDA0002745069080000021
βk，1＝ωk+ωc,βk，2＝ωk-ωc
y'k(n)＝y'k，1(n)+y'k，2(n)
其中n为时间序号，Lf为等效滤波器左侧系数的长度，ωk为第k阶基波角频率，ωc为滤波器截止角频率，βk，1、βk，2分别为基波角频率与截止角频率之和、基波角频率与截止角频率之差，
Figure BDA0002745069080000022
分别是相位为βk，1、βk，2的复指数函数，r为用于保持滤波器稳定性的衰减因子，m为求和运算的序号，y'k，1(n)为角频率之和的复指数函数对应的输出，y'k，2(n)为角频率之差的复指数函数对应的输出，两者在迭代计算单元以相同的结构进行运算，区别在于乘法器系数。一次完整的迭代输出信号y'k(n)是信号y'k，1(n)和信号y'k，2(n)之和。
所述系数相乘单元包括两个实数乘法器及一个减法器，将迭代输出信号y'k，1(n)、y'k，2(n)的实部和虚部分别乘以相应的系数并相减，得到系数相乘输出信号yk，1(n)、yk，2(n)，一次完整的系数相乘输出信号yk(n)为系数相乘输出信号yk，1(n)、yk，2(n)两者之和。
所述系数相乘单元的信号处理过程如下：
yk，1(n)＝Re{Ck，1}·Re{y'k，1(n)}-Im{Ck，1}·Im{y'k，1(n)}
yk，2(n)＝Re{Ck，2}·Re{y'k，2(n)}-Im{Ck，2}·Im{y'k，2(n)}
其中Ck，1、Ck，2为常数系数，具体为
Figure BDA0002745069080000031
Ak、θk分别为第k阶复指数函数的幅度和相位，Re{}为复数信号取实部操作，Im{}为复数信号取虚部操作。
所述求和单元，对所有系数相乘输出信号进行求和，得到左侧迭代结构的输出yL(n)；
求和单元所进行的处理如下公式所示
Figure BDA0002745069080000032
其中K为复指数函数总阶数，对2K路并行的系数相乘输出信号yk，1(n)、yk，2(n)进行求和运算，得到左侧迭代结构的输出yL(n)。
所述右侧迭代结构与左侧迭代结构的结构设计完全相同，区别在于乘法器系数。右侧迭代结构参数设置在对应的乘法器系数上，并输入信号x(n)得到右侧迭代结构的输出yR(n)。
本发明次要目的是采用如下技术方案：
一种节省乘法器的数字滤波器的实现方法，本发明中节省乘法器的数字滤波器的左侧、右侧迭代结构中乘法器系数及延时量，以下均简称为拟合参数，拟合参数可以在数学软件(例如MATLAB等)通过等效FIR滤波器系数和正交匹配追踪(OMP)得到，而中间迭代结构中乘法器系数直接采用等效FIR滤波器的中间系数。由于等效滤波器系数的对称性，在数学软件计算右侧迭代结构的乘法器系数时，部分系数的计算过程无需重复计算。
拟合参数在数学软件通过正交匹配追踪得到，具体过程如下：
设定等效FIR滤波器的左侧系数、右侧系数与该实现结构拟合参数的误差阈值，将拟合参数的求取转化为最小化拟合误差问题，通过OMP算法寻找出平均相对误差小于误差阈值的拟合参数，然后根据获得的拟合参数，设置对应结构的乘法器系数以及延时器的延时量，完成数字滤波器的设计。所述拟合参数包括基波角频率、相位、幅度系数、拟合长度、总阶数。
本发明的有益效果：
本发明根据所需滤波器指标，通过节省乘法器的数字滤波器结构实现等效的滤波处理，用迭代结构完成滤波器左侧、右侧系数的运算，用对称结构完成滤波器中间系数的运算，然后将三者求和得出整体滤波器的输出。
该滤波器结构在FPGA或者DSP实现所消耗的乘法器数量总共是28K+(M+1)/2-Lf个。当滤波器过渡带要求越窄、所需阶数越高时，节省乘法效果更佳，例如滤波系数长度为343时，该滤波器结构只需要使用108个乘法器，与需要使用343个乘法器的直接型FIR滤波器相比，可以节省68％的乘法器资源；该滤波器结构与需要使用172个乘法器的对称型FIR滤波器相比，可以节省37％的乘法器，有效地减少了乘法资源的消耗。
附图说明
图1是本发明迭代计算单元结构示意图；
图2是本发明系数相乘单元结构示意图；
图3是本发明求和计算单元结构示意图；
图4是本发明一种节省乘法器的数字滤波器的结构示意图；
图5是本发明拟合参数的求解过程示意图。
具体实施方式
下面结合实施例及附图，对本发明作进一步地详细说明，但本发明的实施方式不限于此。
实施例
考虑一个利用窗函数法设计等效的传统直接型FIR滤波器，其具体参数设置如下，截止频率为ωc＝0.48πrad/sample，选用的窗函数为矩形窗，窗函数长度为343，即滤波器系数长度为M＝343。
一种节省乘法器的数字滤波器，包括左侧迭代结构，中间对称结构以及右侧迭代结构。
所述左侧迭代结构及右侧迭代结构具体通过指数函数拟合等效FIR滤波器系数的两侧系数，得到两侧系数的滤波输出yL(n)和yR(n)；所述中间对称结构利用传统的对称型结构得到滤波器系数中间系数的滤波输出yO(n)。最后，将三部分输出进行求和得到等效的滤波信号。
所述左侧迭代结构，利用等效FIR滤波器系数的左侧部分系数进行迭代运算，作为滤波器左侧系数的滤波输出；包括迭代计算单元、系数相乘单元以及求和单元。
迭代计算单元，具体如图1所示，用于对输入信号进行迭代运算以获得迭代输出信号y'k，1(n)。迭代计算单元需要计算两个乘法器的相乘系数λ1、λ2即对应
Figure BDA0002745069080000051
延时D对应左侧系数的长度Lf，根据所得参数来设置单元中的相乘系数以及延时数量。本实例中选择复指数函数总阶数K＝2，衰减因子r＝0.999，以下参数通过OMP算法求解得第一阶复指数函数的角频率之和βk，1＝1.5095，左侧系数长度Lf＝124，将以上参数代入到相乘系数
Figure BDA0002745069080000052
将待滤波信号x(n)输入到迭代计算单元求得迭代输出信号y'k，1(n)。
系数相乘单元，具体如图2所示，对迭代计算单元的迭代输出信号y'k，1(n)进行复信号系数相乘并取实部的操作，得到系数相乘输出信号yk，1(n)。系数相乘单元需要计算两个乘法器的相乘系数λ3、λ4对应Re{Ck，1}、Im{Ck，1}，通过OMP算法求解得Re{Ck，1}＝0.8383，Im{Ck，1}＝0.2540。将以上两个参数代入到乘法器中，然后将迭代输出信号y'k，1(n)的实部、虚部分别与对应系数相乘并相减，得到系数相乘输出信号yk，1(n)。
求和单元，具体如图3所示，对系数相乘输出信号进行求和运算并得到左侧迭代结构输出yL(n)。实例中设置的复指数函数总阶数K＝2，故除了上述说明的信号yk，1＝1(n)，还有yk，2＝1(n)、yk，1＝2(n)、yk，2＝2(n)共4路系数相乘输出信号，4路信号的运算过程、实现结构与上述相同，区别只在于乘法器系数。信号x(n)同时输入到每一路并行处理和输出，将以上系数相乘输出信号求和得到左侧迭代结构输出yL(n)。
右侧迭代结构，与左侧迭代结构完全相同，区别在于乘法器系数的设置。由于等效FIR滤波器系数的对称性，在数学软件部分计算过程可以无需重复计算，通过OMP算法得出参数设置在对应的乘法器系数上，将信号输入右侧迭代结构得到右侧迭代结构输出yR(n)。
中间迭代结构，使用传统FIR滤波器的对称型结构，其中乘法器系数为等效滤波器的中间非拟合部分系数，将信号输入中间系数对称结构得到中间系数结构输出yO(n)。
本实施例中一种节省乘法器的数字滤波器的总体结构如图4所示，将左侧迭代结构、中间迭代结构及右侧迭代结构的输出yL(n)、yR(n)、yO(n)相加即可得到等效的滤波器输出y(n)。
本节省乘法器的数字滤波器的实现方法一共使用108个乘法器，在相同滤波情况下，用直接型结构实现需要343个乘法器以及用对称型结构实现需要172个乘法器的FIR滤波器，此方法更加有效地节省了数字滤波器中的乘法器消耗，验证了该发明的有益效果。
为了实现节省乘法器的数字滤波器结构，要获得拟合参数，其具体过程如下：
获得和FIR滤波器左侧、右侧系数良好的拟合，设左侧系数、右侧系数与该实现结构拟合参数的误差阈值，将拟合参数的求取问题转化为最小化拟合误差e问题。
Figure BDA0002745069080000061
其中e＝[e(0),e(1),...,e(Lf-1)]T为拟合误差向量，H＝[h(0),h(1),...,h(Lf-1)]T为FIR滤波器拟合的非中间系数向量，
Figure BDA0002745069080000062
为拟合函数矩阵，第k阶拟合函数向量
Figure BDA0002745069080000063
A＝[A1,A2,...,AK]T为复指数函数对应的幅度系数向量。
如图5所示，首先需要设置拟合函数与等效滤波器系数可接受的误差阈值η，复指数函数总阶数K，滤波器系数拟合最小长度Nmin以及基波频率步进I；设置拟合长度的初始化值N＝Nmin，即从设定的最小长度开始进行拟合；设置基波角频率ω1,ω2,...,ωK的初始化集合；根据以上的参数设置形成拟合复指数函数的矩阵
Figure BDA0002745069080000064
根据最小二乘准则，求解在以上参数情况下拟合函数与等效滤波器系数的平均相对误差值
Figure BDA0002745069080000065
判断平均相对误差值是否小于可接受的误差阈值η，若大于误差阈值，则令拟合长度值N＝N+1且从设置基波角频率的步骤开始进行重新计算；若小于误差阈值，则输出所得拟合函数对应的基波角频率、相位、幅度系数、拟合长度、总阶数这些参数，并将以上参数赋值于数字滤波器实现结构中对应的乘法器和延时器中。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受所述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (10)

1.一种节省乘法器的数字滤波器，其特征在于，包括：左侧迭代结构的输出yL(n)，中间对称结构的输出yO(n)和右侧迭代结构的输出yR(n)，数字滤波器总输出y(n)为如下公式所示：
y(n)＝yL(n)+yO(n)+yR(n)
其中：
左侧迭代结构，利用等效FIR滤波器系数的左侧部分系数进行迭代运算，作为滤波器左侧的部分输出；
中间对称结构，利用等效FIR滤波器系数的中间部分系数以及对称型结构滤波器进行运算，作为滤波器中间系数的滤波输出；
右侧迭代结构，利用等效FIR滤波器系数的右侧部分系数进行迭代运算，作为滤波器右侧的部分输出。
2.根据权利要求1所述的数字滤波器，其特征在于，所述右侧迭代结构与左侧迭代结构相同。
3.根据权利要求2所述的数字滤波器，其特征在于，所述左侧迭代结构包括：
迭代计算单元，对待处理输入信号x(n)进行信号迭代运算，得到迭代输出信号y'k(n)；
系数相乘单元，对迭代计算单元输出信号y'k(n)的实部和虚部乘以系数并相减操作，得到系数相乘输出信号yk(n)；
求和单元，对系数相乘单元输出信号yk(n)进行求和，得到左侧迭代结构的输出yL(n)。
4.根据权利要求3所述的数字滤波器，其特征在于，所述迭代计算单元包括两个复数乘法器及两个延时器。
5.根据权利要求3所述的数字滤波器，其特征在于，所述系数相乘单元包括两个实数乘法器及一个减法器。
6.根据权利要求2所述的数字滤波器，其特征在于，左侧迭代结构及右侧迭代结构的乘法器系数不同。
7.根据权利要求6所述的数字滤波器，其特征在于，左侧迭代结构及右侧迭代结构的乘法器系数和延时器延时量通过OMP算法得到。
8.根据权利要求3所述的数字滤波器，其特征在于，迭代计算单元对应时域运算输出公式为：
Figure RE-FDA0002875884980000021
y'k(n)＝y'k，1(n)+y'k，2(n)
其中，其中n为时间序号，Lf为等效滤波器左侧系数的长度，ωk为第k阶基波角频率，ωc为滤波器截止角频率，βk，1、βk，2分别为基波角频率与截止角频率之和、基波角频率与截止角频率之差，
Figure RE-FDA0002875884980000022
分别是相位为βk，1、βk，2的复指数函数，r为用于保持滤波器稳定性的衰减因子，m为求和运算的序号，y'k，1(n)为角频率之和的复指数函数对应的输出，y'k，2(n)为角频率之差的复指数函数对应的输出。
9.根据权利要求3所述的数字滤波器，其特征在于，
系数相乘单元所进行的处理如下公式所示：
yk1(n)＝Re{Ck1}·Re{y'k1(n)}-Im{Ck1}·Im{y'k1(n)}
yk2(n)＝Re{Ck2}·Re{y'k2(n)}-Im{Ck2}·Im{y'k2(n)}
其中Ck1、Ck2为常数系数，具体为
Figure RE-FDA0002875884980000023
Ak、θk分别为第k阶复指数函数的幅度和相位，Re{}为复数信号取实部操作，Im{}为复数信号取虚部操作。
10.一种如权利要求1-9任一项所述的节省乘法器的数字滤波器的实现方法，其特征在于，包括
设定等效的FIR滤波器的左侧系数、右侧系数与该实现结构拟合系数的误差阈值，将拟合参数的求取转化为最小化拟合误差问题，通过OMP算法寻找出平均相对误差小于误差阈值的拟合参数，然后根据获得的拟合参数得到对应迭代结构的乘法器系数以及延时器的延时量，所述拟合参数包括基波角频率、相位、幅度系数、拟合长度、总阶数，完成数字滤波器的实现。
CN202011163430.7A 2020-10-27 2020-10-27 一种节省乘法器的数字滤波器及其实现方法 Active CN112422102B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011163430.7A CN112422102B (zh) 2020-10-27 2020-10-27 一种节省乘法器的数字滤波器及其实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011163430.7A CN112422102B (zh) 2020-10-27 2020-10-27 一种节省乘法器的数字滤波器及其实现方法

Publications (2)

Publication Number Publication Date
CN112422102A true CN112422102A (zh) 2021-02-26
CN112422102B CN112422102B (zh) 2024-08-23

Family

ID=74840632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011163430.7A Active CN112422102B (zh) 2020-10-27 2020-10-27 一种节省乘法器的数字滤波器及其实现方法

Country Status (1)

Country Link
CN (1) CN112422102B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1089507A2 (en) * 1999-09-28 2001-04-04 Siemens Information and Communication Networks S.p.A. Method for the calculation of the coefficients of a polyphase FIR filter
EP1248425A1 (en) * 2001-04-06 2002-10-09 Ascom Systec AG Calculation of DFE coefficients from CIR
CN1406414A (zh) * 2000-11-01 2003-03-26 皇家菲利浦电子有限公司 自适应线路增强器
US20060276156A1 (en) * 2005-05-17 2006-12-07 Advantest Corporation Filter coefficient generating device, filter, multipath simulator and filter coefficient generating method, program, and recording medium
CN101217355A (zh) * 2008-01-11 2008-07-09 清华大学 基于低密度奇偶校验译码软判决信息的迭代定时同步方法
CN101242168A (zh) * 2008-03-06 2008-08-13 清华大学 一种fir数字滤波器直接型实现方法及实现装置
CN101383792A (zh) * 2008-09-28 2009-03-11 深圳市统先科技股份有限公司 一种卫星解调器中的盲均衡方法
CN202268857U (zh) * 2011-10-24 2012-06-06 西瑞克斯(北京)通信设备有限公司 一种复数滤波器
CN102721870A (zh) * 2012-06-29 2012-10-10 江苏省电力公司信息通信分公司 基于svd数字滤波器的电力系统谐波分析方法
CN104504205A (zh) * 2014-12-29 2015-04-08 南京大学 一种对称fir算法的并行化二维分割方法及其硬件结构
CN106549652A (zh) * 2015-09-18 2017-03-29 杜比实验室特许公司 时域滤波中的滤波器系数更新
CN109921763A (zh) * 2019-02-26 2019-06-21 华南理工大学 一种用于减少乘法器的fir滤波器及其输出计算方法
CN110492867A (zh) * 2019-09-27 2019-11-22 珠海市一微半导体有限公司 一种用数字电路实现的插值滤波器系统

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1089507A2 (en) * 1999-09-28 2001-04-04 Siemens Information and Communication Networks S.p.A. Method for the calculation of the coefficients of a polyphase FIR filter
CN1406414A (zh) * 2000-11-01 2003-03-26 皇家菲利浦电子有限公司 自适应线路增强器
EP1248425A1 (en) * 2001-04-06 2002-10-09 Ascom Systec AG Calculation of DFE coefficients from CIR
US20060276156A1 (en) * 2005-05-17 2006-12-07 Advantest Corporation Filter coefficient generating device, filter, multipath simulator and filter coefficient generating method, program, and recording medium
CN101217355A (zh) * 2008-01-11 2008-07-09 清华大学 基于低密度奇偶校验译码软判决信息的迭代定时同步方法
CN101242168A (zh) * 2008-03-06 2008-08-13 清华大学 一种fir数字滤波器直接型实现方法及实现装置
CN101383792A (zh) * 2008-09-28 2009-03-11 深圳市统先科技股份有限公司 一种卫星解调器中的盲均衡方法
CN202268857U (zh) * 2011-10-24 2012-06-06 西瑞克斯(北京)通信设备有限公司 一种复数滤波器
CN102721870A (zh) * 2012-06-29 2012-10-10 江苏省电力公司信息通信分公司 基于svd数字滤波器的电力系统谐波分析方法
CN104504205A (zh) * 2014-12-29 2015-04-08 南京大学 一种对称fir算法的并行化二维分割方法及其硬件结构
CN106549652A (zh) * 2015-09-18 2017-03-29 杜比实验室特许公司 时域滤波中的滤波器系数更新
CN109921763A (zh) * 2019-02-26 2019-06-21 华南理工大学 一种用于减少乘法器的fir滤波器及其输出计算方法
CN110492867A (zh) * 2019-09-27 2019-11-22 珠海市一微半导体有限公司 一种用数字电路实现的插值滤波器系统

Also Published As

Publication number Publication date
CN112422102B (zh) 2024-08-23

Similar Documents

Publication Publication Date Title
US20090207955A1 (en) Adaptive Digital Filter, FM Receiver, Signal Processing Method, and Program
Pun et al. On the design and efficient implementation of the Farrow structure
US20090285335A1 (en) Adaptive Digital Filter, FM Receiver, Signal Processing Method, and Program
CN114744982A (zh) 一种乘法优化的低通fir滤波器实现方法
Kim et al. A delay relaxed RLS-DCD algorithm for real-time implementation
CN112422102B (zh) 一种节省乘法器的数字滤波器及其实现方法
TW201404091A (zh) 降低無線通訊系統之訊號不平衡的方法
Liu et al. An efficient architecture of the sign-error LMS adaptive filter
Fontana et al. A digital bandpass/bandstop complementary equalization filter with independent tuning characteristics
US6865588B2 (en) Adaptive filtering with tap leakage using error filtering
CN116401493A (zh) 一种适用于中压载波系统的自适应滤波方法
Duraiswamy et al. Efficient implementation of 90 phase shifter in FPGA
Parvathi et al. Low complexity multiplier-less modified FRM filter bank using MPGBP algorithm
CN109921763B (zh) 一种用于减少乘法器的fir滤波器及其输出计算方法
Dai et al. FPGA Realization of Hardware-Flexible Parallel Structure FIR Filters Using Combined Systolic Arrays
Narasimha et al. Implementation of LOW Area and Power Efficient Architectures of Digital FIR filters
Vijetha et al. Low power low area VLSI implementation of adaptive FIR filter using DA for decision feed back equalizer
Perry et al. Pipelined DFE architectures using delayed coefficient adaptation
Liu et al. A pipelined sign-error LMS adaptive filter architecture with low computational complexity
Shoaib et al. Multichannel fast QR-decomposition algorithms: weight extraction method and its applications
US8645446B2 (en) Multi-input IIR filter with error feedback
Wang et al. A high-speed realization of the delayed dual sign LMS algorithm
Oruganti et al. Efficient ADD/SHIFT architecture for transposed structure of FIR filter using verilog HDL
Liu et al. VLSI implementation of the modified sign-error LMS adaptive algorithm
Pereira et al. Architectural Exploration for Energy-Efficient LMS and NLMS Adaptive Filters VLSI Design

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant