CN112416564A - 一种中断处理方法及处理装置 - Google Patents
一种中断处理方法及处理装置 Download PDFInfo
- Publication number
- CN112416564A CN112416564A CN202110092930.4A CN202110092930A CN112416564A CN 112416564 A CN112416564 A CN 112416564A CN 202110092930 A CN202110092930 A CN 202110092930A CN 112416564 A CN112416564 A CN 112416564A
- Authority
- CN
- China
- Prior art keywords
- interrupt
- processed
- current
- transaction
- preset priority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4818—Priority circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
本发明提供了一种中断处理方法及处理装置,方法应用于中断处理系统,中断处理系统包括逻辑端和控制端,方法包括:逻辑端获取中断事务的预设优先级;根据预设优先级对各个中断事务进行分类;监测到当前中断端口发出触发信号,将触发信号对应中断事务存储于当前中断端口对应的当前中断存储器;将当前中断存储器中存储结果发送至控制端;控制端根据存储结果,从当前中断存储器中提取当前待处理中断事务;根据当前待处理中断事务预设优先级与其他待处理中断事务预设优先级关系,对当前待处理中断事务进行处理,生成中断处理结果。本发明通过对各中断事务进行分类,使得同一预设优先级对应的中断事务复用同一个中断端口,保证了系统安全可靠的运行。
Description
技术领域
本发明涉及计算机控制技术领域,具体涉及一种中断处理方法及处理装置。
背景技术
随着航天领域运载火箭智能化水平的提高,在商业运载火箭中应用的FPGA芯片也随着用途的拓展产生了各类中断信号,导致中断使用需求激增,并且中断处理如果出现故障会引起系统错误,然而目前FPGA芯片提供的中断端口数量已经无法满足使用需求,因此,如何在中断使用需求增多的情况下,保证FPGA芯片的正常运转,进而保证系统安全可靠的运行具有重要意义。
发明内容
有鉴于此,本发明实施例提供了一种中断处理方法及处理装置,解决中断使用需求激增导致中断端口数量不足的问题。
本发明实施例提供了一种中断处理方法,所述中断处理方法应用于中断处理系统,所述中断处理系统包括逻辑端和控制端,所述方法包括:所述逻辑端获取中断事务的预设优先级;根据所述预设优先级对各个中断事务进行分类,以使得同一预设优先级对应的中断事务复用同一个中断端口;在监测到当前中断端口发出触发信号时,将所述触发信号对应中断事务存储于所述当前中断端口对应的当前中断存储器;将所述当前中断存储器中的存储结果发送至控制端;所述控制端接收当前中断存储器中的存储结果;根据所述存储结果,从所述当前中断存储器中提取当前待处理中断事务;根据当前待处理中断事务的预设优先级与其他待处理中断事务的预设优先级关系,对当前待处理中断事务进行处理,生成中断处理结果。
可选地,本发明实施例提供的中断处理方法,还包括:所述逻辑端接收所述控制端的中断处理结果,并根据所述中断处理结果对当前中断存储器中的存储结果进行更新。
可选地,所述控制端根据所述存储结果,从所述当前中断存储器中提取当前待处理中断事务,包括:根据所述存储结果,判断所述当前中断存储器中是否存在中断事务;如果所述当前中断存储器中存在中断事务,根据预设存储顺序依次读取所述当前中断存储器;根据当前读取结果确定当前待处理中断事务。
可选地,所述控制端根据当前待处理中断事务的预设优先级与其他待处理中断事务的预设优先级关系,对当前待处理中断事务进行处理,包括:判断当前待处理中断事务的预设优先级是否大于其他待处理中断事务的预设优先级;如果当前待处理中断事务的预设优先级大于其他待处理中断事务的预设优先级,对当前待处理中断事务进行处理。
可选地,本发明实施例提供的中断处理方法,所述控制端根据当前待处理中断事务的预设优先级与其他待处理中断事务的预设优先级关系,对当前待处理中断事务进行处理,还包括:如果当前待处理中断事务的预设优先级不大于其他待处理中断事务的预设优先级,对其他待处理中断事务进行处理,直到当前待处理中断事务的预设优先级大于其他待处理中断事务的预设优先级。
本发明实施例还提供了一种中断处理装置,所述中断处理装置应用于中断处理系统,所述中断处理系统包括逻辑端和控制端,所述装置包括:第一处理模块,用于使所述逻辑端获取中断事务的预设优先级;第二处理模块,用于使所述逻辑端根据所述预设优先级对各个中断事务进行分类,以使得同一预设优先级对应的中断事务复用同一个中断端口;第三处理模块,用于使所述逻辑端在监测到当前中断端口发出触发信号时,将所述触发信号对应中断事务存储于所述当前中断端口对应的当前中断存储器;第四处理模块,用于使所述逻辑端将所述当前中断存储器中的存储结果发送至控制端,以对中断事务进行相应的中断处理;
接收模块,用于使所述控制端接收当前中断存储器中的存储结果;判断模块,用于使所述控制端根据所述存储结果,从所述当前中断存储器中提取当前待处理中断事务;处理模块,用于使所述控制端根据当前待处理中断事务的预设优先级与其他待处理中断事务的预设优先级关系,对当前待处理中断事务进行处理,生成中断处理结果。
本发明实施例还提供了一种电子设备,包括:存储器和处理器,所述存储器和所述处理器之间互相通信连接,所述存储器中存储有计算机指令,所述处理器通过执行所述计算机指令,从而执行本发明实施例提供的中断处理方法。
本发明实施例还提供了一种计算机可读存储介质,所述计算机可读存储介质存储计算机指令,所述计算机指令用于使所述计算机执行本发明实施例提供的中断处理方法。
本发明技术方案,具有如下优点:
本发明实施例提供了一种中断处理方法,逻辑端通过对各个中断事务进行分类,以使得同一预设优先级对应的中断事务复用同一个中断端口,通过对各个中断端口进行监测,将触发中断端口对应中断事务存储于相应的中断存储器中,以使得逻辑端基于存储结果对中断事务进行相应的中断处理;避免了由于中断使用需求激增,然而目前芯片提供的中断端口数量已经无法满足使用需求,进而导致芯片无法正常运转的现象,进一步保证了中断端口数量足以满足使用需求,保证了系统安全可靠的运行。
本发明实施例提供了一种中断处理方法,控制端通过存储结果提取中断存储器中对应的待处理中断事务,根据当前待处理中断事务的预设优先级与其他待处理中断事务的预设优先级关系,对当前待处理中断事务进行处理,生成中断处理结果;保证在多个中断端口同时触发时,使得对中断事务的高效处理,保证了系统安全可靠的运行。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例中的中断处理方法中逻辑端和控制端的交互流程图;
图2为本发明实施例中的中断事务分类的示意图;
图3为本发明实施例中的中断存储器存储对应类别的中断事务示意图;
图4为本发明实施例中的中断处理系统的逻辑端和控制端之间的信号传输示意图;
图5为本发明实施例中的中断处理装置的功能模块示意图;
图6为本发明实施例中的电子设备的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
目前应用在商业运载火箭的FPGA(逻辑端)产生的各类中断信号直接输出给CPU控制器(控制端),CPU根据中断优先级进行设计中断处理,但是随着FPGA用途的拓展,FPGA产生的中断种类也逐渐增多,目前FPGA的芯片提供的中断信号的数量已经很难满足使用需求,比如XILINX公司的ZYNQ系列7Z045 FPGA芯片,其可供FPGA端使用的中断数量为16个,但随着运载火箭智能化水平的提高,需要控制的、监测的信号数量大幅增加,导致中断使用需求激增。
图1示出了本发明实施例的一种中断处理方法中逻辑端和控制端的交互流程,如图1所示,中断处理方法应用于中断处理系统,中断处理系统包括逻辑端和控制端,其中,中断处理系统的逻辑端执行步骤S101至步骤S104,中断处理系统的控制端执行步骤S201至步骤S203,具体包括如下步骤:
步骤S101:获取中断事务的预设优先级。
具体地,根据实际需求将各个中断事务预先设置优先级,逻辑端首先获取中断事务的预设优先级,可以将优先级存储到一个列表中方便查找,也可以将中断事务与其对应的预设优先级进行映射关系的存储,只要能够实现预设优先级的快速确定即可,本实施例并不以此为限。
步骤S102:根据预设优先级对各个中断事务进行分类。
其中,逻辑端可以选择FPGA可编程的逻辑器件,比如本实施例以商业运载火箭为例用其编写RS422接口的收发器,当得到各个中断事务的预设优先级之后,根据预设优先级对各个中断事务进行分类,将具有同样预设优先级的中断事务分为一类,进行分类存储,进而保证同一预设优先级对应的中断事务复用同一个中断端口,比如6路RS422产生的中断分为一组,具有相同的中断优先级,复用同一个中断端口;在高速通信中,还可以把通信中产生的一系列中断分为一组,如读中断、写中断、通信异常中断等。
如图2所示,每一类中断有同样的优先级,假设A类中断事务的优先级最高,B类次之,依次到Z类最低,其中每一类中断中有包含了多个中断事务,完成对中断事务按照预设优先级的分类,方便存取,同时也可以根据实际需求利用其他存储方式进行存储,本实施例并不以此为限。
步骤S103:在监测到当前中断端口发出触发信号时,将触发信号对应中断事务存储于当前中断端口对应的当前中断存储器。
本发明实施例中,分类完的中断,同一组使用同一个端口,该组中任何一个中断事务发生中断都会触发该端口的中断,代码实现如下:
Assign IRA=(中断A1 ||中断A2||中断A3 …||中断An);
Assign IRB=(中断B1 ||中断B2||中断B3 …||中断Bn);
……
假设A类中断中的A3中断事务产生中断,根据上述代码,IRA中断端口被触发,监测到当前中断端口(IRA)发出触发信号时,将触发信号对应中断事务(A3)存储于当前中断端口对应的当前中断存储器,也就是将A3中断事务存入相应的中断存储器中,本实施例中的中断存储器选择FIFO存储器,其中,FIFO存储器是一个先入先出的双口缓冲器,即第一个进入其内的数据第一个被移出,其中一个是存储器的输入口,另一个口是存储器的输出口。FIFO存储器是系统的缓冲环节,如果没有FIFO存储器,整个系统就不可能正常工作,它主要有几方面的功能:
1)对连续的数据流进行缓存,防止在进机和存储操作时丢失数据;
2)数据集中起来进行进机和存储,可避免频繁的总线操作,减轻CPU的负担;
3)允许系统进行DMA操作(Direct Memory Access,也称为成组数据传送方式,有时也称为直接内存操作),提高数据的传输速度;如果不采用DMA操作,数据传输将达不到传输要求,而且大大增加CPU的负担,无法同时完成数据的存储工作。
步骤S104:将当前中断存储器中的存储结果发送至控制端。
将存储到当前中断存储器中的存储结果发送至控制端,还以上述A3中断事务发生中断为例进行说明,即将A3存储到对应于IRA中断端口的中断存储器FIFO中,以便于对中断事务进行对应于A3的中断处理,如图3所示,给出了各个FIFO中存储的对应类别的中断事务。需要说明的是,本实施例仅以A3发生中断为例进行说明,在实际应中本发明并不以此为限。
步骤S201:接收当前中断存储器中的存储结果。其中,当前中断存储器中的存储结果不仅仅包括发生中断的中断事务,还包括当前中断存储器的存储状态信息,当前中断存储器存入中断事务后,其存储状态信息就会改变,例如FIFO存储器,当FIFO内部没有中断事务时,其中的状态信息empty=1;当FIFO内部存有中断事务时,状态信息empty=0。因此可以通过此empty信号表示中断存储器的存储状态信息。
步骤S202:根据存储结果,从当前中断存储器中提取当前待处理中断事务。控制端从当前中断存储器中提取当前待处理中断事务可以直接选择提取,或者是根据当前中断存储器的存储顺序进行提取,本实施例并不以此为限。
步骤S203:根据当前待处理中断事务的预设优先级与其他待处理中断事务的预设优先级关系,对当前待处理中断事务进行处理,生成中断处理结果。
本实施例中,控制端提取到当前待处理中断事务之后,根据当前待处理中断事务的预设优先级与其他待处理中断事务的预设优先级关系,对当前待处理中断事务进行处理,生成中断处理结果,其中其他待处理中断事务是在控制端中已经存在的待处理中断事务,以图2中的中断事务分类为例进行说明,可能同时存在多类中断端口发生触发,并向控制端发送对应的中断存储器的存储结果,此时可能控制端会出现同时存在多个待处理中断事务的情况,因此需要根据各个待处理中断事务的预设优先级进行相应的处理。
具体地,在一实施例中,该中断处理方法,应用于中断处理系统的逻辑端,具体还包括如下步骤:
步骤S105:逻辑端接收控制端的中断处理结果,并根据中断处理结果对当前中断存储器中的存储结果进行更新。
本发明实施例中,逻辑端还可以接收控制端的中断处理结果,如果存在当前中断事务进行了相应的中断处理后,会把其移出中断存储器,对当前中断存储器中的存储结果进行更新。
具体地,在一实施例中,该中断处理方法,应用于中断处理系统的控制端,上述步骤S202具体还包括如下步骤:
步骤S212:根据存储结果,判断当前中断存储器中是否存在中断事务。根据存储结果中的存储状态信息判断当前中断存储器中是否存在中断事务,以上述FIFO存储器为例,当empty=1时,可以确定FIFO内部没有中断事务,当empty=0时,可以确定FIFO内部有中断事务。
步骤S222:如果当前中断存储器中存在中断事务,根据预设存储顺序依次读取当前中断存储器。其中,预设存储顺序可以是依据中断存储器的特性决定,例如FIFO存储器的先进先出的特性。
步骤S232:根据当前读取结果确定当前待处理中断事务。读取到相应的结果就是读取到相对应的中断事务,然后将当前的读取结果确定为当前待处理中断事务。
具体地,在一实施例中,该中断处理方法,应用于中断处理系统的控制端,上述步骤S203具体还包括如下步骤:
步骤S213:判断当前待处理中断事务的预设优先级是否大于其他待处理中断事务的预设优先级。
在一实施例中,控制端会接收不同中断存储器发送过来的多个存储结果,进而确定相应的待处理中断事务,然后根据预设优先级依次的进行相应的中断处理;如果控制端读取到当前待处理中断事务后,会将当前待处理中断事务的预设优先级是否大于其他待处理中断事务的预设优先级。
步骤S223:如果当前待处理中断事务的预设优先级大于其他待处理中断事务的预设优先级,对当前待处理中断事务进行处理。
步骤S233:如果当前待处理中断事务的预设优先级不大于其他待处理中断事务的预设优先级,对其他待处理中断事务进行处理,直到当前待处理中断事务的预设优先级大于其他待处理中断事务的预设优先级。
通过执行上述步骤,本发明实施例提供的中断处理方法,逻辑端通过对各个中断事务进行分类,以使得同一预设优先级对应的中断事务复用同一个中断端口,通过对各个中断端口进行监测,将触发中断端口对应中断事务存储于相应的中断存储器中,以使得逻辑端基于存储结果对中断事务进行相应的中断处理;避免了由于中断使用需求激增,然而目前芯片提供的中断端口数量已经无法满足使用需求,进而导致芯片无法正常运转的现象,进一步保证了中断端口数量足以满足使用需求,保证了系统安全可靠的运行。控制端通过存储结果提取中断存储器中对应的待处理中断事务,根据当前待处理中断事务的预设优先级与其他待处理中断事务的预设优先级关系,对当前待处理中断事务进行处理,生成中断处理结果;保证在多个中断端口同时触发时,使得对中断事务的高效处理,保证了系统安全可靠的运行。
具体地,在一实施例中,本发明实施例提供了一种中断处理系统,包括:逻辑端和控制端,具体实现过程为:
如图4所示,给出了此中断处理系统的逻辑端和控制端之间的信号传输过程,其中以商业运载火箭为例,逻辑端以FPGA为例、控制端以CPU为例,中断存储器选择FIFO存储器。FPGA首先根据获取的中断事务的预设优先级对各个中断事务进行分类,以使得同一预设优先级对应的中断事务复用同一个中断端口(即IRA、IRB……IRZ不同的端口),每一个中断端口对应一个相应的中断存储器(FIFOA、FIFOB……FIFOZ),FPGA在监测到当前中断端口发出触发信号时IRAn,将触发信号对应中断事务(例如触发信号为IRA3,则对应A3中断)存储于当前中断端口对应的当前中断存储器。假设如图2中所示的分类结果,如果中断A3发生中断,则使得IRA发出触发信号,相应的FPGA就会将A3存储于IRA对应的中断存储器中。
然后FPGA将当前中断存储器中的存储结果发送至CPU,以对中断事务进行相应的中断处理,其中根据触发信号可以确定当前中断事务,还以上述A3中断为例,IRA会将其对应的FIFOA的存储结果发送给CPU,其中,存储结果不仅仅包括中断事务,还包括FIFO的存储状态empty。
CPU根据接收的当前中断存储器中的存储结果,从当前中断存储器中提取当前待处理中断事务,然后根据当前待处理中断事务的预设优先级与其他待处理中断事务的预设优先级关系,对当前待处理中断事务进行处理,生成中断处理结果(FIFOA_rd)。例如当CPU接收到FIFOA的存储状态empty时,根据存储结果从FIFOA中提取A3,如果此时CPU中没有比A3的优先级更高的待处理中断事务,则直接对A3进行中断处理;如果此时CPU中存在比A3的优先级更高的待处理中断事务,则先处理其他优先级更高的待处理中断事务,然后再对A3进行中断处理,得到相应的中断处理结果。
通过上述各个组成部分的协同合作,本发明实施例提供的中断处理系统,包括:逻辑端和控制端。逻辑端通过对各个中断事务进行分类,以使得同一预设优先级对应的中断事务复用同一个中断端口,通过对各个中断端口进行监测,将触发中断端口对应中断事务存储于相应的中断存储器中,以使得逻辑端基于存储结果对中断事务进行相应的中断处理;避免了由于中断使用需求激增,然而目前芯片提供的中断端口数量已经无法满足使用需求,进而导致芯片无法正常运转的现象,进一步保证了中断端口数量足以满足使用需求,保证了系统安全可靠的运行。控制端通过存储结果提取中断存储器中对应的待处理中断事务,根据当前待处理中断事务的预设优先级与其他待处理中断事务的预设优先级关系,对当前待处理中断事务进行处理,生成中断处理结果;保证在多个中断端口同时触发时,使得对中断事务的高效处理,保证了系统安全可靠的运行。
本发明实施例的一种中断处理装置,其中中断处理装置应用于中断处理系统,中断处理系统包括逻辑端和控制端,如图5所示,中断处理装置,包括:
第一处理模块11,用于使所述逻辑端获取中断事务的预设优先级;
第二处理模块12,用于使所述逻辑端根据预设优先级对各个中断事务进行分类,以使得同一预设优先级对应的中断事务复用同一个中断端口。
第三处理模块13,用于使所述逻辑端在监测到当前中断端口发出触发信号时,将触发信号对应中断事务存储于当前中断端口对应的当前中断存储器。
第四处理模块14,用于使所述逻辑端将当前中断存储器中的存储结果发送至控制端,以对中断事务进行相应的中断处理。
上述各个模块的具体过程参见本发明另一实施例中的中断处理系统的相关描述,在此不再进行赘述。
接收模块21,用于使所述控制端接收当前中断存储器中的存储结果。
判断模块22,用于使所述控制端根据存储结果,从当前中断存储器中提取当前待处理中断事务。
处理模块23,用于使所述控制端根据当前待处理中断事务的预设优先级与其他待处理中断事务的预设优先级关系,对当前待处理中断事务进行处理,生成中断处理结果。
上述各个模块的具体过程参见本发明另一实施例中的中断处理系统的相关描述,在此不再进行赘述。
根据本发明实施例还提供了一种电子设备,如图6所示,该电子设备可以包括处理器901和存储器902,其中处理器901和存储器902可以通过总线或者其他方式连接,图6中以通过总线连接为例。
处理器901可以为中央处理器(Central Processing Unit,CPU)。处理器901还可以为其他通用处理器、数字信号处理器(Digital Signal Processor,DSP)、专用集成电路(Application Specific Integrated Circuit,ASIC)、现场可编程门阵列(Field-Programmable Gate Array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等芯片,或者上述各类芯片的组合。
存储器902作为一种非暂态计算机可读存储介质,可用于存储非暂态软件程序、非暂态计算机可执行程序以及模块,如本发明方法实施例中的方法所对应的程序指令/模块。处理器901通过运行存储在存储器902中的非暂态软件程序、指令以及模块,从而执行处理器的各种功能应用以及数据处理,即实现上述方法实施例中的方法。
存储器902可以包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需要的应用程序;存储数据区可存储处理器901所创建的数据等。此外,存储器902可以包括高速随机存取存储器,还可以包括非暂态存储器,例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施例中,存储器902可选包括相对于处理器901远程设置的存储器,这些远程存储器可以通过网络连接至处理器901。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
一个或者多个模块存储在存储器902中,当被处理器901执行时,执行上述方法实施例中的方法。
上述电子设备具体细节可以对应参阅上述方法实施例中对应的相关描述和效果进行理解,此处不再赘述。
本领域技术人员可以理解,实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,相关的程序可存储于一计算机可读取存储介质中,该程序在执行时,可完成包括如上述各方法的实施例的流程。其中,存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM)、随机存储记忆体(Random AccessMemory,RAM)、快闪存储器(Flash Memory)、硬盘(Hard Disk Drive,HDD)或固态硬盘(Solid-State Drive,SSD)等;存储介质还可以包括上述种类的存储器的组合。
虽然结合附图描述了本发明的实施例,但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型,这样的修改和变型均落入由所附权利要求所限定的范围之内。
Claims (8)
1.一种中断处理方法,其特征在于,所述中断处理方法应用于中断处理系统,所述中断处理系统包括逻辑端和控制端,所述方法包括:
所述逻辑端获取中断事务的预设优先级;根据所述预设优先级对各个中断事务进行分类,以使得同一预设优先级对应的中断事务复用同一个中断端口;在监测到当前中断端口发出触发信号时,将所述触发信号对应中断事务存储于所述当前中断端口对应的当前中断存储器;将所述当前中断存储器中的存储结果发送至控制端;
所述控制端接收当前中断存储器中的存储结果;根据所述存储结果,从所述当前中断存储器中提取当前待处理中断事务;根据当前待处理中断事务的预设优先级与其他待处理中断事务的预设优先级关系,对当前待处理中断事务进行处理,生成中断处理结果。
2.根据权利要求1所述的中断处理方法,其特征在于,所述方法还包括:所述逻辑端接收所述控制端的中断处理结果,并根据所述中断处理结果对当前中断存储器中的存储结果进行更新。
3.根据权利要求1所述的中断处理方法,其特征在于,所述控制端根据所述存储结果,从所述当前中断存储器中提取当前待处理中断事务,包括:
根据所述存储结果,判断所述当前中断存储器中是否存在中断事务;
如果所述当前中断存储器中存在中断事务,根据预设存储顺序依次读取所述当前中断存储器;
根据当前读取结果确定当前待处理中断事务。
4.根据权利要求1所述的中断处理方法,其特征在于,所述控制端根据当前待处理中断事务的预设优先级与其他待处理中断事务的预设优先级关系,对当前待处理中断事务进行处理,包括:
判断当前待处理中断事务的预设优先级是否大于其他待处理中断事务的预设优先级;
如果当前待处理中断事务的预设优先级大于其他待处理中断事务的预设优先级,对当前待处理中断事务进行处理。
5.根据权利要求4所述的中断处理方法,其特征在于,所述控制端根据当前待处理中断事务的预设优先级与其他待处理中断事务的预设优先级关系,对当前待处理中断事务进行处理,还包括:
如果当前待处理中断事务的预设优先级不大于其他待处理中断事务的预设优先级,对其他待处理中断事务进行处理,直到当前待处理中断事务的预设优先级大于其他待处理中断事务的预设优先级。
6.一种中断处理装置,其特征在于,所述中断处理装置应用于中断处理系统,所述中断处理系统包括逻辑端和控制端,所述装置包括:
第一处理模块,用于使所述逻辑端获取中断事务的预设优先级;
第二处理模块,用于使所述逻辑端根据所述预设优先级对各个中断事务进行分类,以使得同一预设优先级对应的中断事务复用同一个中断端口;
第三处理模块,用于使所述逻辑端在监测到当前中断端口发出触发信号时,将所述触发信号对应中断事务存储于所述当前中断端口对应的当前中断存储器;
第四处理模块,用于使所述逻辑端将所述当前中断存储器中的存储结果发送至控制端,以对中断事务进行相应的中断处理;
接收模块,用于使所述控制端接收当前中断存储器中的存储结果;
判断模块,用于使所述控制端根据所述存储结果,从所述当前中断存储器中提取当前待处理中断事务;
处理模块,用于使所述控制端根据当前待处理中断事务的预设优先级与其他待处理中断事务的预设优先级关系,对当前待处理中断事务进行处理,生成中断处理结果。
7.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储计算机指令,所述计算机指令被处理器执行时实现如权利要求1-5中任一项所述的中断处理方法。
8.一种电子设备,其特征在于,包括:
存储器和处理器,所述存储器和所述处理器之间互相通信连接,所述存储器中存储有计算机指令,所述处理器通过执行所述计算机指令,从而如权利要求1-5中任一项所述的中断处理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110092930.4A CN112416564A (zh) | 2021-01-25 | 2021-01-25 | 一种中断处理方法及处理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110092930.4A CN112416564A (zh) | 2021-01-25 | 2021-01-25 | 一种中断处理方法及处理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112416564A true CN112416564A (zh) | 2021-02-26 |
Family
ID=74782514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110092930.4A Withdrawn CN112416564A (zh) | 2021-01-25 | 2021-01-25 | 一种中断处理方法及处理装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112416564A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117667466A (zh) * | 2024-02-01 | 2024-03-08 | 井芯微电子技术(天津)有限公司 | 一种中断处理方法、装置、电子设备及存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1326146A (zh) * | 2000-05-29 | 2001-12-12 | 精工爱普生株式会社 | 中断信号生成装置和中断信号的生成方法 |
US7100002B2 (en) * | 2003-09-16 | 2006-08-29 | Denali Software, Inc. | Port independent data transaction interface for multi-port devices |
CN109947470A (zh) * | 2019-03-13 | 2019-06-28 | 西安瑞思凯微电子科技有限公司 | 基于可变优先级的中断仲裁方法及其系统 |
CN111444124A (zh) * | 2020-03-25 | 2020-07-24 | 苏州琅润达检测科技有限公司 | 一种高频自主请求的串口分流装置 |
-
2021
- 2021-01-25 CN CN202110092930.4A patent/CN112416564A/zh not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1326146A (zh) * | 2000-05-29 | 2001-12-12 | 精工爱普生株式会社 | 中断信号生成装置和中断信号的生成方法 |
US7100002B2 (en) * | 2003-09-16 | 2006-08-29 | Denali Software, Inc. | Port independent data transaction interface for multi-port devices |
CN109947470A (zh) * | 2019-03-13 | 2019-06-28 | 西安瑞思凯微电子科技有限公司 | 基于可变优先级的中断仲裁方法及其系统 |
CN111444124A (zh) * | 2020-03-25 | 2020-07-24 | 苏州琅润达检测科技有限公司 | 一种高频自主请求的串口分流装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117667466A (zh) * | 2024-02-01 | 2024-03-08 | 井芯微电子技术(天津)有限公司 | 一种中断处理方法、装置、电子设备及存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108595353B (zh) | 一种基于PCIe总线的控制数据传输的方法及装置 | |
US10713202B2 (en) | Quality of service (QOS)-aware input/output (IO) management for peripheral component interconnect express (PCIE) storage system with reconfigurable multi-ports | |
CN112214166B (zh) | 用于传输数据处理请求的方法和装置 | |
CN114048164B (zh) | 芯片互联方法、系统、设备及可读存储介质 | |
KR20170121661A (ko) | 비휘발성 메모리 익스프레스 컨트롤러에 의한 입출력 큐 관리 방법 | |
CN108141471B (zh) | 压缩数据的方法、装置和设备 | |
CN111124704A (zh) | 一种数据处理方法、处理器及终端设备 | |
CN112947857B (zh) | 一种数据搬移方法、装置、设备及计算机可读存储介质 | |
CN106489132A (zh) | 读写数据的方法、装置、存储设备和计算机系统 | |
CN111190842A (zh) | 直接存储器访问、处理器、电子设备和数据搬移方法 | |
CN115934625B (zh) | 一种用于远程直接内存访问的敲门铃方法、设备及介质 | |
WO2011155096A1 (ja) | データ転送制御装置とその集積回路とデータ転送制御方法、データ転送終了通知装置とその集積回路とデータ転送終了通知方法、およびデータ転送制御システム | |
CN112416564A (zh) | 一种中断处理方法及处理装置 | |
CN112540933A (zh) | 缓存读写方法、装置及电子设备 | |
CN109710187B (zh) | NVMe SSD主控芯片的读命令加速方法、装置、计算机设备及存储介质 | |
CN112597080B (zh) | 读请求控制装置及方法以及存储器控制器 | |
CN114546287A (zh) | 一种单通道多逻辑单元号交叉传输的方法和装置 | |
CN117667793B (zh) | 一种多通道描述符管理系统、方法、设备、介质 | |
CN117422024B (zh) | 数据位宽转换方法、装置、计算机设备及介质 | |
CN111865741B (zh) | 数据传输方法及数据传输系统 | |
CN111124987B (zh) | 一种基于pcie的数据传输控制系统和方法 | |
US11216398B2 (en) | USB device and data transfer method thereof | |
US11119667B2 (en) | Master adaptive read issuing capability based on the traffic being generated | |
CN114443400B (zh) | 信号测试方法、装置、片上系统、电子设备及存储介质 | |
CN113986134B (zh) | 存储数据的方法、读取数据的方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20210226 |
|
WW01 | Invention patent application withdrawn after publication |