CN109710187B

CN109710187B - NVMe SSD主控芯片的读命令加速方法、装置、计算机设备及存储介质

Info

Publication number: CN109710187B
Application number: CN201811581195.8A
Authority: CN
Inventors: 刘泽华; 郑海东; 余桉
Original assignee: Shenzhen Union Memory Information System Co Ltd
Current assignee: Shenzhen Union Memory Information System Co Ltd
Priority date: 2018-12-24
Filing date: 2018-12-24
Publication date: 2022-12-02
Anticipated expiration: 2038-12-24
Also published as: CN109710187A

Abstract

本发明公开了一种NVMe SSD主控芯片的读命令加速方法、装置、计算机设备及存储介质，其中方法包括：将读数据命令信息缓存于加速模块并通知NFC；NFC根据命令信息从flash中读取对应的数据信息并发送至加速模块；加速模块将处理之后的有效数据发送给主机。本发明避免了DDR读写速度对整体性能的限制，减少了CPU的使用频率，从而提高了SSD主控芯片读数据的性能。

Description

NVMe SSD主控芯片的读命令加速方法、装置、计算机设备及存储介质

技术领域

本发明涉及SSD，更具体地说是一种NVMe SSD主控芯片的读命令加速方法、装置、计算机设备及存储介质。

背景技术

现有的NVMe SSD主控芯片的数据通路如图1所示，当主机通过PCIe下发读命令后，NVMe模块将命令缓存并通知FW；FW解析命令后通知NFC所需读取的数据信息，NFC将数据从Flash中乱序输出到DDR中缓存，进行重排序并去除冗余数据；之后FW通知NVMe将数据从DDR中顺序取出，通过PCIe发往主机端，当前命令完成后告知FW。

上述方式存在以下问题：当流水线执行较多命令时，为了缓存这些命令的数据，需要占用DDR中大量的空间资源；NVMe和NFC都要连续读写DDR，DDR的带宽需求过高使其成为速度瓶颈；NVMe和NFC的配合需要FW的指导，为此FW必须负责解析PRP，并实时查看NVMe和NFC数据传输的情况，额外增加了CPU的工作量。这些缺陷限制了NVMe SSD读取数据的速度，从而影响到整个系统的运行速度。

发明内容

本发明的目的在于克服现有技术的不足，提供一种NVMe SSD主控芯片的读命令加速方法、装置、计算机设备及存储介质。

为实现上述目的，本发明采用以下技术方案：一种NVMe SSD主控芯片的读命令加速方法，所述方法包括：

接收主机下发的读数据命令；

将读数据命令信息缓存于加速模块并通知NFC；

NFC根据命令信息从flash中读取对应的数据信息并发送至加速模块；

加速模块将处理之后的有效数据发送给主机。

其进一步技术方案为：所述方法还包括：

统计加速模块发送给主机的传输数据量；

判断传输数据量是否达到命令信息所需的数据量；

若是，则根据命令信息的完成情况发送至NVMe，然后NVMe通知主机。

其进一步技术方案为：所述统计加速模块发送给主机的传输数据量的步骤之后，具体包括以下步骤：

判断传输数据量中是否存在错误信息；

若是，则对错误信息进行标记。

其进一步技术方案为：所述加速模块将处理之后的有效数据发送给主机的步骤，具体包括以下步骤：

根据数据信息以及缓存的命令信息向主机申请物理区域页；

计算对应命令信息的主机地址；

提取数据信息中的有效数据；

将有效数据进行剪切、打包后按照主机地址进行发送。

一种NVMe SSD主控芯片的读命令加速装置，所述装置包括接收单元、存储通知单元、读取单元以及发送单元；

所述接收单元，用于接收主机下发的读数据命令；

所述存储通知单元，用于将读数据命令信息缓存于加速模块并通知NFC；

所述读取单元，用于NFC根据命令信息从flash中读取对应的数据信息并发送至加速模块；

所述发送单元，用于加速模块将处理之后的有效数据发送给主机。

其进一步技术方案为：所述装置还包括统计单元和第一判断单元；

所述统计单元，用于统计加速模块发送给主机的传输数据量；

所述第一判断单元，用于判断传输数据量是否达到命令信息所需的数据量。

其进一步技术方案为：所述装置还包括第二判断单元和标记单元；

所述第二判断单元，用于判断传输数据量中是否存在错误信息；

所述标记单元，用于对错误信息进行标记。

其进一步技术方案为：所述发送单元包括申请模块、计算模块、提取模块以及打包模块；

所述申请模块，用于根据数据信息以及缓存的命令信息向主机申请物理区域页；

所述计算模块，用于计算对应命令信息的主机地址；

所述提取模块，用于提取数据信息中的有效数据；

所述打包模块，用于将有效数据进行剪切、打包后按照主机地址进行发送。

一种计算机设备，包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如上述的NVMe SSD主控芯片的读命令加速方法的步骤。

一种存储介质，所述存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令被处理器执行时，使得所述处理器执行如上述的NVMe SSD主控芯片的读命令加速方法的步骤。

本发明与现有技术相比的有益效果是：本发明一种NVMe SSD主控芯片的读命令加速方法通过NVMe接收主机下发的读数据命令；将读数据命令信息缓存于加速模块并通知NFC；NFC根据命令信息从flash中读取对应的数据信息并发送至加速模块；加速模块将处理之后的有效数据发送给主机。避免了DDR读写速度对整体性能的限制，减少了CPU的使用频率，从而提高了SSD主控芯片读数据的性能。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明技术手段，可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征及优点能够更明显易懂，以下特举较佳实施例，详细说明如下。

附图说明

图1为现有技术的架构图；

图2为本发明一种NVMe SSD主控芯片的读命令加速方法具体实施例的架构图；

图3为本发明一种NVMe SSD主控芯片的读命令加速方法具体实施例的流程图一；

图4为本发明一种NVMe SSD主控芯片的读命令加速方法具体实施例的流程图二；

图5为本发明一种NVMe SSD主控芯片的读命令加速方法具体实施例的流程图三；

图6为本发明一种NVMe SSD主控芯片的读命令加速装置具体实施例的示意性框图；

图7为本发明一种NVMe SSD主控芯片的读命令加速装置具体实施例中发送单元的示意性框图；

图8为本发明一种计算机设备具体实施例的示意性框图。

具体实施方式

为了更充分理解本发明的技术内容，下面结合具体实施例对本发明的技术方案进一步介绍和说明，但不局限于此。

应当理解，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体/操作/对象与另一个实体/操作/对象区分开来，而不一定要求或者暗示这些实体/操作/对象之间存在任何这种实际的关系或者顺序。

还应当理解，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。

如图2-5所示，本发明提供了一种NVMe SSD主控芯片的读命令加速方法，该方法包括以下步骤：

S10、接收主机下发的读数据命令；

S20、将读数据命令信息缓存于加速模块并通知NFC；

S30、NFC根据命令信息从flash中读取对应的数据信息并发送至加速模块；

S40、加速模块将处理之后的有效数据发送给主机。

具体的，当主机下发读数据命令后，首先由NVMe(非易失性内存主机控制器接口规范，Non-Volatile Memory express)接收读数据命令，然后NVMe将读数据命令信息缓存于加速模块并通知NFC(NAND闪存控制器，NAND Flash Controller)，加速模块将必要的命令信息进行缓存。另外，NFC从flash中读出的每笔数据送出之前，会告知加速模块该笔数据的相关信息。

进一步的，该方法还包括以下步骤：

S50、统计加速模块发送给主机的传输数据量；

S60、判断传输数据量是否达到命令信息所需的数据量；

若是，S90、则根据命令信息的完成情况发送至NVMe，然后NVMe通知主机，若否，则返回步骤S50。

在某些实施例中，步骤S50还具体包括以下步骤：

S70、判断传输数据量中是否存在错误信息；

若是，S80、则对错误信息进行标记。

进一步的，步骤S40具体包括以下步骤：

S401、根据数据信息以及缓存的命令信息向主机申请物理区域页；

S402、计算对应命令信息的主机地址；

S403、提取数据信息中的有效数据；

S404、将有效数据进行剪切、打包后按照主机地址进行发送。

具体的，加速模块会根据这些数据信息以及缓存的命令信息向主机端申请PRP(物理区域页，Physical Region Page)，并计算出该笔数据对应的主机地址，然后将有效数据剪切打包发往主机，同时统计发送数据量到统计模块。当统计的传输数据量达到命令所需总数据量时，统计模块会结合整个过程中出现的错误情况，将该命令的完成情况告知NVMe，然后通知主机。

应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。

对应于上述实施例所述的一种NVMe SSD主控芯片的读命令加速方法，本发明提供了一种NVMe SSD主控芯片的读命令加速装置。

如图2、6、7所示，该装置包括接收单元1、存储通知单元2、读取单元3以及发送单元4；

接收单元1，用于接收主机下发的读数据命令；

存储通知单元2，用于将读数据命令信息缓存于加速模块并通知NFC；

读取单元3，用于NFC根据命令信息从flash中读取对应的数据信息并发送至加速模块；

发送单元4，用于加速模块将处理之后的有效数据发送给主机。

进一步的，该装置还包括统计单元5和第一判断单元6；

统计单元5，用于统计加速模块发送给主机的传输数据量；

第一判断单元6，用于判断传输数据量是否达到命令信息所需的数据量。

进一步的，该装置还包括第二判断单元7和标记单元8；

第二判断单元7，用于判断传输数据量中是否存在错误信息；

标记单元8，用于对错误信息进行标记。

进一步的，发送单元4包括申请模块41、计算模块42、提取模块43以及打包模块44；

申请模块41，用于根据数据信息以及缓存的命令信息向主机申请物理区域页；

计算模块42，用于计算对应命令信息的主机地址；

提取模块43，用于提取数据信息中的有效数据；

打包模块44，用于将有效数据进行剪切、打包后按照主机地址进行发送。

如图8所示，本发明还提供了一种计算机设备，包括存储器、处理器以及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现如上述的NVMeSSD主控芯片的读命令加速方法的步骤。

该计算机设备700可以是终端或服务器。该计算机设备700包括通过系统总线710连接的处理器720、存储器和网络接口750，其中，存储器可以包括非易失性存储介质730和内存储器740。

该非易失性存储介质730可存储操作系统731和计算机程序732。该计算机程序732被执行时，可使得处理器720执行任意一种NVMe SSD主控芯片的读命令加速方法。

该处理器720用于提供计算和控制能力，支撑整个计算机设备700的运行。

该内存储器740为非易失性存储介质730中的计算机程序732的运行提供环境，该计算机程序732被处理器720执行时，可使得处理器720执行任意一种NVMe SSD主控芯片的读命令加速方法。

该网络接口750用于进行网络通信，如发送分配的任务等。本领域技术人员可以理解，图8中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备700的限定，具体的计算机设备700可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。其中，所述处理器720用于运行存储在存储器中的程序代码，以实现以下步骤：

接收主机下发的读数据命令；

将读数据命令信息缓存于加速模块并通知NFC；

加速模块将处理之后的有效数据发送给主机。

进一步的，该方法还包括：

统计加速模块发送给主机的传输数据量；

判断传输数据量是否达到命令信息所需的数据量；

进一步的，统计加速模块发送给主机的传输数据量的步骤之后，具体包括以下步骤：

判断传输数据量中是否存在错误信息；

若是，则对错误信息进行标记。

进一步的，加速模块将处理之后的有效数据发送给主机的步骤，具体包括以下步骤：

根据数据信息以及缓存的命令信息向主机申请物理区域页；

计算对应命令信息的主机地址；

提取数据信息中的有效数据；

将有效数据进行剪切、打包后按照主机地址进行发送。

应当理解，在本申请实施例中，处理器720可以是中央处理单元(CentralProcessing Unit，CPU)，该处理器720还可以是其他通用处理器、数字信号处理器(DigitalSignal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。其中，通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

本领域技术人员可以理解，图8中示出的计算机设备700结构并不构成对计算机设备700的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本发明中各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述装置中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

在本发明所提供的实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个装置，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

上述仅以实施例来进一步说明本发明的技术内容，以便于读者更容易理解，但不代表本发明的实施方式仅限于此，任何依本发明所做的技术延伸或再创造，均受本发明的保护。本发明的保护范围以权利要求书为准。

Claims

1.一种NVMe SSD主控芯片的读命令加速方法，其特征在于，所述方法包括：

接收主机下发的读数据命令；

将读数据命令信息缓存于加速模块并通知NFC；

加速模块将处理之后的有效数据发送给主机；

所述方法还包括：

统计加速模块发送给主机的传输数据量；

判断传输数据量是否达到命令信息所需的数据量；

若是，则根据命令信息的完成情况发送至NVMe，然后NVMe通知主机；

所述加速模块将处理之后的有效数据发送给主机的步骤，具体包括以下步骤：

根据数据信息以及缓存的命令信息向主机申请物理区域页；

计算对应命令信息的主机地址；

提取数据信息中的有效数据；

将有效数据进行剪切、打包后按照主机地址进行发送；

所述统计加速模块发送给主机的传输数据量的步骤之后，具体包括以下步骤：

判断传输数据量中是否存在错误信息；

若是，则对错误信息进行标记。

2.一种NVMe SSD主控芯片的读命令加速装置，其特征在于，所述装置包括接收单元、存储通知单元、读取单元以及发送单元；

所述接收单元，用于接收主机下发的读数据命令；

所述发送单元，用于加速模块将处理之后的有效数据发送给主机；

所述装置还包括统计单元和第一判断单元；

所述第一判断单元，用于判断传输数据量是否达到命令信息所需的数据量；

所述发送单元包括申请模块、计算模块、提取模块以及打包模块；

所述计算模块，用于计算对应命令信息的主机地址；

所述提取模块，用于提取数据信息中的有效数据；

所述打包模块，用于将有效数据进行剪切、打包后按照主机地址进行发送；

所述装置还包括第二判断单元和标记单元；

所述标记单元，用于对错误信息进行标记。

3.一种计算机设备，其特征在于，包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如权利要求1所述的NVMe SSD主控芯片的读命令加速方法的步骤。

4.一种存储介质，其特征在于，所述存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令被处理器执行时，使得所述处理器执行如权利要求1所述的NVMeSSD主控芯片的读命令加速方法的步骤。