CN112398478A - 模数转换装置及电池管理系统 - Google Patents
模数转换装置及电池管理系统 Download PDFInfo
- Publication number
- CN112398478A CN112398478A CN202011167394.1A CN202011167394A CN112398478A CN 112398478 A CN112398478 A CN 112398478A CN 202011167394 A CN202011167394 A CN 202011167394A CN 112398478 A CN112398478 A CN 112398478A
- Authority
- CN
- China
- Prior art keywords
- pmos transistor
- switch
- signal
- analog
- nmos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
- G01R19/2506—Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing
- G01R19/2509—Details concerning sampling, digitizing or waveform capturing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
- G01R31/3644—Constructional arrangements
- G01R31/3648—Constructional arrangements comprising digital calculation means, e.g. for performing an algorithm
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
- G01R31/385—Arrangements for measuring battery or accumulator variables
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
- G01R31/396—Acquisition or processing of data for testing or for monitoring individual cells or groups of cells within a battery
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本公开提供了一种模数转换装置,包括:第一积分单元,用于接收模拟输入信号,并且对模拟输入信号进行调制转换以生成第一积分信号;第二积分单元,第二积分单元接收第一积分信号并且对第一积分信号进行调制转换以生成第二积分信号;量化单元,用于比较第二积分信号及基准信号,并且基于第二积分信号及基准信号来生成带有模拟输入信号信息的数字码流;低通滤波单元,用于对量化单元输出的数字码流中的带外噪声进行整形滤波。本公开还提供了一种电池管理系统。
Description
技术领域
本公开涉及一种模数转换装置及电池管理系统。
背景技术
在电池管理系统中,通过需要模数转换装置来对电池电压或者检测信号进行模数变化,以便得到数字信号从而进行数字处理。
在通常的模数转换装置中,模数转换装置的输出可能会收到一些干扰,因此模数转换装置的输出可能并不稳定。在现有技术中也采用可通过滤波器例如低通滤波器的方式来消除干扰,但是现有的方式中,仅通过低通滤波器来进行滤波的方式效果并不是特别理想,有时并不能消除转换误差等。
在本公开中,通过对模数转换装置本身及滤波部分进行改进,从而可以实现一种新颖的低噪声低功耗的模数转换器。
发明内容
为了解决上述技术问题之一,本公开提供了一种模数转换装置及电池管理系统。
根据本公开的一个方面,一种模数转换装置,包括:
第一积分单元,所述第一积分单元用于接收模拟输入信号,并且对所述模拟输入信号进行调制转换以生成第一积分信号;
第二积分单元,所述第二积分单元接收所述第一积分信号并且对所述第一积分信号进行调制转换以生成第二积分信号;
量化单元,所述量化单元用于比较第二积分信号及基准信号,并且基于所述第二积分信号及基准信号来生成带有模拟输入信号信息的数字码流;
低通滤波单元,所述低通滤波单元用于对所述量化单元输出的数字码流中的带外噪声进行整形滤波;以及
随机跳动滤波单元,所述随机跳动滤波单元对所述低通滤波单元的整形滤波后信号进行滤波处理,以消除整形滤波后信号中所存在的随机跳动数据,并且生成与所述模拟输入信号相对应的数字输出信号。
根据本公开的至少一个实施方式,所述随机跳动滤波单元用于将整形滤波后信号中的多个历史数据进行处理,并且基于多个历史数据来生成与所述模拟输入信号相对应的数字输出信号,其中,所述随机跳动滤波单元将所述多个历史数据中的随机跳动数据去除并且基于不含随机跳动的历史数据来生成所述数字输出信号,或者所述随机跳动滤波单元将所述多个历史数据中的随机跳动影响降低以便来生成所述数字输出信号。
根据本公开的至少一个实施方式,所述随机跳动滤波单元用于对所述整形滤波后信号中的N个有效位中的m个有效位的数据中的随机跳动进行消除,其中N≥2并且1≤m≤N。
根据本公开的至少一个实施方式,所述随机跳动滤波单元用于对所述整形滤波后信号中的N个有效位中的每一个有效位的数据中的随机跳动进行消除。
根据本公开的至少一个实施方式,其特征在于,在所述第一积分单元中,第一开关的一端连接第一模拟输入信号端,另一端连接第一采样电容的一端,第一采样电容的另一端经由第二开关连接第一运算放大器的正输入端,第三开关的一端连接第一模拟信号输入端,另一端连接第二采样电容的一端,第二采样电容的另一端经由第四开关连接第一运算放大器的负输入端,第五开关的一端连接第二模拟输入信号端,另一端连接第二采样电容的一端,第二采样电容的另一端经由第四开关连接第一运算放大器的负输入端,第七开关的另一端连接第二模拟输入信号端,另一端连接第一采样电容的一端,第一开关的另一端经由第七开关连接至正参考电压端,并且经由第八开关连接至负参考电压端,第五开关的另一端经由第九开关连接至正参考电压端,并且经由第十开关连接至负参考电压端,第一采样电容和第二开关的连接节点经由第十一开关连接至调节电压,并且第二采样电容和第四开关的连接节点经由第十二开关连接至调节电压,第一运算放大器的负输出端经由第一积分电容连接至其正输入端,并且第一运算放大器的正输出端经由第二积分电容连接至其负输入端。
根据本公开的至少一个实施方式,在所述第二积分单元中,第十三开关的一端连接第一运算放大器的正输出端,另一端连接第三采样电容的一端,第三采样电容的另一端经由第十四开关连接至第二运算放大器的正输入端,第十三开关的另一端经由第十五开关连接外部电压,第三采样电容的另一端经由第十六开关连接至调整电压。第十七开关的一端连接第一运算放大器的负输出端,另一端连接第四采样电容的一端,第四采样电容的另一端经由第十八开关连接至第二运算放大器的负输入端,第十七开关的另一端经由第十九开关连接外部电压,第四采样电容的另一端经由第二十开关连接至调整电压,第二运算放大器的负输出端经由第三积分电容连接至其正输入端,并且第二运算放大器的正输出端经由第四积分电容连接至其负输入端。
根据本公开的至少一个实施方式,所述第一运算放大器的结构为:
第一PMOS晶体管的源极连接系统电压,第一PMOS晶体管的栅极连接控制电压以控制其的导通与关断,第一PMOS晶体管的漏极连接第二PMOS晶体管的源极及第三PMOS晶体管的源极,第二PMOS晶体管的栅极及第三PMOS晶体管的栅极分别连接正输入端和负输入端,第二PMOS晶体管的漏极及第三PMOS晶体管的漏极分别连接第一放大器的负输入端和正输入端,并且第一放大器的负输入端和正输入端分别通过第一NMOS晶体管和第二NMOS晶体管接地,并且第一NMOS晶体管和第二NMOS晶体管栅极连接,第一放大器的负输出端和正输出端分别连接至第三NMOS晶体管的和第四NMOS晶体管的栅极,第三NMOS晶体管的和第四NMOS晶体管的源极分别连接第一放大器的正输入端和负输入端。第三NMOS晶体管的和第四NMOS晶体管的漏极作为运算放大器的输出端,第四PMOS晶体管和第五PMOS晶体管的源极连接系统电压,第四PMOS晶体管和第五PMOS晶体管的栅极连接,第四PMOS晶体管和第五PMOS晶体管的漏极分别连接第二放大器的负输入端和正输入端并且分别连接第六PMOS晶体管和第七PMOS晶体管的源极,第六PMOS晶体管和第七PMOS晶体管的栅极分别连接第二放大器的正输出端和负输出端并且分别连接第三NMOS晶体管的和第四NMOS晶体管的漏极。
根据本公开的至少一个实施方式,所述第二运算放大器的结构为:
第一PMOS晶体管的源极连接系统电压,第一PMOS晶体管的栅极连接控制电压以控制其的导通与关断,第一PMOS晶体管的漏极连接第二PMOS晶体管的源极及第三PMOS晶体管的源极,第二PMOS晶体管的栅极及第三PMOS晶体管的栅极分别连接正输入端和负输入端,第二PMOS晶体管的漏极及第三PMOS晶体管的漏极分别连接第一放大器的负输入端和正输入端,并且第一放大器的负输入端和正输入端分别通过第一NMOS晶体管和第二NMOS晶体管接地,并且第一NMOS晶体管和第二NMOS晶体管栅极连接,第一放大器的负输出端和正输出端分别连接至第三NMOS晶体管的和第四NMOS晶体管的栅极,第三NMOS晶体管的和第四NMOS晶体管的源极分别连接第一放大器的正输入端和负输入端。第三NMOS晶体管的和第四NMOS晶体管的漏极作为运算放大器的输出端,第四PMOS晶体管和第五PMOS晶体管的源极连接系统电压,第四PMOS晶体管和第五PMOS晶体管的栅极连接,第四PMOS晶体管和第五PMOS晶体管的漏极分别连接第二放大器的负输入端和正输入端并且分别连接第六PMOS晶体管和第七PMOS晶体管的源极,第六PMOS晶体管和第七PMOS晶体管的栅极分别连接第二放大器的正输出端和负输出端并且分别连接第三NMOS晶体管的和第四NMOS晶体管的漏极。
根据本公开的至少一个实施方式,所述量化单元包括预放大电路及锁存器,其中所述预放大电路将第二积分单元的输出信号放大预定增益,并且所述锁存器对放大预定增益后的信号进行锁存。
根据本公开的至少一个实施方式,还包括斩波电路,所述斩波电路用于消除运算放大器的失调电压并且连接至运算放大器及积分电容之间,所述斩波电路进行两次调制,将所述失调电压调制至时钟相位频率的位置。
根据本公开的至少一个实施方式,低通滤波单元包括两级级联的数字滤波器,每个数据滤波器包括一个加法器和一个寄存器,每一个新数据输入每个数据滤波器时,通过加法器与前一个数据相加,并且相加后的结果由寄存器保存,然后等待下一个数据输入,周期地进行相加和保存。
根据本公开的至少一个实施方式,所述随机跳动滤波单元对所述模数转换装置的N个有效位中的每一位数据进行滤波处理,其中每一位数据分别连接一个随机跳动滤波单元。
根据本公开的至少一个实施方式,所述随机跳动滤波单元对所述模数转换装置的N个有效位中的m位数据同时进行滤波处理,该m位数据连接一个随机跳动滤波单元。
根据本公开的至少一个实施方式,所述随机跳动滤波单元接收i个历史数据,并且根据所输入数据的重复次数和/或变化趋势来确定其输出信号,其中i大于等于2。
根据本公开的另一方面,一种电池管理系统,包括:
如上所述的模数转换装置;
电池电压采集单元,所述电池电压采集单元用于采集电池/电池组的电压,并且将采集到的电压信号提供给模数转换装置;
控制逻辑单元,接收所述模数转换装置转换后的数字信号,并且生成充放电开关的驱动信号,以便对电池的充电及放电进行控制。
根据本公开的至少一个实施方式,还包括充放电电流检测电阻,通过所述充放电电流检测电阻生成的充放电测量信号提供至所述模数转换装置并且通过所述模数转换装置进行模数转换,转换后的信信号所述控制逻辑单元,这样所述控制逻辑单元根据所述充放电测量信号来控制充放电开关。
附图说明
附图示出了本公开的示例性实施方式,并与其说明一起用于解释本公开的原理,其中包括了这些附图以提供对本公开的进一步理解,并且附图包括在本说明书中并构成本说明书的一部分。
图1示出了根据本公开的一个实施方式的模数转换装置的示意图。
图2示出了根据本公开的一个实施方式的第一级积分单元的电路图。
图3示出了根据本公开的一个实施方式的第二级积分单元的电路图。
图4示出了根据本公开的一个实施方式的运算放大器的电路图。
图5示出了根据本公开的一个实施方式的量化单元的电路图。
图6示出了根据本公开的一个实施方式的时钟生成单元的电路图。
图7示出了根据本公开的一个实施方式的斩波电路的电路图。
图8示出了根据本公开的一个实施方式的低通滤波单元的电路图。
图9示出了根据本公开的一个实施方式的电池管理系统的示意图。
具体实施方式
下面结合附图和实施方式对本公开作进一步的详细说明。可以理解的是,此处所描述的具体实施方式仅用于解释相关内容,而非对本公开的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本公开相关的部分。
需要说明的是,在不冲突的情况下,本公开中的实施方式及实施方式中的特征可以相互组合。下面将参考附图并结合实施方式来详细说明本公开的技术方案。
除非另有说明,否则示出的示例性实施方式/实施例将被理解为提供可以在实践中实施本公开的技术构思的一些方式的各种细节的示例性特征。因此,除非另有说明,否则在不脱离本公开的技术构思的情况下,各种实施方式/实施例的特征可以另外地组合、分离、互换和/或重新布置。
在附图中使用交叉影线和/或阴影通常用于使相邻部件之间的边界变得清晰。如此,除非说明,否则交叉影线或阴影的存在与否均不传达或表示对部件的具体材料、材料性质、尺寸、比例、示出的部件之间的共性和/或部件的任何其它特性、属性、性质等的任何偏好或者要求。此外,在附图中,为了清楚和/或描述性的目的,可以夸大部件的尺寸和相对尺寸。当可以不同地实施示例性实施例时,可以以不同于所描述的顺序来执行具体的工艺顺序。例如,可以基本同时执行或者以与所描述的顺序相反的顺序执行两个连续描述的工艺。此外,同样的附图标记表示同样的部件。
当一个部件被称作“在”另一部件“上”或“之上”、“连接到”或“结合到”另一部件时,该部件可以直接在所述另一部件上、直接连接到或直接结合到所述另一部件,或者可以存在中间部件。然而,当部件被称作“直接在”另一部件“上”、“直接连接到”或“直接结合到”另一部件时,不存在中间部件。为此,术语“连接”可以指物理连接、电气连接等,并且具有或不具有中间部件。
为了描述性目的,本公开可使用诸如“在……之下”、“在……下方”、“在……下”、“下”、“在……上方”、“上”、“在……之上”、“较高的”和“侧(例如,如在“侧壁”中)”等的空间相对术语,从而来描述如附图中示出的一个部件与另一(其它)部件的关系。除了附图中描绘的方位之外,空间相对术语还意图包含设备在使用、操作和/或制造中的不同方位。例如,如果附图中的设备被翻转,则被描述为“在”其它部件或特征“下方”或“之下”的部件将随后被定位为“在”所述其它部件或特征“上方”。因此,示例性术语“在……下方”可以包含“上方”和“下方”两种方位。此外,设备可被另外定位(例如,旋转90度或者在其它方位处),如此,相应地解释这里使用的空间相对描述语。
这里使用的术语是为了描述具体实施例的目的,而不意图是限制性的。如这里所使用的,除非上下文另外清楚地指出,否则单数形式“一个(种、者)”和“所述(该)”也意图包括复数形式。此外,当在本说明书中使用术语“包含”和/或“包括”以及它们的变型时,说明存在所陈述的特征、整体、步骤、操作、部件、组件和/或它们的组,但不排除存在或附加一个或更多个其它特征、整体、步骤、操作、部件、组件和/或它们的组。还要注意的是,如这里使用的,术语“基本上”、“大约”和其它类似的术语被用作近似术语而不用作程度术语,如此,它们被用来解释本领域普通技术人员将认识到的测量值、计算值和/或提供的值的固有偏差。
根据本公开的一个实施方式,提供了一种模数转换装置。
图1示出了根据本公开的一个实施方式的模数转换装置的示意框图。如图1所示,该模数转换电路10可以包括模拟调制部100、低通滤波单元200和随机跳动滤波单元300。
模拟调制部100可以包括第一积分单元110、第二积分单元120和量化单元130。
第一积分单元110用于接收模拟输入信号,并且对该模拟输入信号进行调制转换以生成第一积分信号。
第二积分单元120接收第一积分信号并且对第一积分信号进行调制转换以生成第二积分信号。
量化单元130用于比较第二积分信号及基准信号,并且基于第二积分信号及基准信号来生成带有模拟输入信号信息的数字码流。
低通滤波单元200可以用于对量化单元130输出的数字码流中的带外噪声进行整形滤波。
随机跳动滤波单元300对低通滤波单元200的整形滤波后信号进行滤波处理,以消除整形滤波后信号中所存在的随机跳动数据,并且生成与模拟输入信号相对应的数字输出信号。
第一积分单元110可以采用开关电容积分器的形式,根据本公开的优选示例,提供了如图2所示的开关电容积分器,其中根据该新颖的开关电容积分器具有时间常数精度高、温度特性良好并且易于时钟控制等优点。
如图2所示,第一积分单元110可以由开关、电容及运算放大器构成。
其中第一开关S1-1的一端连接第一模拟输入信号端Vip,另一端连接第一采样电容C1的一端,第一采样电容C1的另一端经由第二开关S6-1连接第一运算放大器OP1的正输入端,第三开关S2-1的一端连接第一模拟信号输入端,另一端连接第二采样电容C2的一端,第二采样电容C2的另一端经由第四开关S6-2连接第一运算放大器OP1的负输入端,第五开关S1-2的一端连接第二模拟输入信号端Vin,另一端连接第二采样电容C2的一端,第二采样电容C2的另一端经由第四开关S6-2连接第一运算放大器OP1的负输入端,第七开关S2-2的另一端连接第二模拟输入信号端Vin,另一端连接第一采样电容C1的一端。
第一开关S11的另一端经由第七开关S3-1连接至正参考电压端Vr+,并且经由第八开关S4-1连接至负参考电压端Vr-。
第五开关S1-2的另一端经由第九开关S3-2连接至正参考电压端Vr+,并且经由第十开关S4-2连接至负参考电压端Vr-。
第一采样电容C1和第二开关S6-1的连接节点经由第十一开关连接至调节电压Vcmi,并且第二采样电容C2和第四开关S6-2的连接节点经由第十二开关连接至调节电压Vcmi(调节电压可以根据实际情况进行确定)。
此外,第一运算放大器OP1的负输出端经由第一积分电容C3连接至正输入端,并且第一运算放大器OP1的正输出端经由第二积分电容C4连接至负输入端。
通过该第一积分单元110,在开关控制信号的第一相位时,通过开关的导通与断开控制,第一积分单元110中的积分电容采样模拟输入信号,在开关控制信号的第二相位时,通过开关的导通与断开控制,第一积分单元110中积分电容的信号被传送至积分电容,这样周期地进行工作。
优选地,第一采样电容和第二采样电容对称并且电容值相等,第一积分电容和第二积分电容对称并且电容值相等。通过该结构,可以采用更小的采样电容,并且稳定性更好。这是因为在图2所示的结构中采用了对寄生不敏感的结构,所以对于一些物理寄生及一些非理想因素也能实现更好的适应能力,同时也相应地采用更小的电容。
图3示出了根据本公开的一个实施例的第二积分单元120的具体电路图。其中根据该新颖的开关电容积分器具有时间常数精度高、温度特性良好并且易于时钟控制等优点。
第十三开关W1-1的一端连接第一运算放大器OP1的正输出端V1+,另一端连接第三采样电容C5的一端,第三采样电容C5的另一端经由第十四开关W3-1连接至第二运算放大器OP2的正输入端,第十三开关W1-1的另一端经由第十五开关W2-1连接外部电压Vcm,第三采样电容C5的另一端经由第十六开关W4-1连接至调整电压Vcmi。第十七开关W1-2的一端连接第一运算放大器OP1的负输出端V1-,另一端连接第四采样电容C6的一端,第四采样电容C6的另一端经由第十八开关W3-2连接至第二运算放大器OP2的负输入端,第十七开关W1-2的另一端经由第十九开关W2-2连接外部电压Vcm,第四采样电容C6的另一端经由第二十开关W4-2连接至调整电压Vcmi。
此外,第二运算放大器OP2的负输出端V2-经由第三积分电容C7连接至正输入端,并且第二运算放大器OP2的正输出端V2+经由第四积分电容C8连接至负输入端。
为了实现精确的测量需求,根据本公开的优选实施方式,本公开中还提供了一种增益增强型的运算放大器结构,其中该运算放大器结构可以作为上面描述的第一运算放大器结构和第二运算放大器结构。
图4示出了根据本公开的运算放大器结构的示意图。
该运算放大器的结构为:
第一PMOS晶体管M0的源极连接系统电压,第一PMOS晶体管M0的栅极连接控制电压以控制其的导通与关断,第一PMOS晶体管的漏极连接第二PMOS晶体管M1的源极及第三PMOS晶体管M2的源极,第二PMOS晶体管M1的栅极及第三PMOS晶体管M2的栅极分别连接正输入端和负输入端,第二PMOS晶体管M1的漏极及第三PMOS晶体管M2的漏极分别连接第一放大器An的负输入端和正输入端,并且第一放大器An的负输入端和正输入端分别通过第一NMOS晶体管M4和第二NMOS晶体管M3接地,并且第一NMOS晶体管M4和第二NMOS晶体管M3栅极连接。
第一放大器An的负输出端和正输出端分别连接至第三NMOS晶体管的M5和第四NMOS晶体管M6的栅极,第三NMOS晶体管的M5和第四NMOS晶体管M6的源极分别连接第一放大器An的正输入端和负输入端。第三NMOS晶体管的M5和第四NMOS晶体管M6的漏极作为运算放大器的输出端。
第四PMOS晶体管M9和第五PMOS晶体管M10的源极连接系统电压,第四PMOS晶体管M9和第五PMOS晶体管M10的栅极连接,第四PMOS晶体管M9和第五PMOS晶体管M10的漏极分别连接第二放大器Ap的负输入端和正输入端并且分别连接第六PMOS晶体管M7和第七PMOS晶体管M8的源极,第六PMOS晶体管M7和第七PMOS晶体管M8的栅极分别连接第二放大器Ap的正输出端和负输出端并且分别连接第三NMOS晶体管的M5和第四NMOS晶体管M6的漏极。
图5中提供了根据本公开的量化单元的电路图,在该量化器中,可以包括预放大电路及锁存器,其中预放大电路将输入信号(第二积分单元的输出信号)放大到预定程度(预定增益),并且锁存器对放大后的信号进行锁存。并且如图5所示的电路结构中输出端Q和QB作为量化器的输出端。
对于如图2所示的第一积分单元和如图3所示的第二积分单元中的开关控制可以采用如图6所示的时钟产生电路所产生的时钟信号进行控制。
通过图6所述的时钟产生电路可以生成三个两相不交叠时钟(clk1、clk2;clk1’、clk2’;clk1”、clk2”),这样可以保证模数转换装置时序的正确性。通过这些交叠信号例如可以对图2和图3所示的开关进行控制。这样可以让电路在不同的控制信号下交替工作。
此外,根据本公开的优选实施方式,可以在模拟调制部100中设置有斩波电路。图7示出了斩波电路的电路图。
其中该斩波电路可以设置在如图2所示的运算放大器与积分电容之间。可以通过选择或关闭斩波电路来消除运算放大器的失调电压。通过本公开的斩波电路,可以实现较低的失调电压。具体地,斩波电路可以将失调电压调制到高频,然后进行滤除。而原始信号依然保持在原有的状态,不会受到影响。
斩波电路主要由两个开关组成,由一定的时序进行控制。在第一个相位,INP与OUTP相连接,INN与OUTN相连接。而在第二个相位,INP与OUTN相连接,INN与OUTP相连接。这样的方式实现了两次调制,失调电压被调制到了时钟相位频率的位置。而原始信号也同样经历了调制,但第二次调制将其又调制回了原来的位置,不会受到影响。
低通滤波单元200用于对所述量化单元输出的数字码流中的带外噪声进行整形滤波。
图8给出了根据本公开的一个实施方式的低通滤波单元200的示意图。
如图8所示,该低通滤波单元200可以包括两级级联的数字滤波器,第一级数字滤波器210和第二级数字滤波器220。其中采用的数字滤波器可以为FIR低通数字滤波器。
其中第一级数字滤波器210和第二级数字滤波器220的结构可以相同。
第一级数字滤波器210可以仅包括第一级加法器211和第一级寄存器212,而且在第一级数字滤波器210中不需要乘法单元。
第一级加法器211接收量化器130的输出Q,并且第一级加法器211连接第一级寄存器212,并且第一级加法器211还连接第一级寄存器212的输出。通过第一级数字滤波器210,当接收量化器130的一个输出数据后,通过第一级加法器211将该一个输出数据与前一个输出数据(从第一级寄存器212的输出得到)进行相加,相加后的数据从第一级加法器211传输至第一级寄存器212,由第一级寄存器212进行保存,然后等待下一个输入数据。当再次从量化器130接收到一个新的数据时,通过第一级加法器211将该新的数据与寄存器中保存的数据进行相加,相加后的数据输出至第一级寄存器212,第一级寄存器212进行保存,这样进行周期的工作,从而完成累加和保存的过程。
第二级加法器221接收第一级寄存器212的输出,并且第二级加法器221连接第二级寄存器222,并且第二级加法器221还连接第二级寄存器222的输出。通过第二级数字滤波器220,当接收第一级寄存器212的一个输出数据后,通过第二级加法器221将该一个输出数据与前一个输出数据(从第二级寄存器222的输出得到)进行相加,相加后的数据从第二级加法器221传输至第二级寄存器222,由第二级寄存器222进行保存,然后等待下一个输入数据。当再次从第一级寄存器212接收到一个新的数据时,通过第二级加法器221将该新的数据与寄存器中保存的数据进行相加,相加后的数据输出至第二级寄存器222,第二级寄存器222进行保存,这样进行周期的工作,从而完成累加和保存的过程。
此外,第二级加法器221的输出可以作为该低通滤波单元200的输出。
此外,在低通滤波器200的后端可以增加降采样模块和增益模块。
在低通滤波器的这种数字滤波器中,不需要采用乘法单元,该滤波器仅由加法器和寄存器组成,这样可以具有硬件资源小、执行效率高、群时延小的优点。
在图8中还示出了该低通滤波单元200还可以包括第三级数字滤波器230和第四级数字滤波器240。在这种情况下,第四级数字滤波器240的加法器241的输出可以作为低通滤波单元200的输出。
第三级加法器231接收第二级寄存器222的输出,并且第三级加法器231连接第三级寄存器232,并且第三级加法器231还连接第三级寄存器232的输出。通过第三级数字滤波器230,当接收第二级滤波器220的一个输出数据后,通过第三级加法器231将该一个输出数据与前一个输出数据(从第三级寄存器232的输出得到)进行相加,相加后的数据从第三级加法器231传输至第三级寄存器232,由第三级寄存器232进行保存,然后等待下一个输入数据。当再次从第二级数字滤波器220接收到一个新的数据时,通过第三级加法器231将该新的数据与寄存器中保存的数据进行相加,相加后的数据输出至第三级寄存器232,第三级寄存器232进行保存,这样进行周期的工作,从而完成累加和保存的过程。
第四级加法器241接收第三级寄存器232的输出,并且第四级加法器241连接第四级寄存器242,并且第四级加法器241还连接第四级寄存器242的输出。通过第四级数字滤波器240,当接收第三级寄存器232的一个输出数据后,通过第四级加法器241将该一个输出数据与前一个输出数据(从第四级寄存器242的输出得到)进行相加,相加后的数据从第四级加法器241传输至第四级寄存器242,由第四级寄存器242进行保存,然后等待下一个输入数据。当再次从第三级寄存器232接收到一个新的数据时,通过第四级加法器241将该新的数据与寄存器中保存的数据进行相加,相加后的数据输出至第四级寄存器242,第四级寄存器242进行保存,这样进行周期的工作,从而完成累加和保存的过程。
下面将对随机跳动滤波单元300进行描述。
随机跳动滤波单元300可以通过噪声系数矩阵对低通滤波单元的整形滤波后信号进行处理,其中该噪声系数矩阵可以表示为N(a)=(a1、a2、……、ai)的形式,其中i为大于等于2的整数。
噪声系数矩阵由模数转换装置的系统噪声特性所决定,并且根据系统噪声特性而进行变化。
随机跳动滤波单元可以对模数转换装置的N个有效位中的每一位数据进行滤波处理,其中每一位数据分别连接一个随机跳动滤波单元。
随机跳动滤波单元也可以模数转换装置的N个有效位中的m位数据同时进行滤波处理,该m位数据连接一个随机跳动滤波单元。例如N为12位,m设定为3位,这样可以对12位中的每3位连接一个随机跳动滤波单元,这样可以共连接4个随机跳动滤波单元。
下面以对一位(例如最低有效位LSM)数据的处理进行说明。其中,该位数据的历史数据为n个,其中n大于等于2。
获取最低有效位的n个历史数据:D1、D2、……、Dn。并且将n个历史数据与上述的噪声系数矩阵进行结合来决定输出数据Dout,例如可以通过以下公式:
(a1×D1+a2×D2+……+an×Dn)/G=Dout。
其中系数G的数据可以根据模数转换装置的实际需求来选择合适数值。
通过这种方式即使数据由一定的扰动,但是从外部来看,数据仍然是稳定不变的。
根据本公开,还提供了一种电池管理系统,其中该电池管理系统可以用于对电池或电池组进行管理,该电池管理系统可以为芯片的形式。需要注意的是,在本公开中,充放电控制开关可以集成在该芯片的内部,也可以设置在该芯片的外部。在本公开的附图中,以充放电控制开关设置在芯片内部的形式进行描述。此外,外部充电器或外部负载可以连接在电池或电池组正负两端,以便对电池或电池组进行充电操作或放电操作。
如图9所示,电池管理系统可以包括VDD产生器、电压采集单元、逻辑控制单元、驱动单元及充放电控制电路,以及上述的模数转换装置。
VDD产生器根据电池组的最高电压来生成VDD电压以供芯片内部使用。
电压采集单元用于对电池或电池组的电压进行采集,当为电池组的形式时,电压采集单元对每节电池的电压进行采集,并且电压采集单元将采集到的电池电压提供至控制逻辑单元,并且控制逻辑单元通过驱动单元来对充放电控制开关进行控制。
另外还可以包括检测电阻R,检测电阻用于对充电电流和放电电流进行检测。
其中,电压采集单元和检测电阻检测的信号可以提供给本公开的模数转换装置,以便根据其进行模拟数字变换,然后模数转换装置转换后的信号提供给控制逻辑单元。
在本说明书的描述中,参考术语“一个实施例/方式”、“一些实施例/方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例/方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例/方式或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例/方式或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例/方式或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例/方式或示例以及不同实施例/方式或示例的特征进行结合和组合。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
本领域的技术人员应当理解,上述实施方式仅仅是为了清楚地说明本公开,而并非是对本公开的范围进行限定。对于所属领域的技术人员而言,在上述公开的基础上还可以做出其它变化或变型,并且这些变化或变型仍处于本公开的范围内。
Claims (10)
1.一种模数转换装置,其特征在于,包括:
第一积分单元,所述第一积分单元用于接收模拟输入信号,并且对所述模拟输入信号进行调制转换以生成第一积分信号;
第二积分单元,所述第二积分单元接收所述第一积分信号并且对所述第一积分信号进行调制转换以生成第二积分信号;
量化单元,所述量化单元用于比较第二积分信号及基准信号,并且基于所述第二积分信号及基准信号来生成带有模拟输入信号信息的数字码流;
低通滤波单元,所述低通滤波单元用于对所述量化单元输出的数字码流中的带外噪声进行整形滤波;以及
随机跳动滤波单元,所述随机跳动滤波单元对所述低通滤波单元的整形滤波后信号进行滤波处理,以消除整形滤波后信号中所存在的随机跳动数据,并且生成与所述模拟输入信号相对应的数字输出信号。
2.如权利要求1所述的模数转换装置,其特征在于,所述随机跳动滤波单元用于将整形滤波后信号中的多个历史数据进行处理,并且基于多个历史数据来生成与所述模拟输入信号相对应的数字输出信号,其中,所述随机跳动滤波单元将所述多个历史数据中的随机跳动数据去除并且基于不含随机跳动的历史数据来生成所述数字输出信号,或者所述随机跳动滤波单元将所述多个历史数据中的随机跳动数据影响降低以便来生成所述数字输出信号。
3.如权利要求2所述的模数转换装置,其特征在于,所述随机跳动滤波单元用于对所述整形滤波后信号中的N个有效位中的m个有效位的数据中的随机跳动进行消除,其中N≥2并且1≤m≤N。
4.如权利要求2所述的模数转换装置,其特征在于,所述随机跳动滤波单元用于对所述整形滤波后信号中的N个有效位中的每一个有效位的数据中的随机跳动进行消除。
5.如权利要求1至4中任一项所述的模数转换装置,其特征在于,在所述第一积分单元中,第一开关的一端连接第一模拟输入信号端,另一端连接第一采样电容的一端,第一采样电容的另一端经由第二开关连接第一运算放大器的正输入端,第三开关的一端连接第一模拟信号输入端,另一端连接第二采样电容的一端,第二采样电容的另一端经由第四开关连接第一运算放大器的负输入端,第五开关的一端连接第二模拟输入信号端,另一端连接第二采样电容的一端,第二采样电容的另一端经由第四开关连接第一运算放大器的负输入端,第七开关的另一端连接第二模拟输入信号端,另一端连接第一采样电容的一端,第一开关的另一端经由第七开关连接至正参考电压端,并且经由第八开关连接至负参考电压端,第五开关的另一端经由第九开关连接至正参考电压端,并且经由第十开关连接至负参考电压端,第一采样电容和第二开关的连接节点经由第十一开关连接至调节电压,并且第二采样电容和第四开关的连接节点经由第十二开关连接至调节电压,第一运算放大器的负输出端经由第一积分电容连接至其正输入端,并且第一运算放大器的正输出端经由第二积分电容连接至其负输入端,
或者;
在所述第二积分单元中,第十三开关的一端连接第一运算放大器的正输出端,另一端连接第三采样电容的一端,第三采样电容的另一端经由第十四开关连接至第二运算放大器的正输入端,第十三开关的另一端经由第十五开关连接外部电压,第三采样电容的另一端经由第十六开关连接至调整电压。第十七开关的一端连接第一运算放大器的负输出端,另一端连接第四采样电容的一端,第四采样电容的另一端经由第十八开关连接至第二运算放大器的负输入端,第十七开关的另一端经由第十九开关连接外部电压,第四采样电容的另一端经由第二十开关连接至调整电压,第二运算放大器的负输出端经由第三积分电容连接至其正输入端,并且第二运算放大器的正输出端经由第四积分电容连接至其负输入端,
或者;
所述第一运算放大器的结构为:
第一PMOS晶体管的源极连接系统电压,第一PMOS晶体管的栅极连接控制电压以控制其的导通与关断,第一PMOS晶体管的漏极连接第二PMOS晶体管的源极及第三PMOS晶体管的源极,第二PMOS晶体管的栅极及第三PMOS晶体管的栅极分别连接正输入端和负输入端,第二PMOS晶体管的漏极及第三PMOS晶体管的漏极分别连接第一放大器的负输入端和正输入端,并且第一放大器的负输入端和正输入端分别通过第一NMOS晶体管和第二NMOS晶体管接地,并且第一NMOS晶体管和第二NMOS晶体管栅极连接,第一放大器的负输出端和正输出端分别连接至第三NMOS晶体管的和第四NMOS晶体管的栅极,第三NMOS晶体管的和第四NMOS晶体管的源极分别连接第一放大器的正输入端和负输入端。第三NMOS晶体管的和第四NMOS晶体管的漏极作为运算放大器的输出端,第四PMOS晶体管和第五PMOS晶体管的源极连接系统电压,第四PMOS晶体管和第五PMOS晶体管的栅极连接,第四PMOS晶体管和第五PMOS晶体管的漏极分别连接第二放大器的负输入端和正输入端并且分别连接第六PMOS晶体管和第七PMOS晶体管的源极,第六PMOS晶体管和第七PMOS晶体管的栅极分别连接第二放大器的正输出端和负输出端并且分别连接第三NMOS晶体管的和第四NMOS晶体管的漏极,
或者;
所述第二运算放大器的结构为:
第一PMOS晶体管的源极连接系统电压,第一PMOS晶体管的栅极连接控制电压以控制其的导通与关断,第一PMOS晶体管的漏极连接第二PMOS晶体管的源极及第三PMOS晶体管的源极,第二PMOS晶体管的栅极及第三PMOS晶体管的栅极分别连接正输入端和负输入端,第二PMOS晶体管的漏极及第三PMOS晶体管的漏极分别连接第一放大器的负输入端和正输入端,并且第一放大器的负输入端和正输入端分别通过第一NMOS晶体管和第二NMOS晶体管接地,并且第一NMOS晶体管和第二NMOS晶体管栅极连接,第一放大器的负输出端和正输出端分别连接至第三NMOS晶体管的和第四NMOS晶体管的栅极,第三NMOS晶体管的和第四NMOS晶体管的源极分别连接第一放大器的正输入端和负输入端。第三NMOS晶体管的和第四NMOS晶体管的漏极作为运算放大器的输出端,第四PMOS晶体管和第五PMOS晶体管的源极连接系统电压,第四PMOS晶体管和第五PMOS晶体管的栅极连接,第四PMOS晶体管和第五PMOS晶体管的漏极分别连接第二放大器的负输入端和正输入端并且分别连接第六PMOS晶体管和第七PMOS晶体管的源极,第六PMOS晶体管和第七PMOS晶体管的栅极分别连接第二放大器的正输出端和负输出端并且分别连接第三NMOS晶体管的和第四NMOS晶体管的漏极。
6.如权利要求1所述的模数转换装置,其特征在于,所述量化单元包括预放大电路及锁存器,其中所述预放大电路将第二积分单元的输出信号放大预定增益,并且所述锁存器对放大预定增益后的信号进行锁存,
或者;
还包括斩波电路,所述斩波电路用于消除运算放大器的失调电压并且连接至运算放大器及积分电容之间,所述斩波电路进行两次调制,将所述失调电压调制至时钟相位频率的位置,
或者;低通滤波单元包括两级级联的数字滤波器,每个数据滤波器包括一个加法器和一个寄存器,每一个新数据输入每个数据滤波器时,通过加法器与前一个数据相加,并且相加后的结果由寄存器保存,然后等待下一个数据输入,周期地进行相加和保存。
7.如权利要求1至4中任一项所述的模数转换装置,其特征在于,所述随机跳动滤波单元对所述模数转换装置的N个有效位中的每一位数据进行滤波处理,其中每一位数据分别连接一个随机跳动滤波单元,
或者;
所述随机跳动滤波单元对所述模数转换装置的N个有效位中的m位数据同时进行滤波处理,该m位数据连接一个随机跳动滤波单元。
8.如权利要求7所述的模数转换装置,其特征在于,所述随机跳动滤波单元接收n个历史数据,并且根据所述模数转换装置的系统噪声来确定来n个历史数据中的随机跳动数据的去除或降低随机跳动数据的影响,以确定其输出信号,其中n大于等于2。
9.一种电池管理系统,其特征在于,包括:
如权利要求1至8中任一项所述的模数转换装置;
电池电压采集单元,所述电池电压采集单元用于采集电池/电池组的电压,并且将采集到的电压信号提供给模数转换装置;
控制逻辑单元,接收所述模数转换装置转换后的数字信号,并且生成充放电开关的驱动信号,以便对电池的充电及放电进行控制。
10.如权利要求9所述的电池管理系统,其特征在于,还包括充放电电流检测电阻,通过所述充放电电流检测电阻生成的充放电测量信号提供至所述模数转换装置并且通过所述模数转换装置进行模数转换,转换后的信信号所述控制逻辑单元,这样所述控制逻辑单元根据所述充放电测量信号来控制充放电开关。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011167394.1A CN112398478A (zh) | 2020-10-28 | 2020-10-28 | 模数转换装置及电池管理系统 |
CN202111203563.7A CN113922822A (zh) | 2020-10-28 | 2021-10-15 | 模数转换装置及电池管理系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011167394.1A CN112398478A (zh) | 2020-10-28 | 2020-10-28 | 模数转换装置及电池管理系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112398478A true CN112398478A (zh) | 2021-02-23 |
Family
ID=74597967
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011167394.1A Withdrawn CN112398478A (zh) | 2020-10-28 | 2020-10-28 | 模数转换装置及电池管理系统 |
CN202111203563.7A Pending CN113922822A (zh) | 2020-10-28 | 2021-10-15 | 模数转换装置及电池管理系统 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111203563.7A Pending CN113922822A (zh) | 2020-10-28 | 2021-10-15 | 模数转换装置及电池管理系统 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN112398478A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113078717A (zh) * | 2021-05-06 | 2021-07-06 | 北京时代民芯科技有限公司 | 一种应用于多节电池电压采样的电压转储电路 |
WO2022217515A1 (zh) * | 2021-04-14 | 2022-10-20 | 珠海迈巨微电子有限责任公司 | 模数转换器 |
CN115296672A (zh) * | 2022-08-05 | 2022-11-04 | 珠海城市职业技术学院 | 一种基于单极性晶体管的σδ调制器 |
-
2020
- 2020-10-28 CN CN202011167394.1A patent/CN112398478A/zh not_active Withdrawn
-
2021
- 2021-10-15 CN CN202111203563.7A patent/CN113922822A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022217515A1 (zh) * | 2021-04-14 | 2022-10-20 | 珠海迈巨微电子有限责任公司 | 模数转换器 |
CN113078717A (zh) * | 2021-05-06 | 2021-07-06 | 北京时代民芯科技有限公司 | 一种应用于多节电池电压采样的电压转储电路 |
CN115296672A (zh) * | 2022-08-05 | 2022-11-04 | 珠海城市职业技术学院 | 一种基于单极性晶体管的σδ调制器 |
Also Published As
Publication number | Publication date |
---|---|
CN113922822A (zh) | 2022-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113922822A (zh) | 模数转换装置及电池管理系统 | |
EP2840715A1 (en) | Modulator and a/d converter | |
US20050219097A1 (en) | Optimized reference voltage generation using switched capacitor scaling for data converters | |
US6473018B2 (en) | Delta sigma analog-to-digital converter | |
CN105322964B (zh) | 用于噪声整形sar模数转换器的方法和电路 | |
US8059019B2 (en) | Method and system for minimizing the accumulated offset error for an analog to digital converter | |
CN109375803B (zh) | 一种触摸屏及移动终端 | |
WO2007072712A4 (ja) | サンプリングフィルタ装置 | |
US7068198B2 (en) | Double-sampled integrator system and method thereof | |
US10115475B2 (en) | Compensation circuit for compensating for an input charge in a sample and hold circuit | |
EP3379726A1 (en) | Analog-to-digital converter, sensor arrangement and method for analog-to-digital conversion | |
US9753064B2 (en) | Method and apparatus for metering a voltage signal | |
CN111555727A (zh) | 一种高增益低噪声的开关电容可调增益放大器 | |
Wang et al. | A multi-cell battery pack monitoring chip based on 0.35-µm BCD technology for electric vehicles | |
US7157945B2 (en) | Window comparator and method of providing a window comparator function | |
CN214895704U (zh) | 电池检测装置及电池管理系统 | |
US7880653B2 (en) | Switched-capacitor circuits, integration systems, and methods of operation thereof | |
US8421519B2 (en) | Switched charge storage element network | |
CN113311345A (zh) | 电池检测装置、检测方法及电池管理系统及器件 | |
CN112769417B (zh) | 时钟故障检测器 | |
JP2009229165A (ja) | クーロンカウンタ、その内部電源制御方法 | |
CN220983777U (zh) | 一种电压输出驱动电路、转换器及电子设备 | |
JP5585465B2 (ja) | アナログデジタル変換器 | |
JP4952858B2 (ja) | Σδ型ad変換器を用いた角速度センサ | |
JP2003143008A (ja) | Da変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20210223 |