CN112397482B - 工作单元模组的半导体结构 - Google Patents

Abstract

一种工作单元模组的半导体结构包含一P型基底与一环绕式杂讯抵抗结构。P型基底定义有一晶片区与一环绕区。晶片区用以配置一工作晶片。环绕区环绕晶片区，包含二第一条型区与二第二条型区。每个第一条型区位于第二条型区之间，每个第二条型区位于第一条型区之间。环绕式杂讯抵抗结构位于环绕区上，包含多个第一排列单元与多个第二排列单元。第一排列单元单列间隔排列于第一条型区内。第二排列单元单列间隔排列于第二条型区内，第二排列单元的长轴方向不同于第一排列单元的长轴方向。如此，通过以上架构，第一排列单元与第二排列单元提高了阻抗，降低了外来的电磁波对工作晶片的伤害而影响工作晶片正常工作的机会。

Description

工作单元模组的半导体结构

技术领域

本发明有关于一种半导体结构，尤指一种工作单元模组的半导体结构。

背景技术

随着半导体技术的发展，传统通讯电路模组包含主要晶片与多个工作单元(例如串行器/解串器，SERializer/DESerializer，serdes)。这些工作单元围绕主要晶片。每个工作单元的周围设置一杂讯隔离结构，以供隔离或至少降低遭受杂讯干扰的机会。

然而，由于杂讯隔离结构的排列特性过于一致，无法顾全工作单元的全部范围，使得外来的电磁波(如杂讯)沿特定方向穿过杂讯隔离结构的其中一侧而到达工作单元内，导致伤害且影响工作单元的正常工作。

发明内容

本发明的一实施例提供了一种工作单元模组的半导体结构。此半导体结构包含一P型基底与一环绕式杂讯抵抗结构。P型基底定义有一晶片区与一环绕区。晶片区用以配置一工作晶片。环绕区环绕晶片区，包含彼此相对的二第一条型区与彼此相对的二第二条型区。每个第一条型区位于第二条型区之间，每个第二条型区位于第一条型区之间。环绕式杂讯抵抗结构位于环绕区上，且围绕晶片区。环绕式杂讯抵抗结构包含多个第一串列与多个第二串列。第一串列间隔并排于其中一第一条型区内。每个第一串列与此第一条型区相互平行。每个第一串列包含多个第一排列单元。这些第一排列单元为单列间隔排列。每个第一排列单元包含一第一氧化扩散单元，第一氧化扩散单元具有一第一长轴方向。这些第二串列间隔并排于其中一第二条型区内。每个第二串列与此第二条型区相互平行。每个第二串列包含多个第二排列单元。这些第二排列单元为单列间隔排列。每个第二排列单元具有一第二长轴方向。第二长轴方向不同第一长轴方向。

依据本发明一或多个实施例，在上述的半导体结构中，每个第二长轴方向与每个第一长轴方向彼此正交，且第一条型区与第二条型区彼此正交。

依据本发明一或多个实施例，在上述的半导体结构中，晶片区具有相互邻接的第一侧边与第二侧边。此第一条型区邻接第一侧边，且第二条型区邻接第二侧边。

依据本发明一或多个实施例，在上述的半导体结构中，这些第一串列的第一氧化扩散单元彼此交错地排列或对齐地排列。

依据本发明一或多个实施例，在上述的半导体结构中，这些第二串列的第二氧化扩散单元彼此交错地排列或对齐地排列。

依据本发明一或多个实施例，在上述的半导体结构中，环绕式杂讯抵抗结构还包含多个第一浅沟槽隔离结构。每个第一浅沟槽隔离结构形成于任二相邻的第一氧化扩散单元之间。第一浅沟槽隔离结构的阻抗大于第一氧化扩散单元的阻抗。

依据本发明一或多个实施例，在上述的半导体结构中，环绕式杂讯抵抗结构还包含多个第二浅沟槽隔离结构。每个第二浅沟槽隔离结构形成于任二相邻的第二氧化扩散单元之间。每个第二浅沟槽隔离结构的阻抗大于第二氧化扩散单元的阻抗。

依据本发明一或多个实施例，在上述的半导体结构中，每个第一氧化扩散单元具有一第一宽度。任二相邻的第一串列之间具有一第一间距。第一间距不大于第一宽度。

依据本发明一或多个实施例，在上述的半导体结构中，每个第二氧化扩散单元具有一第二宽度。任二相邻的第二串列之间具有一第二间距。第二间距为第二宽度的2～3倍。

依据本发明一或多个实施例，在上述的半导体结构中，每个第二氧化扩散单元的长度大于每个第一氧化扩散单元的长度。

依据本发明一或多个实施例，上述的半导体结构还包含一金属层。金属层位于P型基底上，环绕式杂讯抵抗结构位于P型基底与金属层之间。每个第一排列单元具有至少一第一虚置栅极。第一虚置栅极位于金属层与第一排列单元之间，且与金属层电性绝缘。

依据本发明一或多个实施例，在上述的半导体结构中，每个第二排列单元具有至少一第二虚置栅极。第二虚置栅极位于金属层与第二排列单元之间，且与金属层电性绝缘。

依据本发明一或多个实施例，在上述的半导体结构中，每个第一条型区与每个第二条型区的交界处具有一角落区。第一氧化扩散单元与第二氧化扩散单元至少其中之一位于角落区内。

依据本发明一或多个实施例，在上述的半导体结构中，每个第一条型区与第二条型区的交界处具有一角落区。环绕式杂讯抵抗结构包含至少一第三串列。第三串列位于角落区，第三串列的长轴方向与第一条型区的长轴方向相交。第三串列包含多个第三排列单元。第三排列单元为间隔排列。每个第三排列单元包含一第三氧化扩散单元，且每个第三氧化扩散单元的长度介于第二氧化扩散单元的宽度以及第一氧化扩散单元的长度之间。

依据本发明一或多个实施例，在上述的半导体结构中，每个第三氧化扩散单元的二相邻侧边大致相等。

如此，通过以上实施例所述的架构，当外来的电磁波(如杂讯)沿特定方向穿过环绕式杂讯抵抗结构时，由于第一排列单元与第二排列单元的排列方式提高了阻抗，降低了外来的电磁波(如杂讯)对工作晶片的伤害，进而降低影响工作晶片正常工作的机会。

以上所述仅是用以阐述本发明所欲解决的问题、解决问题的技术手段、及其产生的功效等等，本发明的具体细节将在下文的实施例及相关附图中详细介绍。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：

图1为依据本发明一实施例的通讯电路模组的布局配置图；

图2为图1的其中一工作单元模组的正视示意图；

图3为图2的区域M的局部放大图；

图4A为图3沿线段AA所制成的局部剖视图；

图4B为图3沿线段BB所制成的局部剖视图；以及

图5为依据本发明一实施例的工作单元模组的局部示意图。

【符号说明】

100：通讯电路模组

110：配置平面

110L：侧边

120：中央工作区

130：晶片组

140：主要晶片

200、201：工作单元模组

210：P型基底

220：正面

230：晶片区

231：第一侧边

232：第二侧边

233：交点

234：工作晶片

240：环绕区

241：第一条型区

242：第二条型区

243：角落区

300：环绕式杂讯抵抗结构

310：第一串列

320：第一排列单元

321：第一氧化扩散单元

321A、321B：侧边

321W：宽度

321G：间距

322：第一浅沟槽隔离结构

323：第一虚置栅极

324：第一金属硅化物层

330：第二串列

340：第二排列单元

341：第二氧化扩散单元

341A、341B：侧边

341W：宽度

341G：间距

342：第二浅沟槽隔离结构

343：第二虚置栅极

344：第二金属硅化物层

350：第三串列

360：第三排列单元

361：第三氧化扩散单元

362：侧边

363：长度

400：金属层

410：子层部

411：接点

412：通孔部

413：层体

420：导通部

AA、BB：线段

I：假想连线

M：区域

X、Y：轴方向

CESL：接触蚀刻停止层

具体实施方式

以下将以附图揭露本发明的多个实施例，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明实施例中，这些实务上的细节是非必要的。此外，为简化附图起见，一些已知惯用的结构与元件在附图中将以简单示意的方式绘示。

图1为依据本发明一实施例的通讯电路模组100的布局配置图。如图1所示，在本实施例中，高速通讯产品包含一配置平面110。配置平面110具有一中央工作区120与四个晶片组130。中央工作区120用以安装一主要晶片140。晶片组130分别位于配置平面110的四个侧边110L。每个晶片组130包含多个工作单元模组200。这些工作单元模组200依据一阵列方式(例如2*N)排列于配置平面110的其中一侧边110L。配置平面110例如为电路板或配线板等等。

图2为图1的其中一工作单元模组200的正视示意图。图3为图2的区域M的局部放大图。如图2与图3所示，每个工作单元模组200的半导体结构包含一P型基底210与一环绕式杂讯抵抗结构300。P型基底210的一正面220上定义有一晶片区230与一环绕区240。晶片区230用以配置一工作晶片234。工作晶片234例如串行器/解串器，SERializer/DESerializer，serdes，且工作晶片234例如为双核心机型(Dual)。环绕区240环绕晶片区230。环绕式杂讯抵抗结构300位于环绕区240上，且围绕晶片区230。

举例来说，晶片区230为矩形，矩形具有二第一侧边231(即矩形的左、右边)与二第二侧边232(即矩形的上、下边)。此二第一侧边231彼此相对，且每个第一侧边231邻接于此二第二侧边232之间。此二第二侧边232彼此相对，且每个第二侧边232邻接于此二第一侧边231之间。P型基底210的正面220亦呈矩形，晶片区230位于P型基底210的正面220的中央位置。环绕区240呈框状，完全环绕晶片区230。环绕区240包含二第一条型区241(如环绕区240的垂直部分)与二第二条型区242(如环绕区240的水平部分)。第一条型区241与第二条型区242彼此正交。此二第一条型区241彼此相对，每个第一条型区241位于第二条型区242之间，且邻接晶片区230的其中一第一侧边231。此二第二条型区242彼此相对，每个第二条型区242位于第一条型区241之间，且邻接晶片区230的其中一第二侧边232。第一条型区241沿Y轴方向延伸，第二条型区242沿X轴方向延伸。然而，本发明不限于此。

环绕式杂讯抵抗结构300以供隔离或至少降低遭受杂讯干扰的机会。环绕式杂讯抵抗结构300包含多个第一串列310与多个第二串列330。这些第一串列310分别间隔且并排于第一条型区241内。每个第一串列310平行第一条型区241，换句话说，每个第一串列310的长轴方向(如Y轴方向)与第一条型区241的长轴方向(如Y轴方向)相互平行。每个第一串列310包含多个第一排列单元320。这些第一排列单元320为单列间隔排列，例如，沿着Y轴方向等距地依序鱼贯排列。然而，每个第一串列310的这些第一排列单元320的数量不等。每个第一排列单元320具有一第一氧化扩散(oxide diffusion，OD)单元321，且第一氧化扩散单元321具有一第一长轴方向(如Y轴方向)。例如第一氧化扩散单元321呈长方形，且第一氧化扩散单元321沿Y轴方向的侧边321A的长度大于其沿X轴方向的侧边321B的长度(即宽度321W)。更具体地，任二相邻的第一串列310之间具有一间距321G。间距321G不大于宽度321W。间距321G例如为0.588微米。

这些第二串列330分别间隔且并排于第二条型区242内。每个第二串列330平行第二条型区242，换句话说，每个第二串列330的长轴方向与第二条型区242的长轴方向相互平行。每个第二串列330包含多个第二排列单元340，这些第二排列单元340为单列间隔排列，例如，沿着X轴方向等距地依序鱼贯排列。然而，每个第二串列330的这些第二排列单元340的数量不等。每个第二排列单元340具有一第二氧化扩散(oxide diffusion，OD)单元341，且具有不同第一长轴方向的第二长轴方向。举例来说，每个第二氧化扩散单元341的第二长轴方向为X轴方向，故与第一长轴方向(如Y轴方向)相互正交。例如第二氧化扩散单元341呈长方形，且第二氧化扩散单元341沿X轴方向的侧边341A长度大于其沿Y轴方向的侧边341B长度(宽度341W)。每个第二氧化扩散单元341的长度大于每个第一氧化扩散单元321的长度，换句话说，每个第二氧化扩散单元341沿X轴方向的边长大于每个第一氧化扩散单元321沿Y轴方向的边长。更具体地，任二相邻的第二串列330之间具有一间距341G。此间距341G为第二氧化扩散单元341的宽度341W的2～3倍。

如此，当外来的电磁波(如杂讯)沿X轴方向穿过环绕式杂讯抵抗结构的这些第一串列310时，由于第一串列310的第一排列单元320为非连续排列，且第一串列310的第一排列单元320平行晶片区230的第一侧边231(Y轴方向)，使得大幅提高了第一串列310的阻抗，从而减缓电磁波(如杂讯)的传输速度。同理，当外来的电磁波(如杂讯)沿Y轴方向穿过环绕式杂讯抵抗结构300的这些第二串列330时，由于第二串列330的第二排列单元340为非连续排列，且第二串列330的第二排列单元340平行晶片区230的第二侧边232(X轴方向)，使得大幅提高了第二串列330的阻抗，从而减缓电磁波(如杂讯)的传输速度，降低影响工作晶片234的正常工作的机会。

须了解到，只要第一氧化扩散单元321的第一长轴方向，或者，第二氧化扩散单元341的第二长轴方向不会通过晶片区230内，外来的电磁波(如杂讯)便不致快速被引导至晶片区230内的工作晶片234，降低影响工作晶片234的正常工作的机会。

此外，在本实施例中，任一第一串列310的这些第一氧化扩散单元321与相邻的第一串列310的第一氧化扩散单元321彼此对齐地排列。然而，本发明不限于此，其他实施例中，也可以因应需求或限制将改为任二相邻的第一串列310的第一氧化扩散单元321彼此交错地排列。同理，在本实施例中，任一第二串列330的这些第二氧化扩散单元341与相邻的第二串列330的第二氧化扩散单元341彼此交错地排列。然而，本发明不限于此，其他实施例中，也可以因应需求或限制将改为任二相邻的第二串列330的第二氧化扩散单元341彼此对齐地排列。

再者，图4A为图3沿线段AA所制成的局部剖视图。如在本实施例中，更具体地，图3与图4A所示，环绕式杂讯抵抗结构300还包含多个第一浅沟槽隔离(Shallow trenchisolation，STI)结构与多个第二浅沟槽隔离(Shallow trench isolation，STI)结构。每个第一浅沟槽隔离结构322形成于任二相邻的第一氧化扩散单元321之间。每个第一浅沟槽隔离结构322的阻抗大于第一氧化扩散单元321的阻抗。更具体地，第一浅沟槽隔离结构322位于同一第一串列310的任二相邻的第一氧化扩散单元321之间，或者，任二相邻的第一串列310之间。

图4B为图3沿线段BB所制成的局部剖视图。图3与图4B所示，每个第二浅沟槽隔离结构342形成于任二相邻的第二氧化扩散单元341之间。更具体地，第二浅沟槽隔离结构342位于同一第二串列330的任二相邻的第二氧化扩散单元341之间，或者，任二相邻的第二串列330之间。每个第二浅沟槽隔离结构342的阻抗大于第二氧化扩散单元341的阻抗。

如此，由于彼此相邻的第一浅沟槽隔离结构322与第一氧化扩散单元321如同并联设计，且第一浅沟槽隔离结构322的阻抗大于第一氧化扩散单元321的阻抗，如此，沿X轴方向移动的电磁波(如杂讯)只会从第一氧化扩散单元321到达晶片区230，不会从第一浅沟槽隔离结构322到达晶片区230，因此，大幅减少了电磁波(如杂讯)的传输路径。同理，由于彼此相邻的第二浅沟槽隔离结构342与第二氧化扩散单元341如同并联设计，且第二浅沟槽隔离结构342的阻抗大于第二氧化扩散单元341的阻抗，如此，沿Y轴方向移动的电磁波(如杂讯)只会从第二氧化扩散单元341到达晶片区230，不会从第二浅沟槽隔离结构342到达晶片区230，因此，大幅减少了电磁波(如杂讯)的传输路径。

如图4A与图4B所示，半导体结构还包含一金属层400。金属层400位于P型基底210上方。环绕式杂讯抵抗结构300位于P型基底210与金属层400之间。更具体地，如图4A所示，金属层400为多个子层部410的统称。每个子层部410包含层体413、接点411(contact)与通孔部412(via)。其中一子层部410的通孔部412贯穿此层体413，且连接此子层部410的接点411与一相邻子层部410的接点411。

每个第一排列单元320具有多个第一虚置栅极323(dummy gate)与一第一金属硅化物层324(silicide)。这些第一虚置栅极323位于金属层400与第一氧化扩散单元321之间。更具体地，这些第一虚置栅极323间隔地位于第一氧化扩散单元321的一面，且这些第一虚置栅极323与金属层400电性绝缘。第一金属硅化物层324依附于第一氧化扩散单元321的此面除了第一虚置栅极323以外的剩余位置。金属层400透过一导通部420电连接第一金属硅化物层324。如此，由于这些第一虚置栅极323配置于第一氧化扩散单元321上，降低了第一金属硅化物层324的最大配置面积，从而降低了第一氧化扩散单元321导通至金属层400的传输能力，因此降低影响工作晶片(图中未示)的正常工作的机会。

每个第二排列单元340具有多个第二虚置栅极343(dummy gate)与一第二金属硅化物层344(silicide)。这些第二虚置栅极343位于金属层400与第二氧化扩散单元341之间。更具体地，这些第二虚置栅极343间隔地位于第二氧化扩散单元341的一面，且这些第二虚置栅极343与金属层400电性绝缘。第二金属硅化物层344依附于第二氧化扩散单元341的此面除了第二虚置栅极343以外的剩余位置。金属层400透过多个导通部420分别电连接第二金属硅化物层344。同理，由于这些第二虚置栅极343配置于第二氧化扩散单元341上，降低了第二金属硅化物层344的最大配置面积，从而降低了第二氧化扩散单元341导通至金属层400的传输能力，因此降低影响工作晶片(图中未示)的正常工作的机会。

半导体结构还包含一接触蚀刻停止层(Contact Etch Stop Layer，CESL)。接触蚀刻停止层(Contact Etch Stop Layer，CESL)位于金属层400与第一氧化扩散单元321之间，以及位于金属层400与第二氧化扩散单元341之间，且接触蚀刻停止层(Contact Etch StopLayer，CESL)电性隔缘金属层400与第一虚置栅极323的导接，以及电性隔缘金属层400与第二虚置栅极343的导接。

回图3所示，在本实施例中，每个第一条型区241与每个第二条型区242的交界处具有一角落区243。更具体地，角落区243位于晶片区230的其中一转角(即矩形的左边与下边的交点233)至P型基底210的其中一转角的一假想连线I。

由于外来的电磁波(如杂讯)为辐射状运动，因此不沿着X或Y轴方向的电磁波将有机会穿过环绕式杂讯抵抗结构300而影响到工作晶片(图中未示)的工作，故，在本实施例中，只有第一氧化扩散单元321位于角落区243内，例如，只有每个第一串列310的末位第一氧化扩散单元321位于角落区243内。然而，本发明不限于此，在其他实施例中，也可以改为只有第二氧化扩散单元341位于角落区243内，或者第一氧化扩散单元321与第二氧化扩散单元341皆位于角落区243内。

图5为依据本发明一实施例的工作单元模组201的局部示意图。如图5所述，图5的工作单元模组201与图3的工作单元模组200大致相同，其差异只在于，环绕式杂讯抵抗结构300包含一第三串列350。第三串列350位于角落区243内，且第三串列350的长轴方向(如假想连线I)与第一条型区241的长轴方向相交，例如，平行上述假想连线I。第三串列350包含多个第三排列单元360。第三排列单元360为间隔排列。每个第三排列单元360包含一第三氧化扩散单元361，且每个第三氧化扩散单元361的尺寸不同于上述的第一氧化扩散单元321与第二氧化扩散单元341的尺寸。举例来说，每个第三氧化扩散单元361的长度介于第二氧化扩散单元341沿Y轴方向的长度(即短边长度)以及第一氧化扩散单元321沿Y轴方向的长度(即长边长度)之间。

更具体地，每个第三氧化扩散单元361皆为正方形，使得第三氧化扩散单元361的二相邻侧边362大致相等。如此，由于第三氧化扩散单元361的侧边362的长度小于第一氧化扩散单元321与第二氧化扩散单元341的长度，故，也可以防止沿着假想连线I的延伸方向的电磁波不致快速穿过环绕式杂讯抵抗结构300而影响到工作晶片(图中未示)的工作。

最后，上述所揭露的各实施例中，并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，皆可被保护于本发明中。因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (15)

1.一种工作单元模组的半导体结构，其特征在于，包含：

一P型基底，定义有一晶片区与一环绕区，该晶片区用以配置一工作晶片，该环绕区环绕该晶片区，包含彼此相对的二第一条型区与彼此相对的二第二条型区，每一该些第一条型区位于该些第二条型区之间，每一该些第二条型区位于该些第一条型区之间；以及

一环绕式杂讯抵抗结构，位于该环绕区上，且围绕该晶片区，该环绕式杂讯抵抗结构包含：

多个第一串列，间隔并排于该些第一条型区其中之一内，每一该些第一串列与该其中一第一条型区相互平行，每一该些第一串列包含多个第一排列单元，该些第一排列单元为单列间隔排列，每一该些第一排列单元包含一第一氧化扩散单元，该第一氧化扩散单元具有一第一长轴方向；以及

多个第二串列，间隔并排于该些第二条型区其中之一内，每一该些第二串列与该其中一第二条型区相互平行，每一该些第二串列包含多个第二排列单元，该些第二排列单元为单列间隔排列，每一该些第二排列单元包含一第二氧化扩散单元，该第二氧化扩散单元具有不同该第一长轴方向的一第二长轴方向。

2.根据权利要求1所述的工作单元模组的半导体结构，其特征在于，每一该些第二长轴方向与每一该些第一长轴方向彼此正交，且该其中一第一条型区与该其中一第二条型区彼此正交。

3.根据权利要求1所述的工作单元模组的半导体结构，其特征在于，该晶片区具有相互邻接的第一侧边与第二侧边，该其中一第一条型区邻接该第一侧边，且该其中一第二条型区邻接该第二侧边。

4.根据权利要求1所述的工作单元模组的半导体结构，其特征在于，该些第一串列的该些第一氧化扩散单元彼此交错地排列或对齐地排列。

5.根据权利要求1所述的工作单元模组的半导体结构，其特征在于，该些第二串列的该些第二氧化扩散单元彼此交错地排列或对齐地排列。

6.根据权利要求1所述的工作单元模组的半导体结构，其特征在于，该环绕式杂讯抵抗结构还包含：

多个第一浅沟槽隔离结构，每一该些第一浅沟槽隔离结构形成于任二相邻的该些第一氧化扩散单元之间，每一该些第一浅沟槽隔离结构的阻抗大于该些第一氧化扩散单元其中之一的阻抗。

7.根据权利要求6所述的工作单元模组的半导体结构，其特征在于，该环绕式杂讯抵抗结构还包含：

多个第二浅沟槽隔离结构，每一该些第二浅沟槽隔离结构形成于任二相邻的该些第二氧化扩散单元之间，每一该些第二浅沟槽隔离结构的阻抗大于该些第二氧化扩散单元其中之一的阻抗。

8.根据权利要求1所述的工作单元模组的半导体结构，其特征在于，每一该些第一氧化扩散单元具有一第一宽度，任二相邻的该些第一串列之间具有一第一间距，该第一间距不大于该第一宽度。

9.根据权利要求1所述的工作单元模组的半导体结构，其特征在于，每一该些第二氧化扩散单元具有一第二宽度，任二相邻的该些第二串列之间具有一第二间距，该第二间距为该第二宽度的2～3倍。

10.根据权利要求1所述的工作单元模组的半导体结构，其特征在于，每一该些第二氧化扩散单元的长度大于每一该些第一氧化扩散单元的长度。

11.根据权利要求1所述的工作单元模组的半导体结构，其特征在于，还包含：

一金属层，位于该P型基底上，其中该环绕式杂讯抵抗结构位于该P型基底与该金属层之间，

其中每一该些第一排列单元更具有至少一第一虚置栅极，该第一虚置栅极位于该金属层与该第一氧化扩散单元之间，且与该金属层电性绝缘。

12.根据权利要求11所述的工作单元模组的半导体结构，其特征在于，每一该些第二排列单元具有至少一第二虚置栅极，该第二虚置栅极位于该金属层与该第二氧化扩散单元之间，且与该金属层电性绝缘。

13.根据权利要求1所述的工作单元模组的半导体结构，其特征在于，每一该些第一条型区与每一该些第二条型区的交界处具有一角落区，该些第一氧化扩散单元与该些第二氧化扩散单元至少其中之一位于该角落区内。

14.根据权利要求1所述的工作单元模组的半导体结构，其特征在于，每一该些第一条型区与每一该些第二条型区的交界处具有一角落区；以及

该环绕式杂讯抵抗结构包含至少一第三串列，该第三串列位于该角落区，该第三串列的一长轴方向与该其中一第一条型区的一长轴方向相交，

该第三串列包含多个第三排列单元，该些第三排列单元为间隔排列，每一该些第三排列单元包含一第三氧化扩散单元，且每一该些第三氧化扩散单元的长度介于每一该些第二氧化扩散单元的宽度以及每一该些第一氧化扩散单元的长度之间。

15.根据权利要求14所述的工作单元模组的半导体结构，其特征在于，每一该些第三氧化扩散单元的二相邻侧边大致相等。

Images