CN112395821A - 一种pcb成型外型线处理方法及设备 - Google Patents

一种pcb成型外型线处理方法及设备 Download PDF

Info

Publication number
CN112395821A
CN112395821A CN202011165886.7A CN202011165886A CN112395821A CN 112395821 A CN112395821 A CN 112395821A CN 202011165886 A CN202011165886 A CN 202011165886A CN 112395821 A CN112395821 A CN 112395821A
Authority
CN
China
Prior art keywords
layer
line
content
layer content
outer molded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011165886.7A
Other languages
English (en)
Other versions
CN112395821B (zh
Inventor
李家兴
柳闯
宋超
何瑞鹏
唐成
樊建华
冯峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victory Giant Technology Huizhou Co Ltd
Original Assignee
Victory Giant Technology Huizhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victory Giant Technology Huizhou Co Ltd filed Critical Victory Giant Technology Huizhou Co Ltd
Priority to CN202011165886.7A priority Critical patent/CN112395821B/zh
Priority claimed from CN202011165886.7A external-priority patent/CN112395821B/zh
Publication of CN112395821A publication Critical patent/CN112395821A/zh
Application granted granted Critical
Publication of CN112395821B publication Critical patent/CN112395821B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

本申请公开了一种PCB成型外型线处理方法及设备，所述方法包括：基于预设的PCB图稿执行平面化操作并对图稿中的数据内容进行打散，获得包含孔和/或孤岛的待处理的图层内容；将待处理的图层内容转换为外型线属性，获得第一图层内容；调整外型线属性的图层内容的线宽，建立第二图层内容，以使第二图层内容的线宽小于第一图层内容的线宽；根据第一图层内容以及第二图层内容进行重组优化处理，获得处理后的外型线的目标图稿。本申请基于不同图层中不同线宽的线条特性，利用程序识别并自动处理获得平滑可用的外型线的目标图稿，进而摆脱人工优化工作，提升图稿的外型线处理效率。

Description

一种PCB成型外型线处理方法及设备
技术领域
本申请涉及数据处理领域，具体涉及一种PCB成型外型线处理方法及设备。
背景技术
成型外型线整理，一直以来都是pcb业内难点，是导致成型制作无法完全自动化的主要原因。
一般来说，若需要对PCB成型外型线进行处理，以对PCB图稿中的线整理成符合pcb外型、连续、平滑的可用来生产的外型线。
在某些情况中，当PCB图稿中存在大量的弧形结构，特别是存在大量的孔结构时，通过现有的自动化程序自动整理结构的外型线时，因程序功能的限制对外型线的自动整理效果不好，只能逐一对结构的外型线进行手动优化，需要花费大量时间去进行整理，针对图稿的外型线处理效率很低。
发明内容
本申请提供一种PCB成型外型线处理方法及设备，可以提高外型线的处理效率。
第一方面，本申请公开了PCB成型外型线处理方法，所述方法包括：
基于预设的PCB图稿执行平面化操作并对图稿中的数据内容进行打散，获得包含孔和/或孤岛的待处理的图层内容；
将所述待处理的图层内容转换为外型线属性，获得第一图层内容；
调整所述外型线属性的图层内容的线宽，建立第二图层内容，以使所述第二图层内容的线宽小于所述第一图层内容的线宽；
根据所述第一图层内容以及第二图层内容进行重组优化处理，获得处理后的外型线的目标图稿。
在一实施例中，所述根据所述第一图层内容以及第二图层内容进行重组优化处理，获得处理后的外型线的目标图稿，包括：
当所述第一图层内容与所述第二图层内容在同一区域具有重叠的至少两段外型线的线段时，去除被覆盖的外型线的线段。
在一实施例中，所述根据所述第一图层内容以及第二图层内容进行重组优化处理，获得处理后的外型线的目标图稿，包括：
当所述第一图层内容与所述第二图层内容在同一区域具有重叠的至少两段外型线的线段时，去除线宽较小的外型线的线段。
在一实施例中，所述第一图层内容包括第一孤岛层和/或第一孔层，所述第二图层内容包括第二孤岛层和/或第二孔层；
所述当所述第一图层内容与所述第二图层内容在同一区域具有重叠的至少两段外型线的线段时，去除被覆盖的外型线的线段，包括以下其中至少一个步骤：
当所述第一孔层的线段覆盖所述第一孤岛层的线段时，删除所述第一孤岛层的线段；
当所述第二孤岛层的线段覆盖所述第一孤岛层的线段时，删除所述第一孤岛层的线段；
当所述第二孔层的线段覆盖所述第一孔层的线段时，删除所述第一孔层的线段；
当所述第二孤岛层的线段覆盖所述第一孔层的线段时，删除所述第一孔层的线段；
当所述第二孔层的线段覆盖所述第二孤岛层的线段时，删除所述第二孤岛层的线段；
在一实施例中，所述第二图层内容包括第二孔层；
所述当所述第一图层内容与所述第二图层内容在同一区域具有重叠的至少两段外型线的线段时，去除被覆盖的外型线的线段，包括：
当所述第二孔层中同时存在顺时针方向及逆时针方向的孔的弧线段时，删除所述顺时针方向的弧线段；
删除与所述顺时针方向的弧线段相连接或相交的线段。
在一实施例中，所述删除与所述顺时针方向的弧线段相连接或相交的线段，包括：
将逆时针方向的孔的弧线段复制到辅助层；
对所述辅助层的弧线段的两端添加辅助圆；
通过所述辅助圆删除与所述顺时针方向的弧线段相连接或相交的线段。
在一实施例中，所述根据所述第一图层内容以及第二图层内容进行重组优化处理，获得处理后的外型线的目标图稿，包括：
将所述第一图层内容及第二图层内容复制到目标外型线图层；
对所述目标外型线图层中的线段进行优化，所述优化包括将所述目标外型线图层的内容线宽调整为预设的内容线宽。
在一实施例中，所述对所述目标外型线图层中的线段进行优化，包括：
对所述目标外型线图层中断开的两条线段进行连接；和/或
对所述线段的转角处进行优化。
在一实施例中，所述方法，还包括：
将所述PCB图稿中的轮廓线形态的内容转化为外型线属性的内容，复制到目标外型线图层；
所述根据所述第一图层内容以及第二图层内容进行重组优化处理，获得处理后的外型线的目标图稿，包括：
将所转化的外型线属性的内容与所述第一图层内容以及第二图层内容进行重组优化处理，获得处理后的外型线的目标图稿。
第二方面，本申请还公开了一种PCB成型外型线处理设备，所述设备包括：
处理器及与所述处理器电连接的存储器；
所述存储器存储有所述处理器可执行的机器可读指令，所述处理器执行所述机器可读指令，以执行如上任一项所述的PCB成型外型线处理方法。
本申请中的一种PCB成型外型线处理方法及设备，对图稿中的数据内容进行平面化操作并打散，得到包含孔和/或孤岛的待处理的图层内容，并对线宽进行调整以获得第一图层内容以及第二图层内容，根据第一图层内容以及第二图层内容进行重组优化处理，基于不同图层中不同线宽的线条特性，利用程序识别并自动处理获得平滑可用的外型线的目标图稿，进而摆脱人工优化工作，提升图稿的外型线处理效率。
附图说明
图1为本申请实施例提供的PCB成型外型线处理方法的实现流程图。
图2为本申请实施例提供的PCB成型外型线处理方法的另一实现流程图。
图3为本申请实施例提供的去除重叠线段的实现流程图。
图4为本申请实施例提供的去除重叠线段的另一实现流程图。
图5为本申请实施例提供的图层内容重组优化的实现流程图。
图6为本申请实施例提供的PCB成型外型线处理设备的实现流程图。
具体实施方式
下面结合附图和实施例对本申请的技术方案做进一步的说明。
本申请实施例提供了一种PCB成型外型线处理方法，该方法应用于PCB成型外型线处理设备。
其中，该PCB成型外型线处理设备可以是个人电脑、平板电脑、智能手机或者是其他具有数据计算能力的系统设备，本申请对于具体的设备形态不作限定。该PCB成型外型线处理设备可以通过运行图稿设计软件的自动化程序来实现下述的PCB成型外型线处理方法，如genesis等。
请参阅图1，图中示出了本申请实施例提供的PCB成型外型线处理方法的实现流程。
如图1所示，该PCB成型外型线处理方法，可以应用于如上所述的PCB成型外型线处理设备，该方法包括：
101、基于预设的PCB图稿执行平面化操作并对图稿中的数据内容进行打散，获得包含孔和/或孤岛的待处理的图层内容。
PCB图稿为PCB产品的设计图，一般由具有不同属性的产品线条构成。
其中，对图稿的数据内容进行平面化操作以及打散操作后，会产生具有多个孔或孤岛的内容数据，分别生成相应的孔层和/或孤岛层。该孔层和/或孤岛层的内容则为待处理的图层内容。
具体的，该平面化操作可以为Contourize功能中所执行的操作，再执行sel_break_isl_hole对孔及孤岛结构进行打散，获得孔层和/或孤岛层。
在一实施例中，孔层可以命名为hole_lyr，孤岛层可以命名为isl_lyr。
102、将待处理的图层内容转换为外型线属性，获得第一图层内容。
其中，该平面化并打散操作后的孔和/或孤岛结构可以具有Surface属性，将该Surface属性的内容转化为外型线属性，该外型线属性也可以是outline属性，便于后续使用该属性的图稿进行生产加工。
在一实施例中，可以执行surface to outline功能将上述打散后的孔和/或孤岛结构对应的内容转化为outline属性的内容，并将其作为第一图层内容。
103、调整外型线属性的图层内容的线宽，建立第二图层内容，以使第二图层内容的线宽小于第一图层内容的线宽。
具体的，创建新的辅助图层，并将第一图层内容复制到该辅助图层中，其中该辅助图层在这里可以命名为rout_small。
接着，将第一图层内容的线宽改为小于第一图层内容的线宽，在一实施例中，若第一图层内容的线宽为1mil或25.4um，可以将该内容线宽调整为0.1mil或2.54um。
可以理解的，该线宽仅用于本实施例的示例，还可以采用其他数值的线宽，以使第二图层内容中调整后的内容线宽小于该第一图层内容的线宽即可。
通过较小的线宽，可以使得其所生成的outline属性的外型线具有较小的失真，以便对第一图层内容进行补偿，使得后续在重组优化所获得的图稿线条的平滑效果更好。
104、根据第一图层内容以及第二图层内容进行重组优化处理，获得处理后的外型线的目标图稿。
其中，因第二图层内容由第一图层内容改线宽而获得，第二图层内容与第一图层内容具有重合的部分，当将第一图层内容以及第二图层内容进行重组时，利用不同线宽的图层内容特性可以获得较好的重组效果。
在一实施例中，当第一图层内容与第二图层内容在同一区域具有重叠的至少两段外型线的线段时，去除被覆盖的外型线的线段。通过去除被覆盖的外型线的线段，可以使所保留的外型线的线段更加贴近实际的产品效果，减小线条的失真程度。
例如，若存在hole_small层的一条线段覆盖在hole_lyr层的一条线段之上，则删除被覆盖的线段，也即hole_small层的线段。当然，除了上述方式，还可以根据不同线段的特性保留其中更接近实际产品效果的线段，以确保重组后的优化效果，本申请对线段的所处的层级位置不作限定。
其中，当去除完重线后，可以将第一图层内容与第二图层内容全部复制到目标外型线图层，以在目标外型线图层进行重组。例如，将图层内容中断开的线段进行重新连接，或者对其中的线段进行优化，以确保重组后的目标外型线图层满足生产需求。
需要说明的是，上述实施例中的功能名称、层级名称的命名方式，均为本实施例的示例，可以采用其他不同的命名方式。并且，上述实施例中的步骤可以通过PCB成型外型线处理设备的程序设计使其可以自动执行，以替代人工操作。
由上可知，本申请提供的PCB成型外型线处理方法，对图稿中的数据内容进行平面化操作并打散，得到包含孔和/或孤岛的待处理的图层内容，并对线宽进行调整以获得第一图层内容以及第二图层内容，根据第一图层内容以及第二图层内容进行重组优化处理，基于不同图层中不同线宽的线条特性，有利于程序识别并自动处理获得平滑可用的外型线的目标图稿，进而摆脱人工优化工作，提升图稿的外型线处理效率。
请参阅图2，图中示出了本申请实施例提供的PCB成型外型线处理方法的另一实现流程。
如图2所示，该PCB成型外型线处理方法，包括第一图层内容以及第二图层内容的获取步骤。其中，第一图层内容包括第一孤岛层和/或第一孔层，第二图层内容包括第二孤岛层和/或第二孔层。
其中第一图层内容的获取步骤包括以下几点。
201、将图稿复制到第一图层。
其中，该图稿的层级名称可以命名为ww，该第一图层可以是新建立的辅助图层，此处命名为ww_new；将ww中的图稿内容通过copy命令复制到ww_new；
在此之前，可以通过将图稿中的图稿内容先转化成外型线，再将其复制到第一图层。
202、执行break_isl_hole功能。
其中，break_isl_hole也可以称为sel_break_isl_hole，通过该功能可以将ww_new中的孔和孤岛结构进行打散。
203、获得第一孔层，所述第一孔层的内容为Surface属性的内容。
该第一孔层包含若干孔结构对应的Surface属性的内容，第一孔层在这里可以命名为hole_lyr。
204、获得第一孤岛层，所述第一孤岛层的内容为Surface属性的内容。
该第一孤岛层包含若干孤岛结构对应的Surface属性的内容，第一孤岛层在这里可以命名为isl_lyr。
205、将Surface属性的图层内容转换为外型线属性。
具体的，可以执行Surface to Outline功能，以使上述第一孔层以及第一孤岛层的线段转换为外型线属性，获得外型线属性的若干线段，该外型线属性也可以称为Outline属性，线段可以包括直线线段以及弧线线段。
206、获得第一图层内容。
该第一图层内容包含hole_lyr以及isl_lyr的所有线段，其中该线段的线宽均为原图稿线宽。在一些实施例中，该线宽可以是1mil或25.4um，也可以是采用其他数值的线宽。
201-206均为获得第一图层内容的处理步骤，通过上述步骤可以获得第一图层内容。
而第二图层内容的获取步骤包括以下几点。
211、将图稿复制到第二图层，调整线宽至r＝2.54。
其中，该第二该第二图层的内容线宽小于第一图层的内容线宽。该第二图层的线宽除了本实施例采用的r＝2.54以外，还可以是其他数值，只要小于第一图层内容中的线宽即可，本申请对此不作限定。
在此之前，可以通过将图稿中的图稿内容先转化成外型线，再将其复制到第二图层。
212、执行break_isl_hole功能。
其中，break_isl_hole也可以称为sel_break_isl_hole，通过该功能可以将ww_new中的孔和孤岛结构进行打散。
213、获得第二孔层，所述第二孔层的内容为Surface属性的内容。
该第二孔层包含若干孔结构对应的Surface属性的内容，第二孔层在这里可以命名为hole_small。
214、获得第二孤岛层，所述第二孤岛层的内容为Surface属性的内容。
该第二孤岛层包含若干孤岛结构对应的Surface属性的内容，第二孤岛层在这里可以命名为isl_small。
215、将Surface属性的图层内容转换为外型线属性。
具体的，可以执行Surface to Outline功能，以使上述第二孔层以及第二孤岛层的内容转换为外型线属性，获得外型线属性的若干线段，该外型线属性也可以称为Outline属性，线段可以包括直线线段以及弧线线段。
216、获得第二图层内容。
该第二图层内容包含hole_small以及isl_small的所有线段，其中该线段的线宽均为r＝2.54的内容线宽，当然第二图层内容的线宽也可以采用其他线宽。
210-216均为获得第一图层内容的处理步骤，通过上述步骤可以获得第一图层内容。
如图2所示，还包括：
207、对第一图层内容与第二图层内容进行重组优化，获得目标图稿。
其中，需要对第一图层内容及第二图层内容进行去重线操作，或者进行断线连接等优化操作，使得根据第一图层内容及第二图层内容获得更平滑、更贴近实际生产需求的外型线图稿。
由上可知，图2中示出的PCB成型外型线处理方法，通过执行相应的功能及将属性进行自动转换，从而可以实现第一图层内容以及第二图层内容的自动获取处理，便于后续对第一图层内容以及第二图层内容的重组优化。
请参阅图3，图中示出了本申请实施例提供的去除重叠线段的实现方式。
如图3所示，根据第一图层内容以及第二图层内容进行重组优化处理，获得处理后的外型线的目标图稿，包括以下步骤：
301、判断第一图层内容与第二图层内容在同一区域是否具有重叠的至少两段外型线的线段；若是，则去除被覆盖的外型线的线段，或者去除线宽较小的外型线的线段。
重叠的线段也可以称为重线，重线会影响图稿的使用，因此优化图稿的流程包括去重线的流程。
在实施例中，可以通过程序判断第一图层内容与第二图层内容是否存在重线，该重线可以是第一图层内容在不同层之间的线段，或者是第二图层内容在不同层之间的线段，还可以是第一图层内容及第二图层内容之间的线段。
302、去除被覆盖的外型线的线段。
在一实施例中，若某线段被另一线段覆盖，则去除被覆盖的外型线。
例如，若hole_small层的线段被isl_small层的线段覆盖，则去除hole_small层的线段，保留更接近原稿的isl_small的线段。
303、去除线宽较小的外型线的线段。
例如，若isl_small层的线段被isl_lyr层的线段覆盖，且isl_small层的线段的线宽小于isl_lyr层的线段的线宽，则去除isl_small层的线段，保留更接近原稿的isl_lyr的线段。
具体的，还可以包括以下情景的处理方式：
当第一孔层的线段覆盖第一孤岛层的线段时，删除第一孤岛层的线段；
当第二孤岛层的线段覆盖第一孤岛层的线段时，删除第一孤岛层的线段；
当第二孔层的线段覆盖第一孔层的线段时，删除第一孔层的线段；
当第二孤岛层的线段覆盖第一孔层的线段时，删除第一孔层的线段；
当第二孔层的线段覆盖第二孤岛层的线段时，删除第二孤岛层的线段。
由上可知，通过以上的去重线方式，所保留下来的线段则均为更贴近原稿效果的线段，从而确保后续处理所获得的目标图稿的优化效果更好，区分不同情况的去重线方式可以进一步提高自动处理的智能化程度及处理效率。
请参阅图4，图中示出了本申请实施例提供的去除重叠线段的另一实现流程。
如图4所示，当第一图层内容与第二图层内容在同一区域具有重叠的至少两段外型线的线段时，去除被覆盖的外型线的线段，还包括：
401、当第二孔层中同时存在顺时针方向及逆时针方向的孔的弧线段时，删除顺时针方向的弧线段。
在第二孔层执行Surface to Outline之后，每个弧的位置会出现两个方向的弧，分别为cw(顺时针方向)和ccw(逆时针方向)。
为了提高优化效果，删除其中cw方向的圆弧，保留与真实圆弧效果更接近的ccw方向的圆弧，这样就不会出现重复弧，实现去重线的效果。
402、删除与顺时针方向的弧线段相连接或相交的线段。
由上可知，通过保留更接近真实圆弧效果的线段，可以有效提高第二孔层中对圆弧的优化效果。
进一步的，删除与顺时针方向的弧线段相连接或相交的线段，可以包括：
将逆时针方向的孔的弧线段复制到辅助层；对辅助层的弧线段的两端添加辅助圆；通过辅助圆删除与顺时针方向的弧线段相连接或相交的线段。
具体的，将挑选出来的ccw弧线移动到新的层别arc_ccw，并在弧线的起点和终点处加两个辅助圆pad，之后删除圆弧，只留辅助圆pad供后续使用。然后，删除include arc_ccw层辅助圆pad的线段，也即与ccw弧线相连接或相交的线段。这个地方也会有两段线，目的是为了去除与ccw弧线关联的重线。
请参阅图5，图中示出了本申请实施例提供的图层内容重组优化的实现流程。
如图5所示，该PCB成型外型线处理方法，还包括以下步骤。
501、将PCB图稿中的轮廓线形态的内容转化为外型线属性的内容，复制到目标外型线图层。
其中，PCB图稿中的轮廓线形态也即PCB图稿中profile属性的内容形态，可以通过程序的Profile目录中的Create Rout功能，将内容转换为外型线属性的内容形态，也即outline属性的内容形态。
然后，将上述outline属性的内容形态复制到所创建的目标外型线图层中。
在一实施例中，可以将非profile属性的内容转换成profile属性的内容，再转换成outline属性的内容形态，如此可以利用profile属性转换成outline属性的内容时线条较平滑连续的特点，来进一步优化图稿内容的线条。
502、获得第一图层内容。
503、获得第二图层内容。
其中，第一图层内容以及第二图层内容均可以通过如图1-4的实现流程方式获得，本申请在此不再赘述。
当获得第一图层内容以及第二图层内容后，可以将其复制到目标外型线图层中，并与步骤501的内容进行重组优化。可以理解的，步骤501与第一图层内容以及第二图层内容的获取均不限定先后顺序，可以安排先后顺序执行处理，也可以同时执行处理。
在重组优化的过程中，可以将profile属性转换获得的outline属性的线段替换掉折断边的outline属性的线段，从而确保部分折断边的线段获得优化。
504、将目标外型线图层的内容线宽统一调整为预设内容线宽。
因为为了孔和孤岛结构的线段执行去重线优化的操作，所以第二图层内容的内容线宽小于第一图层内容的线宽，通过统一调整为预设内容线宽，可以确保所有线段的线宽均统一并符合生产要求。
当然，该预设内容线宽可以是基于需求而定的线宽，如1mil或25.4um的线宽等，本申请对此不作限定。
505、对线段的转角处进行优化。
在一实施例中，可以对重组后的目标外型线图层的内容执行redundant LineRemoval功能，以优化线段所形成的直角或者其他角度角的效果。
506、对目标外型线图层中断开的两条线段进行连接。
其中，将断开的两条线段进行连接，可以利用Neck Down Repair功能实现，从而确保目标外型线图层的线条均处于连续、可用的状态。
通过上述步骤的优化，可以获得更为平滑、连续的目标图稿，以便于在生产过程中使用。
可以理解的，上述优化手段其执行顺序以及执行的功能均可以根据需要进行选用或设计，其执行可以通过设计的程序自动执行以提高优化效率，并且其所执行的功能的名称命名方式可以不同。
由上可知，通过对PCB图稿的其他部分以及重组后的内容进行进一步优化，使得目标图稿可以获得更好的优化效果，确保目标图稿的平滑、连续性。
请参阅图6，图中示出了本申请实施例提供的PCB成型外型线处理设备的结构。
其中，该PCB成型外型线处理设备可以是个人电脑、平板电脑、智能手机或者是其他具有数据计算能力的系统设备，本申请对于具体的设备形态不作限定。该PCB成型外型线处理设备可以通过运行图稿设计软件的自动化程序来实现下述的PCB成型外型线处理方法，如genesis等。
如图6所示，该PCB成型外型线处理设备6可以包括：处理器61及存储器62。这些组件通过一条或多条总线进行通信，本领域技术人员可以理解，图中示出的PCB成型外型线处理设备6的结构并不构成对本申请的限定，它既可以是总线形结构，也可以是星型结构，还可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
处理器61为PCB成型外型线处理设备6的控制中心，利用各种接口和线路连接整个PCB成型外型线处理设备6的各个部分，通过运行或执行存储在存储器62内的软件程序和/或模块，以及调用存储在存储器内的数据，以执行电子PCB成型外型线处理设备6的各种功能和/或处理数据。所述处理器可以由集成电路(Integrated Circuit，简称IC)组成，例如可以由单颗封装的IC所组成，也可以由连接多颗相同功能或不同功能的封装IC而组成。举例来说，处理器61可以仅包括中央处理器(Central Processing Unit，简称CPU)。在本申请建设完成方式中，CPU可以是单运算核心，也可以包括多运算核心。
其中，该存储器62可以用于存储处理器61的执行指令，存储器62可以由任何类型的易失性或非易失性存储PCB成型外型线处理设备6或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。
当存储器62中的执行指令由处理器61执行时，使得PCB成型外型线处理设备6能够执行上述PCB成型外型线处理方法实施例中的部分或全部步骤，例如：
基于预设的PCB图稿执行平面化操作并对图稿中的数据内容进行打散，获得包含孔和/或孤岛的待处理的图层内容；将所述待处理的图层内容转换为外型线属性，获得第一图层内容；调整所述外型线属性的图层内容的线宽，建立第二图层内容，以使所述第二图层内容的线宽小于所述第一图层内容的线宽；根据所述第一图层内容以及第二图层内容进行重组优化处理，获得处理后的外型线的目标图稿。
在一实施例中，所述处理器61可用于执行：
当所述第一图层内容与所述第二图层内容在同一区域具有重叠的至少两段外型线的线段时，去除被覆盖的外型线的线段。
在一实施例中，所述处理器61可用于执行：
当所述第一图层内容与所述第二图层内容在同一区域具有重叠的至少两段外型线的线段时，去除线宽较小的外型线的线段。
在一实施例中，所述处理器61可用于执行：
所述当所述第一图层内容与所述第二图层内容在同一区域具有重叠的至少两段外型线的线段时，去除被覆盖的外型线的线段，包括以下其中至少一个步骤：
当所述第一孔层的线段覆盖所述第一孤岛层的线段时，删除所述第一孤岛层的线段；
当所述第二孤岛层的线段覆盖所述第一孤岛层的线段时，删除所述第一孤岛层的线段；
当所述第二孔层的线段覆盖所述第一孔层的线段时，删除所述第一孔层的线段；
当所述第二孤岛层的线段覆盖所述第一孔层的线段时，删除所述第一孔层的线段；
当所述第二孔层的线段覆盖所述第二孤岛层的线段时，删除所述第二孤岛层的线段；
在一实施例中，所述处理器61可用于执行：
当所述第二孔层中同时存在顺时针方向及逆时针方向的孔的弧线段时，删除所述顺时针方向的弧线段；删除与所述顺时针方向的弧线段相连接或相交的线段。
在一实施例中，所述处理器61可用于执行：
将逆时针方向的孔的弧线段复制到辅助层；对所述辅助层的弧线段的两端添加辅助圆；通过所述辅助圆删除与所述顺时针方向的弧线段相连接或相交的线段。
在一实施例中，所述处理器61可用于执行：
将所述第一图层内容及第二图层内容复制到目标外型线图层；对所述目标外型线图层中的线段进行优化，所述优化包括将所述目标外型线图层的内容线宽统一调整为预设内容线宽。
在一实施例中，所述处理器61可用于执行：
对所述目标外型线图层中断开的两条线段进行连接；和/或对所述线段的转角处进行优化。
在一实施例中，所述处理器61可用于执行：
将所述PCB图稿中的轮廓线形态的内容转化为外型线属性的内容，复制到目标外型线图层；将所转化的外型线属性的内容与所述第一图层内容以及第二图层内容进行重组优化处理，获得处理后的外型线的目标图稿。
由上可知，本申请中的一种PCB成型外型线处理方法及设备，对图稿中的数据内容进行平面化操作并打散，得到包含孔和/或孤岛的待处理的图层内容，并对线宽进行调整以获得第一图层内容以及第二图层内容，根据第一图层内容以及第二图层内容进行重组优化处理，基于不同图层中不同线宽的线条特性，有利于程序识别并自动处理获得平滑可用的外型线的目标图稿，进而摆脱人工优化工作，提升图稿的外型线处理效率。
本申请实施例还提供一种计算机存储介质，其中，该计算机存储介质可存储有程序，该程序被处理器运行时可执行包括本申请提供的各实施例中的部分或全部步骤，例如：
基于预设的PCB图稿执行平面化操作并对图稿中的数据内容进行打散，获得包含孔和/或孤岛的待处理的图层内容；将所述待处理的图层内容转换为外型线属性，获得第一图层内容；调整所述外型线属性的图层内容的线宽，建立第二图层内容，以使所述第二图层内容的线宽小于所述第一图层内容的线宽；根据所述第一图层内容以及第二图层内容进行重组优化处理，获得处理后的外型线的目标图稿。
所述的存储介质可为磁碟、光盘、只读存储记忆体(英文：read-only memory，简称：ROM)或随机存储记忆体(英文：random access memory，简称：RAM)等。
在本申请实施例中，所述PCB成型外型线处理设备与上文实施例中的PCB成型外型线处理方法属于同一构思，在PCB成型外型线处理设备上可以运行PCB成型外型线处理方法实施例中提供的任一方法步骤，其具体实现过程详见PCB成型外型线处理方法的实施例，并可以采用任意结合形成本申请的可选实施例，此处不再赘述。
显然，本申请的上述实施例仅仅是为清楚地说明本申请所作的举例，而并非是对本申请的建设完成方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的建设完成方式予以穷举。凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请权利要求的保护范围之内。

Claims (10)

1.一种PCB成型外型线处理方法，应用于PCB成型外型线处理设备，其特征在于，所述方法包括：
基于预设的PCB图稿执行平面化操作并对图稿中的数据内容进行打散，获得包含孔和/或孤岛的待处理的图层内容；
将所述待处理的图层内容转换为外型线属性，获得第一图层内容；
调整所述外型线属性的图层内容的线宽，建立第二图层内容，以使所述第二图层内容的线宽小于所述第一图层内容的线宽；
根据所述第一图层内容以及第二图层内容进行重组优化处理，获得处理后的外型线的目标图稿。
2.如权利要求1所述的PCB成型外形线处理方法，其特征在于，所述根据所述第一图层内容以及第二图层内容进行重组优化处理，获得处理后的外型线的目标图稿，包括：
当所述第一图层内容与所述第二图层内容在同一区域具有重叠的至少两段外型线的线段时，去除被覆盖的外型线的线段。
3.如权利要求1所述的PCB成型外形线处理方法，其特征在于，所述根据所述第一图层内容以及第二图层内容进行重组优化处理，获得处理后的外型线的目标图稿，包括：
当所述第一图层内容与所述第二图层内容在同一区域具有重叠的至少两段外型线的线段时，去除线宽较小的外型线的线段。
4.如权利要求2或3所述的PCB成型外形线处理方法，其特征在于，所述第一图层内容包括第一孤岛层和/或第一孔层，所述第二图层内容包括第二孤岛层和/或第二孔层；
所述当所述第一图层内容与所述第二图层内容在同一区域具有重叠的至少两段外型线的线段时，去除被覆盖的外型线的线段，包括以下其中至少一个步骤：
当所述第一孔层的线段覆盖所述第一孤岛层的线段时，删除所述第一孤岛层的线段；
当所述第二孤岛层的线段覆盖所述第一孤岛层的线段时，删除所述第一孤岛层的线段；
当所述第二孔层的线段覆盖所述第一孔层的线段时，删除所述第一孔层的线段；
当所述第二孤岛层的线段覆盖所述第一孔层的线段时，删除所述第一孔层的线段；
当所述第二孔层的线段覆盖所述第二孤岛层的线段时，删除所述第二孤岛层的线段。
5.如权利要求2所述的PCB成型外型线处理方法，其特征在于，所述第二图层内容包括第二孔层；
所述当所述第一图层内容与所述第二图层内容在同一区域具有重叠的至少两段外型线的线段时，去除被覆盖的外型线的线段，包括：
当所述第二孔层中同时存在顺时针方向及逆时针方向的孔的弧线段时，删除所述顺时针方向的弧线段；
删除与所述顺时针方向的弧线段相连接或相交的线段。
6.如权利要求5所述的PCB成型外型线处理方法，其特征在于，所述删除与所述顺时针方向的弧线段相连接或相交的线段，包括：
将逆时针方向的孔的弧线段复制到辅助层；
对所述辅助层的弧线段的两端添加辅助圆；
通过所述辅助圆删除与所述顺时针方向的弧线段相连接或相交的线段。
7.如权利要求1所述的PCB成型外型线处理方法，其特征在于，所述根据所述第一图层内容以及第二图层内容进行重组优化处理，获得处理后的外型线的目标图稿，包括：
将所述第一图层内容及第二图层内容复制到目标外型线图层；
对所述目标外型线图层中的线段进行优化，所述优化包括将所述目标外型线图层的内容线宽统一调整为预设内容线宽。
8.如权利要求7所述的PCB成型外型线处理方法，其特征在于，所述对所述目标外型线图层中的线段进行优化，还包括：
对所述目标外型线图层中断开的两条线段进行连接；和/或
对所述线段的转角处进行优化。
9.如权利要求1所述的PCB成型外型线处理方法，其特征在于，所述方法，还包括：
将所述PCB图稿中的轮廓线形态的内容转化为外型线属性的内容，复制到目标外型线图层；
所述根据所述第一图层内容以及第二图层内容进行重组优化处理，获得处理后的外型线的目标图稿，包括：
将所转化的外型线属性的内容与所述第一图层内容以及第二图层内容进行重组优化处理，获得处理后的外型线的目标图稿。
10.一种PCB成型外型线处理设备，其特征在于，所述设备包括：
处理器及与所述处理器电连接的存储器；
所述存储器存储有所述处理器可执行的机器可读指令，所述处理器执行所述机器可读指令，以执行如权利要求1-9任一项所述的PCB成型外型线处理方法。
CN202011165886.7A 2020-10-27 一种pcb成型外型线处理方法及设备 Active CN112395821B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011165886.7A CN112395821B (zh) 2020-10-27 一种pcb成型外型线处理方法及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011165886.7A CN112395821B (zh) 2020-10-27 一种pcb成型外型线处理方法及设备

Publications (2)

Publication Number Publication Date
CN112395821A true CN112395821A (zh) 2021-02-23
CN112395821B CN112395821B (zh) 2024-05-14

Family

ID=

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113268940A (zh) * 2021-05-07 2021-08-17 胜宏科技（惠州）股份有限公司 一种阻抗测试条的自动生成方法及系统
CN115618802A (zh) * 2022-12-19 2023-01-17 北京智芯仿真科技有限公司 一种用于集成电路版图检测孤岛的方法和系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050036783A1 (en) * 2003-07-31 2005-02-17 Fuji Photo Film Co., Ltd. Pattern production system, exposure system, and exposure method
JP2007033764A (ja) * 2005-07-26 2007-02-08 Fujifilm Holdings Corp パターン製造システム、露光装置、及び露光方法
CN105868392A (zh) * 2016-04-18 2016-08-17 重庆市勘测院 一种基于MicroStation的海量复杂规划数据无损转换入库方法
WO2016190457A1 (ko) * 2015-05-22 2016-12-01 스튜디오씨드코리아 주식회사 평면 요소의 속성을 표시하는 방법 및 그 장치
CN109145378A (zh) * 2018-07-19 2019-01-04 郑州云海信息技术有限公司 一种快速复制pcb线段的方法及系统
CN111241353A (zh) * 2020-01-16 2020-06-05 支付宝(杭州)信息技术有限公司 一种图数据的分区方法、装置以及设备

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050036783A1 (en) * 2003-07-31 2005-02-17 Fuji Photo Film Co., Ltd. Pattern production system, exposure system, and exposure method
JP2007033764A (ja) * 2005-07-26 2007-02-08 Fujifilm Holdings Corp パターン製造システム、露光装置、及び露光方法
WO2016190457A1 (ko) * 2015-05-22 2016-12-01 스튜디오씨드코리아 주식회사 평면 요소의 속성을 표시하는 방법 및 그 장치
CN105868392A (zh) * 2016-04-18 2016-08-17 重庆市勘测院 一种基于MicroStation的海量复杂规划数据无损转换入库方法
CN109145378A (zh) * 2018-07-19 2019-01-04 郑州云海信息技术有限公司 一种快速复制pcb线段的方法及系统
CN111241353A (zh) * 2020-01-16 2020-06-05 支付宝(杭州)信息技术有限公司 一种图数据的分区方法、装置以及设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
邓霞: "漫谈PADS layout经验", 轻工科技, vol. 33, no. 5, pages 58 - 59 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113268940A (zh) * 2021-05-07 2021-08-17 胜宏科技（惠州）股份有限公司 一种阻抗测试条的自动生成方法及系统
CN113268940B (zh) * 2021-05-07 2024-03-29 胜宏科技（惠州）股份有限公司 一种阻抗测试条的自动生成方法及系统
CN115618802A (zh) * 2022-12-19 2023-01-17 北京智芯仿真科技有限公司 一种用于集成电路版图检测孤岛的方法和系统

Similar Documents

Publication Publication Date Title
JP6351899B1 (ja) ラダープログラム編集支援装置およびラダープログラムの編集方法
US6088518A (en) Method and system for porting an integrated circuit layout from a reference process to a target process
US5331572A (en) Integrated circuit and layout system therefor
US20150062171A1 (en) Method and device for providing a composition of multi image layers
CN114154451B (zh) 一种原理图自动绘制方法、装置、设备、介质及产品
CN112395821A (zh) 一种pcb成型外型线处理方法及设备
TWI746271B (zh) SCADA Web HMI系統
CN112395821B (zh) 一种pcb成型外型线处理方法及设备
CN111241643B (zh) 多边形柜体的加工方法、装置及电子设备
CN109977602A (zh) 一种铜皮的挖空方法以及设备
CN115510798A (zh) 芯片排版方法及装置、计算机可读存储介质、终端设备
CN104572218A (zh) 应用程序的运行控制方法、运行控制系统和终端
JP3721304B2 (ja) めっき引き出し線の配線方法
CN117371387B (zh) 集成电路器件版图参数化构建方法装置、存储介质和终端
JP4411743B2 (ja) 設計データ変換装置、パターン設計支援装置、設計データ変換方法および配線基板のパターン設計方法。
CN114091187A (zh) 加工轨迹的生成方法、装置、设备及存储介质
US8689163B2 (en) Semiconductor apparatus capable of error revision using pin extension technique and design method therefor
CN112989747A (zh) 射频传输线的布线方法、布线装置及存储介质
CN116758145A (zh) 一种切割区域确定方法及装置
JP2783709B2 (ja) 論理回路設計装置
CN105279100A (zh) 链接克隆母卷更新方法及装置
CN114241114A (zh) 材质的渲染方法及装置、存储介质、电子装置
JP4366834B2 (ja) パターン設計支援装置および配線基板のパターン設計方法
CN115310159A (zh) 基于CAD进行Revit构件的快速放置方法
CN112435339A (zh) 一种连线避障方法、装置及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant