CN112384966A - 显示装置及阵列基板 - Google Patents

显示装置及阵列基板 Download PDF

Info

Publication number
CN112384966A
CN112384966A CN201980044875.2A CN201980044875A CN112384966A CN 112384966 A CN112384966 A CN 112384966A CN 201980044875 A CN201980044875 A CN 201980044875A CN 112384966 A CN112384966 A CN 112384966A
Authority
CN
China
Prior art keywords
substrate
display device
hole
emitting element
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980044875.2A
Other languages
English (en)
Other versions
CN112384966B (zh
Inventor
池田雅延
金谷康弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of CN112384966A publication Critical patent/CN112384966A/zh
Application granted granted Critical
Publication of CN112384966B publication Critical patent/CN112384966B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

显示装置具有：基板，具有第一面和与第一面相反一侧的第二面；多个像素，排列于基板的显示区域中；无机发光元件，在基板的第一面侧设置在多个像素各自中；阴极布线，在基板的第一面侧设置在显示区域与基板的端部之间的周边区域，并与无机发光元件电连接；以及散热部，设置于基板的第二面。基板具有贯通孔，该贯通孔在基板的周边区域连接第一面与第二面，在从与基板的第一面垂直的方向观察的俯视观察时，该贯通孔与阴极布线重叠。

Description

显示装置及阵列基板
技术领域
本发明涉及显示装置及阵列基板。
背景技术
近年来，使用无机发光二极管(微LED(micro LED))作为显示元件的无机EL显示器受到关注(例如，参照专利文献1)。无机EL显示器在阵列基板上排列有射出不同颜色的光的多个发光元件。无机EL显示器由于使用自发光元件，因此不需要光源，另外，由于不经由滤色器而射出光，因此光的利用效率高。另外，无机EL显示器比使用有机发光二极管(OLED：Organic Light Emitting Diode)作为显示元件的有机EL显示器具有更优异的耐环境性。
在先技术文献
专利文献
专利文献1：特表2017-529557号公报
发明内容
发明要解决的技术问题
无机发光二极管随着温度上升而发光效率降低。因此，在利用无机发光二极管的显示装置中，随着温度上升，亮度可能下降而显示特性降低。
本发明的目的在于，提供能够抑制显示特性降低的显示装置及阵列基板。
用于解决技术问题的技术方案
本发明的一方面的显示装置具有：基板，具有第一面和与所述第一面相反一侧的第二面；多个像素，排列于所述基板的显示区域；无机发光元件，在所述基板的所述第一面一侧设置在多个所述像素各自中；阴极布线，在所述基板的所述第一面一侧设置在所述显示区域与所述基板的端部之间的周边区域，所述阴极布线与所述无机发光元件电连接；以及散热部，设置于所述基板的所述第二面，所述基板具有贯通孔，所述贯通孔在所述基板的周边区域连接所述第一面与所述第二面，在从与所述基板的所述第一面垂直的方向观察的俯视观察时，所述贯通孔与所述阴极布线重叠。
本发明的一方面的阵列基板在显示区域安装多个无机发光元件，所述阵列基板具有：基板，具有第一面和与所述第一面相反一侧的第二面；阴极布线，设置于所述显示区域与所述基板的端部之间的周边区域，所述阴极布线与所述无机发光元件电连接；以及散热部，设置于所述基板的所述第二面，所述基板具有贯通孔，所述贯通孔在所述基板的周边区域贯通所述第一面和所述第二面，在从与所述基板的所述第一面垂直的方向观察的俯视观察时，所述贯通孔与所述阴极布线重叠。
附图说明
图1是示出第一实施方式所涉及的显示装置的俯视图。
图2是示出多个像素的俯视图。
图3是示出显示装置的像素电路的构成例的电路图。
图4是图1的IV-IV'剖视图。
图5是示出无机发光元件的构成例的剖视图。
图6是示出无机发光元件的温度特性的图表。
图7是放大示出阴极布线的一部分的俯视图。
图8是图1的VIII-VIII'剖视图。
图9是示出像素电路的变形例的电路图。
图10是用于说明第一实施方式所涉及的显示装置的制造方法的说明图。
图11是示出第二实施方式所涉及的显示装置的剖视图。
图12是用于说明第二实施方式所涉及的显示装置的制造方法的说明图。
图13是示出第三实施方式所涉及的显示装置的剖视图。
图14是示出第三实施方式所涉及的无机发光元件的构成例的剖视图。
具体实施方式
参照附图对用于实施本发明的方式(实施方式)进行详细说明。本发明并不限于以下实施方式中记载的内容。另外，以下记载的构成要素中包括本领域技术人员容易设想的要素、实质上相同的要素。进而，以下记载的构成要素可以适当组合。需要注意的是，公开的只不过是一个例子而已，对本领域技术人员来说能够容易想到的在发明主旨内的适当变更当然也包含在本发明的范围之内。另外，附图为了使说明更加明确，有时与实际的方式相比，示意性示出各部分的宽度、厚度、形状等，这些不过是一个例子，并非用来限定本发明的解释。另外，在本说明书与各图中，对于与在已经出现过的附图中描述过的要素相同的要素，标注相同的符号，有时适当省略其详细的说明。
(第一实施方式)
图1是示出第一实施方式所涉及的显示装置的构成例的俯视图。如图1所示，显示装置1包括阵列基板2、像素Pix、驱动电路12、驱动IC(Integrated Circuit：集成电路)210、阴极布线60、传热部150和散热部160。阵列基板2是用于驱动各像素Pix的驱动电路基板，也称为背板或有源矩阵基板。
如图1所示，显示装置1具有显示区域AA和周边区域GA。显示区域AA是配置有多个像素Pix的区域，是显示图像的区域。周边区域GA是不与多个像素Pix重叠的区域，配置在显示区域AA的外侧。
多个像素Pix在显示区域AA中排列在第一方向Dx及第二方向Dy上。需要说明的是，第一方向Dx及第二方向Dy是与阵列基板2的基板10的第一面10a(参照图4)平行的方向。第一方向Dx与第二方向Dy正交。但是，第一方向Dx也可以不与第二方向Dy正交而是交叉。第三方向Dz是与第一方向Dx及第二方向Dy正交的方向。第三方向Dz例如与基板10的法线方向对应。以下，俯视观察表示从第三方向Dz观察时的位置关系。
阵列基板2具有基板10，基板10具有第一边10s1、第二边10s2、第三边10s3以及第四边10s4。在俯视观察时，第一边10s1和第二边10s2沿第一方向Dx延伸。第二边10s2在第二方向Dy上与第一边10s1相对。第三边10s3和第四边10s4沿第二方向Dy延伸。第四边10s4在第一方向Dx上与第三边10s3相对。
驱动电路12是基于来自驱动IC210的各种控制信号来驱动多条栅极线(第一栅极线GCL1及第二栅极线GCL2(参照图3))的电路。驱动电路12依次或同时选择多条栅极线，并向所选择的栅极线供给栅极驱动信号。由此，驱动电路12选择与栅极线连接的多个像素Pix。
驱动IC210是控制显示装置1的显示的电路。驱动IC210也可以作为COG(Chip OnGlass：玻璃上芯片)安装于基板10的周边区域GA。并不限于此，驱动IC210也可以作为COF(Chip On Film：覆晶薄膜)安装在与基板10的周边区域GA连接的柔性印刷基板或刚性基板之上。
阴极布线60设置在基板10的周边区域GA。阴极布线60包围显示区域AA的多个像素Pix及周边区域GA的驱动电路12而设置。换言之，阴极布线60配置在形成于基板10上的外围电路与基板10的外缘之间。多个无机发光元件100(参照图4)的阴极(阴极端子90p(参照图4))与公共的阴极布线60连接，被供给固定电位(例如接地电位)。更具体地，无机发光元件100的阴极端子90p(第二端子)经由TFT基板侧的阴极电极90e(第二电极)与阴极布线60连接。需要注意的是，阴极布线60并不限于沿基板10的三条边(第二边10s2、第三边10s3、第四边10s4)连续形成的一条布线，也可以在基板10上由在任意一边上具有狭缝的两条局部布线构成，只要是沿基板10的至少一条边配置的布线即可。
多个传热部150设置在周边区域GA。多个传热部150设置在周边区域GA中第三边10s3与显示区域AA之间的局部区域，另外，设置在第四边10s4与显示区域AA之间的局部区域。传热部150的数量为四个，但并不限于此，传热部150也可以为三个以下，还可以为五个以上。传热部150只要设置至少一个以上即可。另外，多个传热部150只要设置在周边区域GA中至少基板10的任意一边与显示区域AA之间的局部区域即可，例如，也可以设置在第二边10s2与显示区域AA之间的局部区域。
散热部160设置在基板10的第二面10b(参照图4)，在俯视观察时设置在与显示区域AA及周边区域GA重叠的区域。更具体地，散热部160在基板10的第二面10b上设置在与作为外围电路的驱动电路12在俯视观察时重叠的区域。另外，散热部160在基板10的第二面10b上设置在与驱动IC210在俯视观察时重叠的区域。图1所示的散热部160与多个像素Pix、驱动IC210及多条连接布线212重叠地设置在基板10的整个面上。但是，散热部160也可以是未设置于显示区域AA及周边区域GA的局部的情况。
图2是示出多个像素的俯视图。如图2所示，一个像素Pix包括多个像素49。例如，像素Pix具有第一像素49R、第二像素49G和第三像素49B。第一像素49R显示作为第一颜色的原色的红色。第二像素49G显示作为第二颜色的原色的绿色。第三像素49B显示作为第三颜色的原色的蓝色。如图2所示，在一个像素Pix中，第一像素49R和第三像素49B在第一方向Dx上排列。另外，第二像素49G和第三像素49B在第二方向Dy上排列。需要注意的是，第一颜色、第二颜色、第三颜色分别并不限于红色、绿色、蓝色，能够选择补色等任意的颜色。以下，在不需要分别区分第一像素49R、第二像素49G、第三像素49B的情况下，称为像素49。另外，配置在一个像素Pix中的像素49的数量并不限于三个，也可以是四个以上，也可以将四个以上的像素49分别对应不同的颜色。进而，像素49的排列并不限于此，第一像素49R、第二像素49G、第三像素49B也可以排列成在第一方向Dx及第二方向Dy中的任一个方向上排列。
像素49分别具有无机发光元件100。显示装置1通过在第一像素49R、第二像素49G及第三像素49B中按每个无机发光元件100射出不同的光来显示图像。无机发光元件100是在俯视观察时具有3μm以上且300μm以下左右大小的无机发光二极管(LED：Light EmittingDiode)芯片，称为微LED(micro LED)。在各像素中具备微LED(micro LED)的显示装置也称为微LED显示装置。需要指出，微LED的“微”并不限定无机发光元件100的大小。
图3是示出显示装置的像素电路的构成例的电路图。像素电路PIC是驱动无机发光元件100的驱动电路。如图3所示，像素电路PIC具有开关用的晶体管Tr1、电流切换用的晶体管Tr2、Tr4、驱动用的晶体管Tr3和无机发光元件100。晶体管Tr1至Tr4和后述的晶体管Tr5(参照图4)分别是薄膜晶体管(Thin Film Transistor：以下称为TFT)。
晶体管Tr1的栅极与第一栅极线GCL1连接，源极与信号线SGL连接，漏极与晶体管Tr3的栅极连接。晶体管Tr2的栅极与第一栅极线GCL1连接，源极与信号线SGL连接，漏极与晶体管Tr3的源极和晶体管Tr4的漏极连接。晶体管Tr3的栅极与晶体管Tr1的漏极连接，源极与晶体管Tr2、Tr4的各漏极连接，漏极与无机发光元件100的阳极连接。晶体管Tr 4的栅极与第二栅极线GCL2连接，源极与电源线LVDD连接，漏极与晶体管Tr2的漏极和晶体管Tr3的源极连接。
第一电容CS1的一端与晶体管Tr1的漏极和晶体管Tr3的栅极连接，另一端与晶体管Tr3的漏极和无机发光元件100的阳极连接。第二电容CS2的一端与电源线LVDD连接，另一端与无机发光元件100的阳极连接。为了抑制由晶体管Tr1的寄生电容和漏电流引起的栅极电压的变动，第一电容CS1及第二电容CS2被附加在像素电路PIC中。无机发光元件100的阴极与基准电位连接。作为基准电位，例示接地电位。
电源线LVDD与恒定电压源连接。电源线LVDD向晶体管Tr4的源极和第二电容CS2的一端供给直流的恒定电压Vdd。信号线SGL与恒流源连接。信号线SGL向晶体管Tr1、Tr2的各源极供给直流的恒定电流Idata。第一栅极线GCL1和第二栅极线GCL2与驱动电路(参照图1)连接。第一栅极线GCL1向晶体管Tr2的栅极供给电压Vgcl1作为选择信号。第二栅极线GCL2向晶体管Tr4的栅极供给电压Vgcl2作为选择信号。
当显示装置1将第一栅极线GCL1的电位设为高(High)，将第二栅极线GCL2的电位设为低(Low)时，晶体管Tr1、Tr2导通，晶体管Tr4截止。由此，从信号线SGL向无机发光元件100供给恒定电流Idata。当显示装置1将第一栅极线GCL1的电位设为低(Low)，将第二栅极线GCL2的电位设为高(High)时，晶体管Tr1、Tr2截止，晶体管Tr4导通。由此，从电源线LVDD向无机发光元件100供给恒定电压Vdd。
图4是图1的IV-IV'剖视图。如图4所示，显示装置1具备基板10、底涂层20和多个晶体管。基板10具有第一面10a和第一面10a的相反侧的第二面10b。基板10例如是玻璃基板、石英基板或者丙烯酸树脂、环氧树脂、聚酰亚胺树脂或者聚对苯二甲酸乙二醇酯(PET)树脂制的柔性基板。
底涂层20设置在基板10的第一面10a上。多个晶体管设置在底涂层20上。例如，在基板10的显示区域AA中，作为多个晶体管，分别设置有像素49中包括的晶体管Tr1、Tr2、Tr3、Tr4。在基板10的周边区域GA中，作为多个晶体管，设置有驱动电路12中包括的晶体管Tr5。
晶体管Tr1至Tr5例如是双面栅极结构的TFT。晶体管Tr1至Tr 5分别具有第一栅极电极21、第二栅极电极31、半导体层25、源极电极41s和漏极电极41d。第一栅极电极21设置在底涂层20上。绝缘膜24设置在底涂层20上，并覆盖第一栅极电极21。半导体层25设置在绝缘膜24上。绝缘膜29设置在半导体层25上。第二栅极电极31设置在绝缘膜29上。
绝缘膜24、29是无机绝缘膜，例如由氧化硅(SiO2)、氮化硅(SiN)等构成。在第三方向Dz上，第一栅极电极21与第二栅极电极31隔着绝缘膜24、半导体层25及绝缘膜29而相对。在绝缘膜24、29中，夹在第一栅极电极21与第二栅极电极31之间的部分作为栅极绝缘膜发挥功能。另外，在半导体层25中，夹在第一栅极电极21与第二栅极电极31之间的部分成为TFT的沟道27。在半导体层25中，与源极电极41s连接的部分是TFT的源极，与漏极电极41d连接的部分是TFT的漏极。
栅极线31a与晶体管Tr3的第二栅极电极31连接。在半导体层25与栅极线31a之间设置有绝缘膜29，在栅极线31a与半导体层25之间形成有第一电容CS1。
在本实施方式中，晶体管Tr1至Tr5并不限于双面栅极结构。晶体管Tr1至Tr5也可以是栅极电极仅由第一栅极电极21构成的底栅型。另外，晶体管Tr1至Tr5也可以是栅极电极仅由第二栅极电极31构成的顶栅型。另外，也可以没有底涂层20。
显示装置1具有设置在基板10的第一面10a上并覆盖多个晶体管Tr1至Tr5的绝缘膜35。源极电极41s设置在绝缘膜35上，并经由设置于绝缘膜35的贯通孔而与多个晶体管Tr1至Tr5的各源极连接。漏极电极41d设置在绝缘膜35上，并经由设置于绝缘膜35的贯通孔而与多个晶体管Tr1至Tr5的各漏极连接。在周边区域GA中，阴极布线60设置在绝缘膜35上。绝缘膜42覆盖源极电极41s、漏极电极41d及阴极布线60。绝缘膜35是无机绝缘膜，绝缘膜42是有机绝缘膜。
显示装置1具有源极连接布线43s、漏极连接布线43d、绝缘膜45、阳极电极50e(第一电极)、绝缘膜70、平坦化膜80和阴极电极90e。源极连接布线43s设置在绝缘膜42上，并经由设置于绝缘膜42的贯通孔而与源极电极41s连接。漏极连接布线43d设置在绝缘膜42上，并经由设置于绝缘膜42的贯通孔而与漏极电极41d连接。绝缘膜45设置在绝缘膜42上，覆盖源极连接布线43s和漏极连接布线43d。阳极电极50e设置在绝缘膜45上，并经由设置于绝缘膜45的贯通孔而与晶体管Tr3的漏极连接布线43d连接。无机发光元件100设置在阳极电极50e(第一电极)之上，阳极电极50e与无机发光元件100的阳极端子50p(第一端子)连接。
绝缘膜70设置在绝缘膜45上，并覆盖阳极电极50e的侧面。平坦化膜80设置在绝缘膜70上，并覆盖无机发光元件100的侧面。阴极电极90e设置在平坦化膜80上。绝缘膜70是无机绝缘膜，例如由氮化硅膜(SiN)构成。平坦化膜80是有机绝缘膜或无机有机混合绝缘膜(例如有机基(甲基或苯基)与Si-O主链结合的材料)。无机发光元件100的上表面(阴极端子90p)的至少一部分相对于平坦化膜80的上表面向第三方向Dz突出。阴极电极90e与无机发光元件100的阴极端子90p连接。
这里，对无机发光元件100的结构进行说明。图5是示出无机发光元件的构成例的剖视图。如图5所示，无机发光元件100具有p型包覆层101、设置在p型包覆层101上的活性层102、设置在活性层102上的n型包覆层103、p型电极层104和n型电极层105。p型电极层104包括阳极端子50p。p型电极层104位于阳极电极50e与p型包覆层101之间，与阳极电极50e和p型包覆层101相接。在p型电极层104之上依次层叠有p型包覆层101、活性层102、n型包覆层103、n型电极层105。
n型包覆层103、活性层102及p型包覆层101是发光层，例如使用氮化镓(GaN)、磷化铟铝(AlInP)等化合物半导体。n型电极层105是ITO等透光性的导电性材料。n型电极层105是无机发光元件100的阴极端子90p，与阴极电极90e电连接。另外，p型电极层104是无机发光元件100的阳极端子50p，具有Pt层和镀覆形成的厚膜Au层。厚膜Au层与阳极电极50e电连接。
无机发光元件100的侧面被平坦化膜80覆盖。平坦化膜80例如是SOG(Spin OnGlass：旋涂玻璃)膜。在平坦化膜80的上侧部分设置有凹部H11。n型包覆层103的上部从凹部H11突出。n型电极层105设置于凹部H11，与n型包覆层103和阴极电极90e相接。由此，能够隔着无机发光元件100在阳极电极50e与阴极电极90e之间流过电流。
图6是示出无机发光元件的温度特性的图表。图6的横轴表示无机发光元件100的温度，纵轴表示无机发光元件100的发光输出。如图6所示，无机发光元件100具有当温度变高时发光输出降低，发光动作变得不稳定的趋势。驱动电流从小到大的哪种类型的无机发光元件100都具有该趋势。
如图4所示，散热部160及保护膜162设置在基板10的第二面10b上。散热部160及保护膜162从显示区域AA直设置到周边区域GA，设置在无机发光元件100、多个晶体管Tr1、Tr3、Tr5的下侧。保护膜162覆盖散热部160而保护散热部160。保护膜162例如是无机绝缘膜。需要注意的是，显示装置1也可以是未设置有保护膜162的结构。
在显示装置1中，阵列基板2包括散热部160、保护膜162及从基板10到阳极电极50e的各层。阵列基板2不包括绝缘膜70、平坦化膜80、阴极电极90e及无机发光元件100。
另外，在周边区域GA中设置有贯通孔H1。贯通孔H1连接基板10的第一面10a与第二面10b，在俯视观察时与阴极布线60重叠。具体地，贯通孔H1贯通平坦化膜80、绝缘膜70、45、42、阴极布线60、绝缘膜35、29、24、底涂层20、基板10及散热部160。阴极电极90e从平坦化膜80的上表面沿贯通孔H1的内壁而设置，并与阴极布线60连接。另外，阴极电极90e在贯通孔H1的底部与保护膜162相接，并且与散热部160的开口160a的内侧面相接。需要注意的是，贯通孔H1也可以不贯通散热部160，阴极电极90e在贯通孔H1的底部与散热部160连接。
传热部150设置在贯通孔H1的内部，从平坦化膜80的上表面填充到基板10的第二面10b侧。贯通孔H1及传热部150在第三方向Dz上设置于基板1、阴极布线60及平坦化膜80。传热部150沿贯通孔H1的内壁而设置，与阴极电极90e相接，并在贯通孔H1的底部经由阴极电极90e而与散热部160连接。贯通孔H1与图1所示的传热部150对应地在周边区域GA设置有多个，在多个贯通孔H1中分别设置有传热部150。需要指出，传热部150也可以局部地填充贯通孔H1，并与阴极电极90e连接。
由此，显示装置1能够将无机发光元件100产生的热经由阴极电极90e及传热部150传递到散热部160。散热部160在俯视观察时具有比无机发光元件100大的面积，能够高效地将来自无机发光元件100的热散热。由此，显示装置1能够抑制无机发光元件100的温度上升，结果，能够抑制无机发光元件100的发光输出降低，稳定地进行发光动作。
传热部150及散热部160使用热导率为20(W·m-1·K-1)以上的导电材料。由此，无机发光元件100的热高效地传递到散热部160。作为传热部150及散热部160的材料，例如使用钛(Ti)、铝(Al)、钼(Mo)、钽(Ta)、钨(W)、铌(Nb)、铜(Cu)、碳纳米管、石墨、石墨烯或碳纳米芽(carbon nanobud)、银(Ag)、Ag合金。
Ti的热导率为22(W·m-1·K-1)。Al的热导率为236(W·m-1·K-1)。Mo的热导率为138(W·m-1·K-1)。Ta的热导率为58(W·m-1·K-1)。W的热导率为173(W·m-1·K-1)。Nb的热导率为54(W·m-1·K-1)。Cu的热导率为400(W·m-1·K-1)。碳纳米管的热导率为3000(W·m-1·K-1)。石墨的热导率为1500(W·m-1·K-1)。石墨烯的热导率为4000(W·m-1·K-1)。碳纳米芽的热导率为1700(W·m-1·K-1)。Ag的热导率为420(W·m-1·K-1)。
阳极电极50e及阴极电极90e与作为热源的无机发光元件100直接连接。阳极电极50e使用热导率比构成基板10的基板材料及配置在基板10上的绝缘材料高的导电材料。优选阳极电极50e使用至少一层以上热导率为20(W·m-1·K-1)以上的导电材料。由此，阳极电极50e能够使无机发光元件100发出的热高效地向远离无机发光元件100的位置传导。作为阳极电极50e的材料，使用Al或Al合金材料、Cu或Cu合金材料、或者碳系材料(石墨烯、石墨、碳纳米管、碳纳米芽)。
另外，阳极电极50e也可以是层叠结构。在这种情况下，优选热导率高的材料的膜厚比热导率低的材料的膜厚厚。作为阳极电极50e的层叠结构，使用Al/Mo、Al合金材料/Mo、Mo/Al/Mo、Mo/Al合金材料/Mo、Al/Ti、Al合金材料/Ti、Ti/Al/Ti、Ti/Al合金材料/Ti、导电性金属氧化物/Al、导电性金属氧化物/Al合金、Cu/Ti、Cu合金材料/Ti、Cu合金材料/Ta、导电性金属氧化物/Cu、导电性金属氧化物/Cu合金。
阴极电极90e使用热导率比绝缘材料高的导电材料。阴极电极90e由于覆盖无机发光元件100的上表面，因此需要具有透光性。作为具有透光性且热导率比绝缘材料高的导电材料，例示ITO。ITO的热导率为5(W·m-1·K-1)。即，传热部150及散热部160的热导率比阴极电极90e的热导率大。以下，将构成阳极电极50e及阴极电极90e的材料作为电极材料。
阵列基板2中包括的绝缘膜24、29、35、42、45的各材料(以下称为绝缘材料)的热导率比电极材料、传热部150及散热部160的热导率低。用作绝缘材料的SiO2的热导率为1.3(W·m-1·K-1)。SiN的热导率为1.4(W·m-1·K-1)。SiON的热导率为1.35(W·m-1·K-1)。丙烯酸树脂的热导率为0.23(W·m-1·K-1)。环氧树脂的热导率为0.21(W·m-1·K-1)。即，传热部150及散热部160的热导率比绝缘膜24、29、35、42、45的热导率大。
构成基板10的材料(以下称为基板材料)的热导率比电极材料的热导率低。作为基板材料，例示玻璃、石英、聚酰亚胺或者聚对苯二甲酸乙二醇酯(以下称为PolyEthyleneTerephthalate；以下称为PET)。玻璃的热导率为1.5(W·m-1·K-1)。石英的热导率为1.7(W·m-1·K-1)。聚酰亚胺的热导率为0.18(W·m-1·K-1)。PET的热导率为0.22(W·m-1·K-1)。即，传热部150及散热部160的热导率比基板10的热导率大。
图7是放大示出阴极布线的一部分的俯视图。阴极布线60具有第一部分61和第二部分62。第一部分61沿显示区域AA的外周而设置，并在与第一部分61的延伸方向交叉的方向上具有第一宽度W1。第二部分62设置在与贯通孔H1重叠的区域，并在与第一部分61的延伸方向交叉的方向上具有比第一宽度W1大的第二宽度W2。第二宽度W2比贯通孔H1的与第一部分61的延伸方向交叉的方向上的最大宽度、例如直径大。通过这样的结构，能够抑制阴极布线60发生断线，可靠地连接贯通孔H1和阴极布线60。另外，在贯通孔H1的内部，阴极电极90e能够与阴极布线60连接。
图8是图1的VIII-VIII'剖视图。如图1所示，在显示区域AA与第一边10s1之间的周边区域GA中设置有多条连接布线212。多条连接布线212分别与多条信号线SGL连接。由此，多条连接布线212连接驱动IC210与设置在显示区域AA中的像素Pix。如图8所示，驱动IC210经由端子213与连接布线212电连接。
如图8所示，散热部160隔着基板10与驱动IC210及多条连接布线212相对。在散热部160与多条连接布线212之间形成有电容CD。电容CD用作去耦电容器。由此，电容CD能够吸收电源电压的变动，使驱动IC210稳定地进行动作。另外，电容CD能够抑制在显示装置1中产生的电磁噪声泄漏到外部。
另外，本实施方式所涉及的像素电路的结构并不限于图3。图9是示出像素电路的变形例的电路图。如图9所示，像素电路PICA具有驱动晶体管Tr6、点亮开关Tr7、写入开关Tr8、发光控制开关Tr9、初始化开关Tr10和复位开关Tr11。
无机发光元件100的阴极(阴极端子90p)与电源线274连接。另外，无机发光元件100的阳极(阳极端子50p)经由驱动晶体管Tr6和点亮开关Tr7与电源线276连接。
从驱动电源向电源线276施加规定的高电位作为驱动电位VDD，从电源电路向电源线274施加规定的低电位作为基准电位VSS。
无机发光元件100因这些驱动电位VDD和基准电位VSS的电位差(VDD-VSS)被供给正向电流(驱动电流)而发光。也就是说，驱动电位VDD相对于基准电位VSS具有使无机发光元件100发光的电位差。电容291作为等效电路在阳极端子50p与阴极端子90p之间与无机发光元件100并联连接而构成。另外，在无机发光元件100的阳极端子50p与供给驱动电位VDD的电源线276之间设置有附加电容299。需要注意的是，电容291也可以与阳极端子50p和阴极端子90p以外的基准电位连接。
在本实施方式中，驱动晶体管Tr6、点亮开关Tr7及发光控制开关Tr9分别由n型TFT构成。驱动晶体管Tr6的源极电极与无机发光元件100的阳极端子50p连接，漏极电极与发光控制开关Tr9的源极电极连接。发光控制开关Tr9的栅极电极与发光控制线279连接。发光控制开关Tr9的漏极电极与点亮开关Tr7的源极电极连接。点亮开关Tr7的栅极电极与点亮控制线266连接。点亮开关Tr7的漏极电极与电源线276连接。复位开关Tr11的栅极电极与复位控制线270连接。写入开关Tr8的栅极电极与写入控制线268连接。初始化开关Tr10的栅极电极与初始化控制线314连接。
另外，驱动晶体管Tr6的漏极电极经由复位开关Tr11还与复位电源连接。在本变形例中，按每个像素行设置有复位线278和复位开关Tr11。各复位线278沿像素行延伸，经由该像素行的发光控制开关Tr9而与该像素行的驱动晶体管Tr6的漏极电极共同连接。即，构成像素行的多个像素49共用复位线278和复位开关Tr11。复位开关Tr11例如配置在像素行的端部，切换复位线278与复位电源之间的断接，也就是说切换将它们之间连接还是断开。在本变形例中，复位开关Tr11与驱动晶体管Tr6、点亮开关Tr7及发光控制开关Tr9相同地由n型TFT构成。
作为驱动晶体管Tr6的控制端子的栅极电极经由写入开关Tr8与影像信号线272连接，并经由初始化开关Tr10与初始化信号线310连接。在驱动晶体管Tr6的栅极电极与源极电极之间连接有保持电容298。在本实施方式中，写入开关Tr8及初始化开关Tr10与驱动晶体管Tr6、点亮开关Tr7及复位开关Tr11相同地由n型TFT构成。
需要注意的是，在本实施方式中，示出了驱动晶体管Tr6、点亮开关Tr7、复位开关Tr11、写入开关Tr8、发光控制开关Tr9及初始化开关Tr10由n型TFT构成的电路例，但并不限于此。例如，驱动晶体管Tr6、点亮开关Tr7、复位开关Tr11、写入开关Tr8、发光控制开关Tr9及初始化开关Tr10也可以是由p型TFT构成的电路。另外，也可以采用组合了p型TFT和n型TFT的电路结构。
在图9中，作为各种信号，示出了针对写入开关Tr8的写入控制信号SG、针对点亮开关Tr7的点亮控制信号BG、针对复位开关Tr11的复位控制信号RG、针对发光控制开关Tr9的发光控制信号CG以及针对初始化开关Tr10的初始化控制信号IG。
在本变形例中，从开头行(例如，在图1中的显示区域AA中位于最上部的像素行)起依次选择多个像素行，对所选择的像素行的像素49写入影像电压信号VSIG的电位Vsig(影像写入电位)，按每一帧的图像反复进行使无机发光元件100发光的动作。驱动电路在每一水平扫描期间，对影像信号线272施加影像电压信号VSIG的电位Vsig(影像写入电位)，对初始化信号线310施加初始化电压信号VINI的电位Vini(初始化电位)。
本变形例中的写入动作详细分为复位动作、偏移消除(offset canceling)动作、影像信号设置动作。复位动作是将电容291、保持电容298及附加电容299所保持的电压复位的动作。偏移消除动作是补偿驱动晶体管Tr6的阈值电压Vth的偏差的动作。影像信号设置动作是将影像电压信号VSIG的电位Vsig(影像写入电位)写入像素49的动作。
上述写入动作(复位动作、偏移消除动作、影像信号设置动作)及发光动作按每个像素行依次进行。例如以影像信号的一水平扫描期间为周期依次选择像素行，每个像素行的写入动作及发光动作以一帧周期反复进行。
各像素行的可发光期间设定在从上述影像信号设置动作结束起至下一帧图像的该像素行的写入动作开始的期间内。显示装置1在可发光期间中设置有使无机发光元件100以与写入各像素49中的影像电压信号VSIG的电位Vsig(影像写入电位)相应的强度发光的发光期间和强制停止向无机发光元件100供给的驱动电流的非发光期间。具体地，在发光期间中，通过将发光控制信号CG设为H电平，将发光控制开关Tr9导通，从而从驱动电源向无机发光元件100供给正向电流(驱动电流)，在非发光期间中，通过将发光控制信号CG设为L电平，使发光控制开关Tr9截止，从而将驱动电源与保持为导通状态的驱动晶体管Tr6之间切断，强制停止向无机发光元件100供给的正向电流(驱动电流)。
下面，对本实施方式的显示装置1的制造方法进行说明。图10是用于说明第一实施方式所涉及的显示装置的制造方法的说明图。需要注意的是，为了容易观察附图，图10省略示出阵列基板2的晶体管Tr1至Tr5、底涂层20、绝缘膜24、29、35、42、45、70。
如图10所示，在阵列基板2上安装无机发光元件100。此外，在基板10的第一面10a侧设置覆盖无机发光元件100的至少侧面的平坦化膜80(步骤ST1)。
接着，在基板10的第二面10b侧设置散热部160及保护膜162(步骤ST2)。散热部160及保护膜162通过溅射法、蒸镀法、等离子体CVD法等成膜。
接着，激光装置在与阴极布线60的第二部分62重叠的位置处从第一面10a侧照射激光L(步骤ST3)。在本实施方式中，激光L的焦点范围在基板10的厚度方向上被拉长。通过激光L的照射，在平坦化膜80、阴极布线60及绝缘膜35上形成贯通孔H2。此外，通过激光L的照射，在基板10上形成改性区域10L。改性区域10L仅局部地形成在基板10中激光L的焦点对准的部分。因此，改性区域10L以与激光L的焦点实质上相等的直径形成，并沿基板10的厚度方向(第三方向Dz)形成。
激光L例如使用飞秒激光。通过使用短脉冲宽度的飞秒激光作为激光L，从而抑制基板10的内部产生热。因此，能够抑制由于激光L的照射所引起的基板10产生微裂纹。
于是，对基板10进行蚀刻，形成贯通孔H1(步骤ST4)。基板10的改性区域10L的蚀刻速率比未形成有改性区域10L的部分大。由此，改性区域10L被选择性地除去，形成从基板10的第一面10a贯通第二面10b的贯通孔H1。通过该蚀刻，散热部160中与贯通孔H1重叠的部分也被除去，在贯通孔H1的底部露出保护膜162。于是，阴极电极90e覆盖平坦化膜80上表面、贯通孔H1的内壁及在贯通孔H1的底部露出的保护膜162而形成。
蚀刻并不特别限定，例如优选通过湿蚀刻进行。作为蚀刻液，例如可使用含有氟化氢的水溶液(氢氟酸)。
接着，在贯通孔H1内形成传热部150(步骤ST5)。传热部150例如可以使用包含上述导电材料的墨水通过喷墨印刷(分配法或静电分注法)等涂布形成。通过如上所述的制造方法制造显示装置1。
(第二实施方式)
图11是示出第二实施方式所涉及的显示装置的剖视图。需要注意的是，在以下的说明中，对在上述实施方式中说明过的构成要素标注相同的附图标记，并省略其说明。
在本实施方式的显示装置1A中，在平坦化膜80上设置有贯通孔H1。阴极电极90e沿平坦化膜80的上表面、贯通孔H1的内壁而设置，并在贯通孔H1的底部与阴极布线60的上表面连接。
在阴极布线60的下表面侧设置有贯通孔H3。贯通孔H3设置在阴极布线60与第二面10b之间。具体地，贯通孔H3贯通基板10、底涂层20、绝缘膜24、29、35而设置。在阴极布线60的下表面，在与贯通孔H3重叠的位置形成有凹部60a。
散热部160沿第二面10b及贯通孔H3的内壁而设置，并在贯通孔H3的底部与阴极布线60的凹部60a连接。另外，传热部152设置在贯通孔H3的内部，与设置在贯通孔H3的内壁的散热部160相接。保护膜162覆盖散热部160及传热部152。
在本实施方式中，显示装置1A也能够将无机发光元件100产生的热经由阴极电极90e、阴极布线60传递到传热部150及散热部160。
图12是用于说明第二实施方式所涉及的显示装置的制造方法的说明图。如图12所示，覆盖阵列基板2设置保护膜165(步骤ST11)。具体地，在图11所示的显示装置1A中，阵列基板2在基板10之上设置有多个像素电路(例如，晶体管Tr1至Tr5)、阴极布线60及阳极电极50e，未设置有绝缘膜70、无机发光元件100、阴极电极90e及贯通孔H1。保护膜165覆盖阳极电极50e及绝缘膜45而设置。
接着，激光装置在与阴极布线60的第二部分62重叠的位置处从第二面10b侧照射激光L(步骤ST12)。通过激光L的照射，在基板10上形成改性区域10L。在本实施方式中，由于从第二面10b侧照射激光L，因此在设置于第一面10a侧的绝缘膜35、阴极布线60及保护膜165上未形成贯通孔。
于是，对基板10进行蚀刻，形成贯通孔H3(步骤ST13)。基板10中的改性区域10L被选择性地除去，形成从基板10的第二面10b贯通第一面10a的贯通孔H3。通过该蚀刻，阴极布线60在贯通孔H3的底面露出，并在阴极布线60的下表面形成凹部60a(参照图11)。另外，在改性区域10L的蚀刻的同时，未形成贯通孔H3的部分的第二面10b也通过蚀刻而被薄型化。
接着，沿基板10的第二面10b及贯通孔H3的内壁形成散热部160(步骤ST14)。散热部160在贯通孔H3的底部与阴极布线60连接。此外，在贯通孔H3的内部形成传热部152，并覆盖散热部160及传热部152而形成保护膜162。
接着，除去设置在基板10的第一面10a侧的保护膜165(步骤ST15)。然后，在阵列基板2上安装无机发光元件100(步骤ST16)。覆盖无机发光元件100的侧面而形成平坦化膜80。通过蚀刻，在与阴极布线60重叠的位置处，在平坦化膜80上形成贯通孔H1，沿平坦化膜80的上表面及贯通孔H1的内壁形成阴极电极90e。由此，无机发光元件100的阴极端子90p与阴极布线60电连接。通过如上所述的制造方法制造显示装置1A。
本实施方式的制造方法能够分开进行基板10的第一面10a侧的工序和第二面10b侧的工序。因此，能够抑制由于贯通孔H3的蚀刻、激光L的照射所引起的无机发光元件100的损伤。
(第三实施方式)
图13是示出第三实施方式所涉及的显示装置的剖视图。图14是示出第三实施方式所涉及的无机发光元件的构成例的剖视图。在上述实施方式中说明了无机发光元件100是其下部(阳极端子50p)与阳极电极50e连接，其上部(阴极端子90p)与阴极电极90e连接的类型(以下称为面朝上型)。但是，无机发光元件100并不限于面朝上型。本实施方式所涉及的无机发光元件100A也可以是其下部与阳极电极和阴极电极双方连接的面朝下型。
如图13所示，本实施方式的显示装置1B具有面朝下型的无机发光元件100A。无机发光元件100A的下部与阳极电极50e和阴极电极90eA(参照图14)双方连接。阴极电极90eA设置在绝缘膜45上的远离阳极电极50e的位置。阴极电极90eA经由绝缘膜45之上的布线及设置在绝缘膜42、45、70上的贯通孔H1而与阴极布线60电连接。例如，阴极电极90eA由与阳极电极50e相同的材料构成。阴极电极90eA与阳极电极50e以相同的工序同时形成。另外，平坦化膜80覆盖无机发光元件100A的侧面及上表面而设置。
如图14所示，基板111由蓝宝石构成。n型包覆层113由n型的GaN构成。活性层114由InGaN构成。p型包覆层115由p型的GaN构成。p型电极116由钯(Pd)和金(Au)构成，具有在Pd上层叠有Au的层叠结构。n型电极117由铟(In)构成。
在无机发光元件100A中，p型包覆层115和n型包覆层113未直接接合，而是在其间导入有其它层(活性层114)。由此，能够使电子、空穴等载流子集中在活性层114中，能够高效地复合(发光)。为了高效化，也可以采用周期性地层叠由数个原子层构成的阱层和势垒层的多量子阱结构(MQW结构)作为活性层114。
本实施方式的显示装置1B能够使面朝下型的无机发光元件100A产生的热经由阴极电极90eA、阴极布线60向散热部160及传热部150释放。由此，显示装置1B能够抑制无机发光元件100A的温度上升，能够抑制伴随着温度上升的无机发光元件100A的光输出降低(亮度降低)。由此，显示装置1B能够抑制显示特性降低。
以上对本发明的优选实施方式进行了说明，但本发明并不限于这样的实施方式。实施方式中公开的内容只是一个例子而已，可在不脱离本发明主旨的范围内进行各种变更。关于在不脱离本发明主旨的范围内所进行的适当变更，当然都属于本发明的技术范围之内。在不脱离上述各实施方式及各变形例的主旨的范围内，能够进行构成要素的各种省略、置换及变更中的至少一种。
附图标记说明
1、1A、1B 显示装置
2 阵列基板
10 基板
20 底涂层
21 第一栅极电极
25 半导体层
31 第二栅极电极
41d漏极电极
41s 源极电极
43d 漏极连接布线
43s 源极连接布线
49 像素
49R 第一像素
49G 第二像素
49B 第三像素
50e 阳极电极
60 阴极布线
61 第一部分
62 第二部分
80 平坦化膜
90e、90eA 阴极电极
100、100A 无机发光元件
150、152 传热部
160 散热部
AA 显示区域
CS1 第一电容
CS2 第二电容
GA 周边区域

Claims (13)

1.一种显示装置，具有：
基板，具有第一面和与所述第一面相反一侧的第二面；
多个像素，排列于所述基板的显示区域；
无机发光元件，在所述基板的所述第一面一侧设置在多个所述像素各自中；
阴极布线，在所述基板的所述第一面一侧设置在所述显示区域与所述基板的端部之间的周边区域，所述阴极布线与所述无机发光元件电连接；以及
散热部，设置于所述基板的所述第二面，
所述基板具有贯通孔，所述贯通孔在所述基板的周边区域连接所述第一面与所述第二面，在从与所述基板的所述第一面垂直的方向观察的俯视观察时，所述贯通孔与所述阴极布线重叠。
2.根据权利要求1所述的显示装置，其中，所述显示装置具有：
平坦化膜，覆盖所述无机发光元件的至少侧面；以及
阴极电极，设置在所述平坦化膜之上，并与所述阴极布线连接，
所述散热部的热导率比所述阴极电极的热导率高。
3.根据权利要求2所述的显示装置，其中，
所述显示装置具有设置在所述贯通孔的内部的传热部。
4.根据权利要求3所述的显示装置，其中，
所述阴极电极沿所述贯通孔的内壁及底部而设置，
所述传热部在所述贯通孔的底部经由所述阴极电极而与所述散热部连接。
5.根据权利要求1或2所述的显示装置，其中，
所述贯通孔设置在所述阴极布线与所述第二面之间，
所述散热部沿所述第二面及所述贯通孔的内壁而设置，并在所述贯通孔的底部与所述阴极布线相接。
6.根据权利要求5所述的显示装置，其中，
所述阴极布线在与所述贯通孔重叠的部分设置有凹部。
7.根据权利要求1至5中任一项所述的显示装置，其中，
所述散热部设置在与所述显示区域及所述周边区域重叠的区域。
8.根据权利要求1至7中任一项所述的显示装置，其中，所述显示装置具有：
多个晶体管，设置在所述基板的所述第一面一侧；以及
多条连接布线，设置在所述周边区域，将多个所述晶体管与驱动IC电连接，
所述散热部隔着所述基板与所述驱动IC及多条所述连接布线相对。
9.根据权利要求1至8中任一项所述的显示装置，其中，所述显示装置具有：
多个所述贯通孔；以及
传热部，设置在多个贯通孔各自的内部。
10.根据权利要求1至9中任一项所述的显示装置，其中，
所述显示装置具有覆盖所述散热部的保护膜。
11.根据权利要求1至10中任一项所述的显示装置，其中，
所述阴极布线具有第一部分和第二部分，
所述第一部分沿所述显示区域的外周而设置，并在与所述第一部分的延伸方向交叉的方向上具有第一宽度，
所述第二部分设置在与所述贯通孔重叠的区域，并在与所述第一部分的延伸方向交叉的方向上具有比所述第一宽度大的第二宽度。
12.根据权利要求1至11中任一项所述的显示装置，其中，
所述散热部的热导率比所述基板的热导率高。
13.一种阵列基板，在所述阵列基板的显示区域安装多个无机发光元件，所述阵列基板具有：
基板，具有第一面和与所述第一面相反一侧的第二面；
阴极布线，设置于所述显示区域与所述基板的端部之间的周边区域，所述阴极布线与所述无机发光元件电连接；以及
散热部，设置于所述基板的所述第二面，
所述基板具有贯通孔，所述贯通孔在所述基板的周边区域贯通所述第一面和所述第二面，在从与所述基板的所述第一面垂直的方向观察的俯视观察时，所述贯通孔与所述阴极布线重叠。
CN201980044875.2A 2018-07-18 2019-07-01 显示装置及阵列基板 Active CN112384966B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-135040 2018-07-18
JP2018135040A JP7132779B2 (ja) 2018-07-18 2018-07-18 表示装置及びアレイ基板
PCT/JP2019/026109 WO2020017303A1 (ja) 2018-07-18 2019-07-01 表示装置及びアレイ基板

Publications (2)

Publication Number Publication Date
CN112384966A true CN112384966A (zh) 2021-02-19
CN112384966B CN112384966B (zh) 2023-03-28

Family

ID=69164687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980044875.2A Active CN112384966B (zh) 2018-07-18 2019-07-01 显示装置及阵列基板

Country Status (4)

Country Link
US (1) US11824150B2 (zh)
JP (1) JP7132779B2 (zh)
CN (1) CN112384966B (zh)
WO (1) WO2020017303A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6985983B2 (ja) * 2018-05-31 2021-12-22 株式会社ジャパンディスプレイ 表示装置
JP7479164B2 (ja) * 2020-02-27 2024-05-08 株式会社ジャパンディスプレイ 表示装置
WO2023286434A1 (ja) * 2021-07-12 2023-01-19 株式会社ジャパンディスプレイ 表示装置
WO2023233985A1 (ja) * 2022-06-03 2023-12-07 ソニーグループ株式会社 電子装置およびその製造方法、発光装置、表示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008074A (ja) * 2001-06-26 2003-01-10 Nichia Chem Ind Ltd 表面実装型発光装置及びその製造方法
CN101665955A (zh) * 2009-09-09 2010-03-10 河南中孚实业股份有限公司 垂直出电的铝电解槽阴极内衬结构及其砌筑方法
JP2011113989A (ja) * 2009-11-24 2011-06-09 Oki Data Corp 表示パネル及び投射型表示装置
JP2011134546A (ja) * 2009-12-24 2011-07-07 Casio Computer Co Ltd 発光装置及びこれを用いた電子機器、ならびに発光装置の製造方法
CN202172104U (zh) * 2011-07-01 2012-03-21 中国华能集团清洁能源技术研究院有限公司 一种熔融碳酸盐燃料电池双极板
CN103038703A (zh) * 2010-06-30 2013-04-10 松下液晶显示器株式会社 液晶显示装置
CN207037305U (zh) * 2016-07-29 2018-02-23 株式会社日本显示器 电子设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4027914B2 (ja) 2004-05-21 2007-12-26 株式会社半導体エネルギー研究所 照明装置及びそれを用いた機器
GB201413578D0 (en) 2014-07-31 2014-09-17 Infiniled Ltd A colour iled display on silicon
US10546796B2 (en) 2016-02-18 2020-01-28 Apple Inc. Backplane structure and process for microdriver and micro LED
TW201824220A (zh) 2016-09-30 2018-07-01 半導體能源硏究所股份有限公司 顯示面板、顯示裝置、輸入輸出裝置、資料處理裝置
CN106935608B (zh) * 2017-02-27 2019-10-25 深圳市华星光电技术有限公司 微发光二极管阵列基板及显示面板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008074A (ja) * 2001-06-26 2003-01-10 Nichia Chem Ind Ltd 表面実装型発光装置及びその製造方法
CN101665955A (zh) * 2009-09-09 2010-03-10 河南中孚实业股份有限公司 垂直出电的铝电解槽阴极内衬结构及其砌筑方法
JP2011113989A (ja) * 2009-11-24 2011-06-09 Oki Data Corp 表示パネル及び投射型表示装置
JP2011134546A (ja) * 2009-12-24 2011-07-07 Casio Computer Co Ltd 発光装置及びこれを用いた電子機器、ならびに発光装置の製造方法
CN103038703A (zh) * 2010-06-30 2013-04-10 松下液晶显示器株式会社 液晶显示装置
CN202172104U (zh) * 2011-07-01 2012-03-21 中国华能集团清洁能源技术研究院有限公司 一种熔融碳酸盐燃料电池双极板
CN207037305U (zh) * 2016-07-29 2018-02-23 株式会社日本显示器 电子设备

Also Published As

Publication number Publication date
US11824150B2 (en) 2023-11-21
JP7132779B2 (ja) 2022-09-07
US20210167266A1 (en) 2021-06-03
JP2020012972A (ja) 2020-01-23
CN112384966B (zh) 2023-03-28
WO2020017303A1 (ja) 2020-01-23

Similar Documents

Publication Publication Date Title
CN112384966B (zh) 显示装置及阵列基板
CN111223888B (zh) 显示装置和制造该显示装置的方法
JP7256622B2 (ja) 表示装置
JP6985983B2 (ja) 表示装置
US20210210474A1 (en) Display device and array substrate
US20220302096A1 (en) Display device
US11935881B2 (en) Display apparatus
TWI702584B (zh) 顯示裝置及陣列基板
CN112166466B (zh) 显示装置
US20230017957A1 (en) Display device
US11990457B2 (en) Display device and array substrate comprising a heat dissipation structure
US20240105902A1 (en) Display device
JP2012076330A (ja) プリンタヘッド
US20220149255A1 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant