CN112382645A - 基于1t1r结构的光电耦合钙钛矿忆阻器及交叉阵列集成结构 - Google Patents

基于1t1r结构的光电耦合钙钛矿忆阻器及交叉阵列集成结构 Download PDF

Info

Publication number
CN112382645A
CN112382645A CN202011075081.3A CN202011075081A CN112382645A CN 112382645 A CN112382645 A CN 112382645A CN 202011075081 A CN202011075081 A CN 202011075081A CN 112382645 A CN112382645 A CN 112382645A
Authority
CN
China
Prior art keywords
perovskite
layer
memristor
isolation layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011075081.3A
Other languages
English (en)
Inventor
王少熙
沙建
汪钰成
熊雨轩
李伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northwestern Polytechnical University
Original Assignee
Northwestern Polytechnical University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northwestern Polytechnical University filed Critical Northwestern Polytechnical University
Priority to CN202011075081.3A priority Critical patent/CN112382645A/zh
Publication of CN112382645A publication Critical patent/CN112382645A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/50Bistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30Coordination compounds

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种基于1T1R结构的光电耦合钙钛矿忆阻器及交叉阵列集成结构,该光电耦合钙钛矿忆阻器包括:形成有MOSFET结构的1T1R底座和位于1T1R底座上的RRAM结构,其中,RRAM结构包括底电极、钙钛矿层、顶电极、透光绝缘层和Ga2O3层,底电极位于1T1R底座上且与MOSFET结构的漏极电连接;钙钛矿层位于底电极上;顶电极位于钙钛矿层上;透光绝缘层位于钙钛矿层上且与顶电极相接触;Ga2O3层设置在透光绝缘层上。该光电耦合忆阻器不仅可以通过不同光信号改变自身阻值,实现信息的写入与存储,并通过施加负电脉冲实现信息的擦除,还可以作为单个忆阻器运用到人工神经网络的运算与非易失性状态逻辑运算当中。

Description

基于1T1R结构的光电耦合钙钛矿忆阻器及交叉阵列集成结构
技术领域
本发明属于半导体集成技术领域,具体涉及一种基于1T1R结构的光电耦合钙钛矿忆阻器及交叉阵列集成结构。
背景技术
人工智能作为引领未来的前沿性、战略性技术,是第四次科技革命的核心驱动力,也是加快新冠疫情后的产业复苏、催生新就业的有力武器。神经芯片的硬件优化设计,是实现强人工智能的一个重要的方向,而忆阻器是神经芯片的核心器件。
忆阻器是一个与磁通量
Figure BDA0002716455280000011
和电荷(q)相关的无源电路元件,其电阻满足
Figure BDA0002716455280000012
关系。简单地说,忆阻器的电阻值与外加电流和电压的历史数据相关,表现出具有记忆功能的非线性电阻特性。忆阻器的这种记忆特性使其成为除电阻、电容、电感之外的第四种基本电路元素,并且在模拟电路、存储器件、神经网络等众多领域具有广阔的应用前景。
基于1TIR(1Transistorand1RRAM Device,1晶体管1阻变存储器)结构的忆阻器是一种重要的新型半导体器件。1TIR结构的忆阻器是将MOSFET和忆阻器结合的器件,具有抑制crossbar(交叉开关矩阵)阵列的旁路电流的能力。混合MOSFET电路设计的CMOS忆阻器是一种常用集成电路设计,目前被广泛应用在新型存储,人工神经网络加速器和存算一体结构的处理器中。
钙钛矿作为一种光电半导体材料,拥有直接带隙、高发光量子效率、发光谱线窄、制备成本低、以及带宽从蓝光到近红外区域连续可调等优良特性。以钙钛矿为忆阻材料所获得的忆阻器具有高HRS(high resistance state,高阻态)/LRS(Low resistancesstate,低组态)比、高重复性、高非易失性等优势。不仅如此,由于钙钛矿是优秀的光电材料,意味着钙钛矿忆阻器同时响应光信号和电信号激励,可以给忆阻器件开拓新的光-电耦合应用领域。
因此,制备一种可以通过不同光电信号实现信息的写入存储并可以通过电信号进行擦除的忆阻器集成器件成为目前亟待解决的问题。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种基于1T1R结构的光电耦合钙钛矿忆阻器及交叉阵列集成结构。本发明要解决的技术问题通过以下技术方案实现:
本发明实施例提供了一种基于1T1R结构的光电耦合钙钛矿忆阻器,包括:形成有MOSFET结构的1T1R底座和位于所述1T1R底座上的RRAM结构,其中,所述RRAM结构包括底电极、钙钛矿层、顶电极、透光绝缘层和Ga2O3层,
所述底电极位于所述1T1R底座上且与所述MOSFET结构的漏极电连接;
所述钙钛矿层位于所述底电极上;
所述顶电极位于所述钙钛矿层上;
所述透光绝缘层位于所述钙钛矿层上且与所述顶电极相接触;
所述Ga2O3层位于所述透光绝缘层上。
在本发明的一个实施例中,所述1T1R底座的宽度为0.5~2μm,长度为4~8μm。
在本发明的一个实施例中,所述底电极的宽度为7nm~1μm,长度为7nm~3μm,厚度为100nm-200nm;所述钙钛矿层的宽度为7nm~1μm,长度为7nm~3μm,厚度为200nm-600nm;所述顶电极的宽度为7nm~1μm,长度为7nm~1.5μm,厚度为100nm-200nm;所述透光绝缘层的宽度为7nm~1μm,长度为7nm~1.5μm,厚度为100nm-200nm;所述Ga2O3层的宽度为7nm~1μm,长度为7nm~1.5μm,厚度为100nm-200nm。
在本发明的一个实施例中,所述透光绝缘层的材料包括Al2O3、HfO2、PMMA、ZrO2、PMMA、MgF2中的一种或多种。
在本发明的一个实施例中,所述1T1R底座包括所述MOSFET结构和第一隔离层,其中,所述第一隔离层覆盖在所述MOSFET结构上,且所述底电极位于所述第一隔离层上。
在本发明的一个实施例中,还包括第二隔离层,
所述第二隔离层覆盖在所述1T1R底座上和所述RRAM结构上。
在本发明的一个实施例中,所述MOSFET结构包括衬底、所述漏极、栅极和源极,其中,
所述漏极位于所述衬底中;
所述源极位于所述衬底中,且与所述漏极相距一定距离;
所述栅极位于所述衬底上,一侧覆盖所述漏极的一部分,另一侧覆盖所述源极的一部分。
在本发明的一个实施例中,还包括至少一个第一过孔、至少一个第二过孔、至少一个第三过孔和至少一个第四过孔,其中,
所述第一过孔贯穿所述第一隔离层,且一端部与所述漏极连接,另一端部与所述底电极连接;
所述第二过孔设置在所述第二隔离层中,且所述第二过孔的端部与所述顶电极连接;
所述第三过孔贯穿所述第二隔离层和所述第一隔离层,且所述第三过孔的端部与所述栅极连接;
所述第四过孔贯穿所述第二隔离层和所述第一隔离层,且所述第四过孔的端部与所述源极连接。
在本发明的一个实施例中,还包括第一金属线、第二金属线和第三金属线,其中,
所述第一金属线、所述第二金属线、所述第三金属线均位于所述第二隔离层上;
所述第一金属线位于所述第二过孔的端部上,以与所述顶电极建立电连接;
所述第二金属线位于所述第三过孔的端部上,以与所述栅极建立电连接;
所述第三金属线位于所述第四过孔的端部上,以与所述源极建立电连接。
本发明的另一个实施例提供了一种基于1T1R结构的光电耦合钙钛矿忆阻器的交叉阵列集成结构包括:至少四个如上述实施例所述的基于1T1R结构的光电耦合钙钛矿忆阻器,其中,
至少四个所述光电耦合钙钛矿忆阻器排列成交叉阵列结构;
每行或每列的MOSFET结构中的栅极相连以作为交叉阵列结构的可控开关,每行或每列的MOSFET结构中的源极相连以作为所述交叉阵列结构的位线,每列或每行的RRAM结构中的顶电极相连,以作为所述交叉阵列结构的字线;
所述可控开关与所述位线相互平行,所述位线与所述字线相互垂直。
与现有技术相比,本发明的有益效果:
1、本发明的光电耦合钙钛矿忆阻器采用钙钛矿层和Ga2O3层,Ga2O3光电灵敏度高、透明性和导电性性能好,在紫外线的照射下,Ga2O3产生光生载流子,透光绝缘层与Ga2O3层有较高的势垒,可减少来自Ga2O3层流入钙钛矿层的载流子,使忆阻器从关态变为开态;当照射可见光时,钙钛矿层会出现大量光生载流子,使忆阻器件的阻值降低至低阻态且忆阻器件具有非易失性,可用于保存数据;当在顶电极施加定量的负电压,可以使器件恢复关态,从而擦除数据;因此,该光电耦合忆阻器不仅可以通过不同光信号改变自身阻值,实现信息的写入与存储,并通过施加负电脉冲实现信息的擦除,还可以作为单个忆阻器运用到人工神经网络的运算与非易失性状态逻辑运算当中。
2、本发明的光电耦合钙钛矿忆阻器通过RRAM结构的底电极和MOSFET结构的漏极连接,利用晶体管实现对忆阻器的选通,避免了因漏电流而造成的串扰现象并可以提供较大的编程电流,加快了编程速度。
3、本发明的交叉阵列集成结构中,储存单元由相互垂直的字线和位线确定大致位置,再通过MOSFET结构作为单元的开关器件确定具体单元进行操作,可以在控制电流大小的同时保证器件存储部分在低阻态下也可以稳定工作。
附图说明
图1为本发明实施例提供的一种基于1T1R结构的光电耦合钙钛矿忆阻器的结构示意图;
图2为本发明实施例提供的一种基于1T1R结构的光电耦合钙钛矿忆阻器的制备方法流程示意图;
图3a-图3f为本发明实施例提供的一种基于1T1R结构的光电耦合钙钛矿忆阻器的制备过程示意图;
图4为本发明实施例提供的一种基于1T1R结构的光电耦合钙钛矿忆阻器的交叉阵列集成结构的电路示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
请参见图1,图1为本发明实施例提供的一种基于1T1R结构的光电耦合钙钛矿忆阻器的结构示意图。该光电耦合钙钛矿忆阻器包括形成有MOSFET结构130的1T1R底座和RRAM结构140,其中,RRAM结构140生长在1T1R底座上,与MOSFET结构130之间进行电连接。
在一个具体实施例中,1T1R底座包括MOSFET结构130和第一隔离层121,第一隔离层121覆盖在MOSFET结构130上。
MOSFET结构130为基于1晶体管1阻变式存储器(1Transistorand 1RRAM Device,简称ITIR)结构形成的。本实施例中MOSFET结构130可以包括衬底110、漏极131、栅极132和源极133。
其中,衬底110可以采用具有一定掺杂比例、反向导电能力有限的硅片。在衬底110上形成有两个刻蚀凹槽且两个刻蚀凹槽之间互不接触,漏极131和源极133分别位于两个刻蚀凹槽中,从而使得漏极131和源极133在结构上不直接接触,相距有一定距离。具体地,漏极131和源极133的材料可以相同,也可以不相同。栅极132位于漏极131和源极133中间位置的衬底110的上表面,其一端覆盖漏极131的一部分,另一端覆盖源极133的一部分。MOSFET结构130的漏极131、栅极132和源极133共同构成MOSFET的三级体系,形成稳定的基于1T1R结构的MOSFET结构基础。
需要说明的是,MOSFET结构130需满足的条件为包括源极、漏极和栅极,其并不限于上述结构,也可以采用现有技术中的任一种MOSFET。
具体地,MOSFET结构130即1T1R底座的宽度可以为0.5~2μm,长度可以为4~8μm;优选地,1T1R底座的宽度为1μm,长度为6μm。
进一步地,第一隔离层121覆盖在MOSFET结构130中的衬底110和栅极132上,在第一隔离层121的表面的一部分为预留区域,该预留区域下是第一隔离层121以及第一隔离层121之下的衬底110,MOSFET结构130中的源极133形成在该预留区域外的衬底110中,栅极132形成在该预留区域外的第一隔离层121上,而RRAM结构140形成在第一隔离层121的预留区域上。
在一个具体实施例中,RRAM结构140包括底电极141、钙钛矿层142、顶电极143、透光绝缘层144和Ga2O3层145。
其中,底电极141位于1T1R底座上且与MOSFET结构130的漏极131进行电连接。钙钛矿层142位于底电极141上;钙钛矿层142的电导在不同条件下有着不同的结果,作为RRAM结构140中起到电路变化作用的区域。顶电极143位于钙钛矿层142上。透光绝缘层144位于钙钛矿层142上且与顶电极143相接触。Ga2O3层145设置在透光绝缘层144上。
进一步地,RRAM结构140中的底电极141位于第一隔离层121的预留区域上,在预留区域表面向上延伸,并且通过该预留区域的过孔与MOSFET结构130的漏极131建立电连接。
本实施例中,顶电极143形成于钙钛矿层142上,可以配合Ga2O3层145、透光绝缘层144和钙钛矿层142在不同光照条件下发生电阻变化,另外电信号也通过顶电极143施加到钙钛矿层142。
具体地,底电极141的宽度为7nm~1μm,长度为7nm~3μm,厚度为100nm-200nm;钙钛矿层142的宽度为7nm~1μm,长度为7nm~3μm,厚度为200nm-600nm;顶电极143的宽度为7nm~1μm,长度为7nm~1.5μm,厚度为100nm-200nm;透光绝缘层144的宽度为7nm~1μm,长度为7nm~1.5μm,厚度为100nm-200nm;Ga2O3层145的宽度为7nm~1μm,长度为7nm~1.5μm,厚度为100nm-200nm。优选地,底电极141的宽度为1μm,长度为2μm;钙钛矿层142的宽度为1μm,长度为2μm;顶电极143的宽度为1μm,长度为1μm;透光绝缘层144的宽度为1μm,长度为1μm;Ga2O3层145的宽度为1μm,长度为0.5μm。
本实施例中,长度是指图1中沿x方向上的距离,宽度是指图1中沿y方向上的距离。
本实施例中,MOSFET结构130和RRAM结构140尺寸可以非常小,使得尺寸修改空间较大,有利于对忆阻器进行相应的尺寸修改,以提高了忆阻器集成水平。
具体地,钙钛矿层142的材料包括CH3NH3PbI3、CH3NH3PbCl3、CH3NH3SnI3中的一种或多种。透光绝缘层144的材料包括Al2O3、HfO2、PMMA、ZrO2、PMMA、MgF2中的一种或多种。底电极141的材料包括铂、金、钨等惰性材料中的任意一种或多种;顶电极143的材料包括铜、银等活性材料的任意一种或多种。
该光电耦合钙钛矿忆阻器还包括第二隔离层122。其中,第二隔离层122覆盖第一隔离层121上,并且将RRAM结构140完全覆盖住。第一隔离层121和第二隔离层122起绝缘作用,隔离不同层的材料,避免不同层之间的材料接触而产生器件短路。
具体地,第一隔离层121和第二隔离层122的材料可以采用透明特性的二氧化硅玻璃,但是本实施例并不限于此。
在一个具体实施例中,该光电耦合钙钛矿忆阻器还包括至少一个第一过孔K100、至少一个第二过孔K200、至少一个第三过孔K300、至少一个第四过孔K400、第一金属线X100、第二金属线X200和第三金属线X300。
其中,第一金属线X100、第二金属线X200、第三金属线X300均位于第二隔离层122上。
第一过孔K100的数量可以为一个,也可以为多个。第一过孔K100贯穿第一隔离层121,位于第一隔离层121的预留区域位置下,其一端连接RRAM结构140的底电极141,另一端连接MOSFET结构130的漏极131,从而建立漏极131和底电极141的电连接。
第二过孔K200的数量可以为一个,也可以为多个。第二过孔K200设置在第二隔离层122中,其一端对应RRAM结构140的主要部件,连接RRAM结构140的顶电极143,另一端连接第一金属线X100,从而建立顶电极143和第一金属线X100的电连接。具体地,第一金属线X100用于作为引出电极或引出导线将RRAM结构140和其他电连接结构电连接,其可以作为交叉阵列集成结构的连线。
第三过孔K300的数量可以为一个,也可以为多个。第三过孔K300贯穿第二隔离层122并且贯穿第一隔离层121,其一端连接第二金属线X200,另一端连接MOSFET结构130的栅极132,从而建立栅极132和第二金属线X200的电连接。具体地,第二金属线X200作为引出导线将栅极132引出并与其他电连接部分建立电连接。
第四过孔K400的数量可以为一个,也可以为多个。第四过孔K400贯穿第二隔离层122和第一隔离层121,其一端连接第三金属线X300,另一端连接MOSFET结构130的源极133,从而建立源极133和第三金属线X300的电连接。具体地,第三金属线X300作为引出导线将源极133引出并与其他电连接部分建立电连接。
本实施例中,第一金属线X100、第二金属线X200、第三金属线X300位于第二隔离层122上,而RRAM结构140位于第一隔离层121上,金属线X100、X200、X300与RRAM结构140位于不同的表面。在其他实施例中,金属线X100、X200、X300与RRAM结构140也可以位于相同的表面,本实施例不作进一步限制,具体可以根据相应的半导体集成技术进行设置。优选地,金属线X100、X200、X300与RRAM结构140位于不同的表面,以利用对忆阻器进行集成并与其他电路部分进行电连接。
进一步地,在第一过孔K100、第二过孔K200、第三过孔K300和第四过孔K400中填充有导电材料,导电材料包括钨、金、银、铂、铜、钨合金、金合金、银合金、铂合金、铜合金中的一种或多种。
在上述光电耦合钙钛矿忆阻器的基础上,请参见图2和图3a-图3f,图2为本发明实施例提供的一种基于1T1R结构的光电耦合钙钛矿忆阻器的制备方法流程示意图,图3a-图3f为本发明实施例提供的一种基于1T1R结构的光电耦合钙钛矿忆阻器的制备过程示意图。
该制备方法包括步骤:
S1、形成包括MOSFET结构130的1T1R底座。请参见图3a。
以衬底110为硅片为例,在衬底110硅片上制备MOSFET结构130,形成1T1R底座,使得1T1R底座包括MOSFET结构130和第一隔离层121,第一隔离层121覆盖在MOSFET结构130上;MOSFET结构130包括衬底110、漏极131、栅极132和源极133。关于MOSFET结构130和第一隔离层121的位置关系请参见上述实施例,此处不再赘述。
进一步地,第一隔离层121的表面的一部分为预留区域以形成RRAM结构140,该预留区域对应于漏极131所在的区域。
进一步地,在第一隔离层121中形成第一过孔K100并在第一过孔K100中填充导电材料,同时在第一隔离层121中形成第三过孔K300的第一部分、第四过孔K400的第一部分,使得第一过孔K100的一端与漏极131连接,第三过孔K300第一部分的一端与栅极132连接,第四过孔K400第一部分的一端与源极133连接。
S2、在1T1R底座上形成RRAM结构140,使得RRAM结构140与MOSFET结构130的漏极131建立电连接,请参见图3b和图3c。
首先,采用离子束溅射/磁控溅射方法在1T1R底座上生长100nm~200nm厚的底电极薄膜,然后用干法刻蚀/湿法刻蚀技术对底电极薄膜进行刻蚀,在第一隔离层121的预留区域形成底电极141,使得底电极141位于第一过孔K100的另一端以与漏极131建立电连接。
然后,采用离子束溅射/磁控溅射方法在底电极141上继续生长200nm~600nm厚的钙钛矿层薄膜,并用干法刻蚀/湿法刻蚀刻技术对钙钛矿层薄膜进行刻蚀,形成钙钛矿层142,钙钛矿层142为RRAM结构140的阻变层。
接着,采用离子束溅射/磁控溅射方法在钙钛矿层142生长100nm~200nm厚的顶电极薄膜,并用干法刻蚀/湿法刻蚀刻技术对顶电极薄膜进行刻蚀,形成顶电极143,使得顶电极143位于钙钛矿层142表面的一侧。
之后,采用离子束溅射/磁控溅射方法在钙钛矿层142表面生长100nm~200nm厚度的绝缘透光层薄膜,并用干法刻蚀/湿法刻蚀刻技术刻蚀绝缘透光层薄膜,形成绝缘透光层144,使得绝缘透光层144位于钙钛矿层142表面的另一侧且与顶电极143相接触;例如,顶电极143位于钙钛矿层142表面的左侧,则绝缘透光层144位于钙钛矿层142表面的左侧且与顶电极143接触。
最后,采用离子束溅射/磁控溅射方法在绝缘透光层144生长100nm~200nm厚度的本征Ga2O3层薄膜,并用干法刻蚀/湿法刻蚀刻技术刻蚀成本征Ga2O3层薄膜,形成Ga2O3层145,从而形成位于第一隔离层121的预留区域的RRAM结构140。
S3、在器件表面形成第二隔离层122,并在第二隔离层122中形成第二过孔K200、第三过孔K300、第四过孔K400。
首先,在形成有RRAM结构140的器件表面继续生长第二隔离层122,使得第二隔离层122覆盖第一隔离层121和RRAM结构140,请参见图3d。
然后,对第二隔离层122进行刻蚀,形成第二过孔K200、第三过孔K300的第二部分、第四过孔K400的第二部分,使得第二过孔K200的一端连接顶电极143,第三过孔K300第二部分与其第一部分相连以形成第三过孔K300,第四过孔K400第二部分与其第一部分相连以形成第四过孔K400。
最后,在第二过孔K200、第三过孔K300、第四过孔K400中填充导电材料,以使各个过孔将相应的电极引出。
S4、在第二隔离层122上制备第一金属线X100、第二金属线X200和第三金属线X300。
具体地,在第二隔离层122的表面制备第一金属线X100、第二金属线X200和第三金属线X300,使得第一金属线X100位于第二过孔K200的端部,第二金属线X200位于第三过孔K300的端部,第三金属线X300位于第四过孔K400的端部,从而实现顶电极143和第一金属线X100的电连接、栅极132和第二金属线X200的电连接、源极133和第三金属线X300的电连接。
本实施例的光电耦合钙钛矿忆阻器采用钙钛矿层和Ga2O3层,Ga2O3光电灵敏度高、透明性和导电性性能好,在紫外线的照射下,Ga2O3产生光生载流子,透光绝缘层与Ga2O3层有较高的势垒,可减少来自Ga2O3层流入钙钛矿层的载流子,使忆阻器从关态变为开态;当照射可见光时,钙钛矿层会出现大量光生载流子,使忆阻器件的阻值降低至低阻态且忆阻器件具有非易失性,可用于保存数据;当在顶电极施加定量的负电压,可以使器件恢复关态,从而擦除数据;因此,该光电耦合忆阻器不仅可以通过不同光信号改变自身阻值,实现信息的写入与存储,并通过施加负电脉冲实现信息的擦除,还可以作为单个忆阻器运用到人工神经网络的运算与非易失性状态逻辑运算当中,从而丰富器件特性并拓宽器件的调控方法和应用领域。
本实施例的光电耦合钙钛矿忆阻器通过RRAM结构和MOSFET结构的漏极连接,利用晶体管实现对忆阻器的选通,避免了因漏电流而造成的串扰现象并可以提供较大的编程电流,加快了编程速度。
实施例二
在实施例一的基础上,请参见图4,图4为本发明实施例提供的一种基于1T1R结构的光电耦合钙钛矿忆阻器的交叉阵列集成结构的电路示意图。
该交叉阵列集成结构包括至少四个如实施例一所述的基于1T1R结构的光电耦合钙钛矿忆阻器。其中,每行或每列的MOSFET结构130中的栅极相连以作为交叉阵列集成结构的可控开关,每行或每列的MOSFET结构130中的源极相连以作为交叉阵列集成结构的位线,每列或每行的RRAM结构140中的顶电极相连,以作为交叉阵列集成结构的字线;可控开关与位线相互平行,位线与字线相互垂直。
具体地,在该交叉阵列结构中,可以在RAAM结构140中的Ga2O3层145上施加不同的光照条件来实现多级信息的写入,实现基于1T1R结构可多级存储的光电耦合钙钛矿忆阻器交叉阵列,从而有效地避免了电写入操作对器件的接触破坏性和较大功耗问题并且提高阵列的存储容量。
可以理解的是,由于MOSFET结构130的栅极由第二金属线X200引出,源极由第三金属线X300引出,RRAM结构140的顶电极由第一金属线X100引出,因此,在图4中,每一行或每一列的第二金属线X200连接在一起作为可控开关,每一行或每一列的第三金属线X300连接在一起作为位线,每一列或每一行的第一金属线X100连接在一起作为字线。
在一个具体实施例中,将每行的第二金属线X200连接,每行的第三金属线X300连接,每列的第一金属线X100连接,从而使得可控开关与位线相互平行,位线与字线相互垂直。本实施例的可控开关、位线、字线的连接并不限于上述连接方式,只要满足可控开关与位线相互平行且位线与字线相互垂直的条件即可。
需要说明的是,本实施例排列成交叉阵列结构的光电耦合钙钛矿忆阻不限于四个,可按照该结构扩展形成更大的交叉阵列集成结构。
本实施例的交叉阵列集成结构可通过在不同的字线和位线输入特定的电压以确定与两条线相连的两个RRAM结构,并且通过与两个RRAM结构相连的可控开关的电信号确定预备写入或擦除操作的RRAM结构,进而实现通过不同光电信号实现信息的多级写入存储并通过电信号进行擦除的功能。
本实施例的交叉阵列集成结构中,储存单元由相互垂直的字线和位线确定大概位置,再通过MOSFET作为单元的开关器件确定具体单元进行写入或擦除操作,可以在控制电流大小的同时保证器件存储部分在低阻态下也可以稳定工作,从而有效地避免了较大功耗问题。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (10)

1.一种基于1T1R结构的光电耦合钙钛矿忆阻器,其特征在于,包括:形成有MOSFET结构(130)的1T1R底座和位于所述1T1R底座上的RRAM结构(140),其中,所述RRAM结构(140)包括底电极(141)、钙钛矿层(142)、顶电极(143)、透光绝缘层(144)和Ga2O3层(145),
所述底电极(141)位于所述1T1R底座上且与所述MOSFET结构(130)的漏极(131)电连接;
所述钙钛矿层(142)位于所述底电极(141)上;
所述顶电极(143)位于所述钙钛矿层(142)上;
所述透光绝缘层(144)位于所述钙钛矿层(142)上且与所述顶电极(143)相接触;
所述Ga2O3层(145)位于所述透光绝缘层(144)上。
2.如权利要求1所述的基于1T1R结构的光电耦合钙钛矿忆阻器,其特征在于,所述1T1R底座的宽度为0.5~2μm,长度为4~8μm。
3.如权利要求1所述的基于1T1R结构的光电耦合钙钛矿忆阻器,其特征在于,所述底电极(141)的宽度为7nm~1μm,长度为7nm~3μm,厚度为100nm-200nm;所述钙钛矿层(142)的宽度为7nm~1μm,长度为7nm~3μm,厚度为200nm-600nm;所述顶电极(143)的宽度为7nm~1μm,长度为7nm~1.5μm,厚度为100nm-200nm;所述透光绝缘层(144)的宽度为7nm~1μm,长度为7nm~1.5μm,厚度为100nm-200nm;所述Ga2O3层(145)的宽度为7nm~1μm,长度为7nm~1.5μm,厚度为100nm-200nm。
4.如权利要求1所述的基于1T1R结构的光电耦合钙钛矿忆阻器,其特征在于,所述透光绝缘层(144)的材料包括Al2O3、HfO2、PMMA、ZrO2、PMMA、MgF2中的一种或多种。
5.如权利要求1所述的基于1T1R结构的光电耦合钙钛矿忆阻器,其特征在于,所述1T1R底座包括所述MOSFET结构(130)和第一隔离层(121),其中,所述第一隔离层(121)覆盖在所述MOSFET结构(130)上,且所述底电极(141)位于所述第一隔离层(121)上。
6.如权利要求1所述的基于1T1R结构的光电耦合钙钛矿忆阻器,其特征在于,还包括第二隔离层(122),
所述第二隔离层(122)覆盖在所述1T1R底座上和所述RRAM结构(140)上。
7.如权利要求1所述的基于1T1R结构的光电耦合钙钛矿忆阻器,其特征在于,所述MOSFET结构(130)包括衬底(110)、所述漏极(131)、栅极(132)和源极(133),其中,
所述漏极(131)位于所述衬底(110)中;
所述源极(133)位于所述衬底(110)中,且与所述漏极(131)相距一定距离;
所述栅极(132)位于所述衬底(110)上,一侧覆盖所述漏极(131)的一部分,另一侧覆盖所述源极(133)的一部分。
8.如权利要求7所述的基于1T1R结构的光电耦合钙钛矿忆阻器,其特征在于,还包括至少一个第一过孔(K100)、至少一个第二过孔(K200)、至少一个第三过孔(K300)和至少一个第四过孔(K400),其中,
所述第一过孔(K100)贯穿所述第一隔离层(121),且一端部与所述漏极(131)连接,另一端部与所述底电极(141)连接;
所述第二过孔(K200)设置在所述第二隔离层(122)中,且所述第二过孔(K200)的端部与所述顶电极(143)连接;
所述第三过孔(K300)贯穿所述第二隔离层(122)和所述第一隔离层(121),且所述第三过孔(K300)的端部与所述栅极(132)连接;
所述第四过孔(K400)贯穿所述第二隔离层(122)和所述第一隔离层(121),且所述第四过孔(K400)的端部与所述源极(133)连接。
9.如权利要求8所述的基于1T1R结构的光电耦合钙钛矿忆阻器,其特征在于,还包括第一金属线(X100)、第二金属线(X200)和第三金属线(X300),其中,
所述第一金属线(X100)、所述第二金属线(X200)、所述第三金属线(X300)均位于所述第二隔离层(122)上;
所述第一金属线(X100)位于所述第二过孔(K200)的端部上,以与所述顶电极(143)建立电连接;
所述第二金属线(X200)位于所述第三过孔(K300)的端部上,以与所述栅极(132)建立电连接;
所述第三金属线(X300)位于所述第四过孔(K400)的端部上,以与所述源极(133)建立电连接。
10.一种基于1T1R结构的光电耦合钙钛矿忆阻器的交叉阵列集成结构,其特征在于,包括:至少四个如权利要求1~9任一项所述的基于1T1R结构的光电耦合钙钛矿忆阻器,其中,
至少四个所述光电耦合钙钛矿忆阻器排列成交叉阵列结构;
每行或每列的MOSFET结构(130)中的栅极相连以作为交叉阵列结构的可控开关,每行或每列的MOSFET结构(130)中的源极相连以作为所述交叉阵列结构的位线,每列或每行的RRAM结构(140)中的顶电极相连,以作为所述交叉阵列结构的字线;
所述可控开关与所述位线相互平行,所述位线与所述字线相互垂直。
CN202011075081.3A 2020-10-09 2020-10-09 基于1t1r结构的光电耦合钙钛矿忆阻器及交叉阵列集成结构 Pending CN112382645A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011075081.3A CN112382645A (zh) 2020-10-09 2020-10-09 基于1t1r结构的光电耦合钙钛矿忆阻器及交叉阵列集成结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011075081.3A CN112382645A (zh) 2020-10-09 2020-10-09 基于1t1r结构的光电耦合钙钛矿忆阻器及交叉阵列集成结构

Publications (1)

Publication Number Publication Date
CN112382645A true CN112382645A (zh) 2021-02-19

Family

ID=74581174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011075081.3A Pending CN112382645A (zh) 2020-10-09 2020-10-09 基于1t1r结构的光电耦合钙钛矿忆阻器及交叉阵列集成结构

Country Status (1)

Country Link
CN (1) CN112382645A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140027702A1 (en) * 2011-07-13 2014-01-30 Rutgers, The State University Of New Jersey Multifunctional zinc oxide nano-structure-based circuit building blocks for re-configurable electronics and optoelectronics
US9391287B1 (en) * 2013-12-19 2016-07-12 The Board Of Regents Of The University Of Nebraska Photovoltaic perovskite material and method of fabrication
US20170077182A1 (en) * 2015-09-15 2017-03-16 The Regents Of The University Of California Memristors and method for fabricating memristors
US20180309062A1 (en) * 2016-10-05 2018-10-25 Merck Patent Gmbh Organic semiconducting compounds
CN110867464A (zh) * 2019-11-21 2020-03-06 中国科学院微电子研究所 基于1t1r结构的忆阻器及其制备方法、集成结构
WO2020159214A1 (ko) * 2019-01-29 2020-08-06 한양대학교 산학협력단 다결정 금속 산화물층을 포함하는 선택소자 및 이를 포함하는 크로스포인트 메모리

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140027702A1 (en) * 2011-07-13 2014-01-30 Rutgers, The State University Of New Jersey Multifunctional zinc oxide nano-structure-based circuit building blocks for re-configurable electronics and optoelectronics
US9391287B1 (en) * 2013-12-19 2016-07-12 The Board Of Regents Of The University Of Nebraska Photovoltaic perovskite material and method of fabrication
US20170077182A1 (en) * 2015-09-15 2017-03-16 The Regents Of The University Of California Memristors and method for fabricating memristors
US20180309062A1 (en) * 2016-10-05 2018-10-25 Merck Patent Gmbh Organic semiconducting compounds
WO2020159214A1 (ko) * 2019-01-29 2020-08-06 한양대학교 산학협력단 다결정 금속 산화물층을 포함하는 선택소자 및 이를 포함하는 크로스포인트 메모리
CN110867464A (zh) * 2019-11-21 2020-03-06 中国科学院微电子研究所 基于1t1r结构的忆阻器及其制备方法、集成结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈子龙, 程传统,董毅博,张欢,张恒杰等: "忆阻器类脑芯片与人工智能", 微纳电子与智能制造, vol. 1, no. 4, 31 December 2019 (2019-12-31), pages 58 - 70 *

Similar Documents

Publication Publication Date Title
US11849593B2 (en) Vertical cross-point arrays for ultra-high-density memory applications
US9887240B2 (en) Method of fabricating memory array having divided apart bit lines and partially divided bit line selector switches
US9653617B2 (en) Multiple junction thin film transistor
US8173987B2 (en) Integrated circuit 3D phase change memory array and manufacturing method
US8093578B2 (en) Nonvolatile memory element, nonvolatile memory element array, and method for manufacturing nonvolatile memory element
US20240185892A1 (en) Memory array decoding and interconnects
CN100521279C (zh) 多终端硫族化物开关器件
US7372065B2 (en) Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
US6825489B2 (en) Microelectronic device, structure, and system, including a memory structure having a variable programmable property and method of forming the same
JP2021122054A (ja) メモリダイ領域の有効利用
US9269425B2 (en) Low forming voltage non-volatile storage device
EP2731110B1 (en) Architecture for three dimensional non-volatile storage with vertical bit lines
US7728322B2 (en) Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
EP2731107B1 (en) Architecture for three dimensional non-volatile storage with vertical bit lines
US11903223B2 (en) Thin film transistors and related fabrication techniques
US9437266B2 (en) Unipolar programmable metallization cell
US8183554B2 (en) Symmetrical programmable memresistor crossbar structure
WO2013173140A2 (en) Three dimensional non-volatile storage with interleaved vertical select devices above and below vertical bit lines
US20230157188A1 (en) Rram cell and fabrication method therefor
CN108735898B (zh) 一种阻变层自选通阻变存储器及其构建方法与应用
US20120223299A1 (en) Metal/oxide one time progammable memory
CN112382645A (zh) 基于1t1r结构的光电耦合钙钛矿忆阻器及交叉阵列集成结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination