CN112367054A - 一种3dB带宽与相位裕度可调的运放补偿电路 - Google Patents

一种3dB带宽与相位裕度可调的运放补偿电路 Download PDF

Info

Publication number
CN112367054A
CN112367054A CN202011199579.0A CN202011199579A CN112367054A CN 112367054 A CN112367054 A CN 112367054A CN 202011199579 A CN202011199579 A CN 202011199579A CN 112367054 A CN112367054 A CN 112367054A
Authority
CN
China
Prior art keywords
transistor
circuit
operational amplifier
bandwidth
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011199579.0A
Other languages
English (en)
Inventor
陈后鹏
郭家树
雷宇
沈洁
宋志棠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202011199579.0A priority Critical patent/CN112367054A/zh
Publication of CN112367054A publication Critical patent/CN112367054A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及一种3dB带宽与相位裕度可调的运放补偿电路，包括依次连接的晶体管衬底电平产生电路、多路选择器电路和晶体管电容电路；所述晶体管衬底电平产生电路用于产生多路晶体管电容衬底电压信号；所述多路选择器电路用于从所述多路晶体管电容衬底电压信号中选择一路电压信号作为晶体管电容衬底所需的电压信号；所述晶体管电容电路位于运算放大器的输出端，用于根据所述晶体管电容衬底所需的电压信号调节所述运算放大器的3dB带宽和相位裕度。

Description

一种3dB带宽与相位裕度可调的运放补偿电路
技术领域
本发明涉及电路设计领域，特别是涉及一种3dB带宽与相位裕度可调的运放补偿电路。
背景技术
运算放大器是模拟集成电路中非常重要的电路，是具有很高放大倍数的电路单元。在实际电路中，通常结合反馈网络共同组成某种功能模块。而运放的3dB带宽与相位裕度是运放设计时的重要参数。3dB带宽表示了运放对交流信号的处理能力与高频信号的响应速度。相位裕度的大小决定了运放是否能稳定工作。在传统的输出极点为主极点的运算放大器补偿电路设计中，在输出端增加电容可以使主极点向原点推移从而提高相位裕度。这种方法在提高相位裕度的同时减小了3dB带宽。而运放设计完成之后，相应指标例如3dB带宽与相位裕度均不能改变，使运放应用范围受限。
发明内容
本发明所要解决的技术问题是提供一种3dB带宽与相位裕度可调的运放补偿电路，可实现较大范围内的3dB带宽调节和相位裕度调节。
本发明解决其技术问题所采用的技术方案是：提供一种3dB带宽与相位裕度可调的运放补偿电路，包括依次连接的晶体管衬底电平产生电路、多路选择器电路和晶体管电容电路；所述晶体管衬底电平产生电路用于产生多路晶体管电容衬底电压信号；所述多路选择器电路用于从所述多路晶体管电容衬底电压信号中选择一路电压信号作为晶体管电容衬底所需的电压信号；所述晶体管电容电路位于运算放大器的输出端，用于根据所述晶体管电容衬底所需的电压信号调节所述运算放大器的3dB带宽和相位裕度。
所述晶体管衬底电平产生电路包括带隙基准源、运算放大单元和PMOS管；所述带隙基准源的输出端与运算放大单元的反相输入端相接；所述运算放大单元的正相输入端与所述PMOS管的漏端相接，输出端与所述PMOS管的栅端相接；所述PMOS管的的漏端还连接有依次串联的若干个电阻，每个电阻均配置一个信号输出端。
所述多路选择器电路为由十四个传输门和七个反相器构成的八路选择器电路。
所述晶体管电容电路包括一个NMOS管，所述NMOS管的栅端接所述运算放大器的输出端，源端接所述多路选择器电路的输出端，漏端与源端相接，衬底端与源端相接。
所述晶体管衬底电平产生电路产生若干路依次降低的晶体管电容衬底电压信号。
有益效果
由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明可在运放设计完成后通过编程调节3dB带宽与相位裕度，使得运放可以在不同条件下使用，在不重新设计运放的条件下提高了运放的应用范围。
附图说明
图1为本发明实施方式的3dB带宽与相位裕度可调的运放补偿电路图。
图2为本发明实施方式中晶体管电容随栅衬电压变化的曲线图。
图3为本发明实施方式中晶体管衬底电平产生电路的电路图。
图4为本发明实施方式中多路选择器电路的电路图。
图5为本发明实施方式中配置信号为000时的运放交流仿真曲线图。
图6为本发明实施方式中配置信号为111时的运放交流仿真曲线图。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
本发明的实施方式涉及一种3dB带宽与相位裕度可调的运放补偿电路，如图1所示，包括依次连接的晶体管衬底电平产生电路、多路选择器电路和晶体管电容电路；所述晶体管衬底电平产生电路用于产生多路晶体管电容衬底电压信号；所述多路选择器电路用于从所述多路晶体管电容衬底电压信号中选择一路电压信号作为晶体管电容衬底所需的电压信号；所述晶体管电容电路位于运算放大器的输出端，用于根据所述晶体管电容衬底所需的电压信号调节所述运算放大器的3dB带宽和相位裕度。
如图3所示，所述晶体管衬底电平产生电路包括带隙基准源、运算放大单元和PMOS管；所述带隙基准源的输出端与运算放大单元的反相输入端相接；所述运算放大单元的正相输入端与所述PMOS管的漏端相接，输出端与所述PMOS管的栅端相接；所述PMOS管的的漏端还连接有依次串联的八个电阻，每个电阻均配置一个信号输出端。当八个电阻的阻值完全相同时，所述晶体管衬底电平产生电路能够产生八路依次降低的晶体管电容衬底电压信号，且每路信号之间的差值相同。
如图4所示，所述多路选择器电路为由十四个传输门和七个反相器构成的八路选择器电路，其中，十四个传输门分为三组，其中第一组有八个传输门，第二组有四个传输门，第三组有两个传输门。八路信号输入端分别与第一组的八个传输门的输入端相连，其中，A输入端和B输入端对应的两个传输门的输出端连接到第二组的第一个传输门的输入端，C输入端和D输入端对应的两个传输门的输出端连接到第二组的第二个传输门的输入端，E输入端和F输入端对应的两个传输门的输出端连接到第二组的第三个传输门的输入端，G输入端和H输入端对应的两个传输门的输出端连接到第二组的第四个传输门的输入端；第二组的第一个传输门和第二组的第二个传输门的输出端连接到第三组的第一个传输门的输入端，第二组的第三个传输门和第二组的第四个传输门的输出端连接到第三组的第二个传输门的输入端；第三组的第一个传输门和第三组的第二个传输门的输出端相连后作为八路选择器电路的输出端O。其中，配置信号的第一配置端S1与第一组中第一个传输门、第三个传输门、第五个传输门、第七个传输门的反相控制端相连，以及与第一组中第二个传输门、第四个传输门、第六个传输门、第八个传输门的正相控制端相连；配置信号的第一配置端S1还通过反相器与第一组中第一个传输门、第三个传输门、第五个传输门、第七个传输门的正相控制端相连，以及与第一组中第二个传输门、第四个传输门、第六个传输门、第八个传输门的反相控制端相连；配置信号的第二配置端S2与第二组中第一个传输门、第三个传输门的反相控制端相连，以及与第二组中第二个传输门、第四个传输门的正相控制端相连；配置信号的第二配置端S2还通过反相器与第二组中第一个传输门、第三个传输门的正相控制端相连，以及与第二组中第二个传输门、第四个传输门的反相控制端相连；配置信号的第三配置端S3与第三组中第一个传输门的反相控制端和第二个传输门的正相控制端相连，配置信号的第三配置端S3还通过反相器与第三组中第一个传输门的正相控制端和第二个传输门的反相控制端相连。
所述晶体管电容电路包括一个NMOS管MN1，所述NMOS管MN1的栅端接所述运算放大器的输出端，源端接所述多路选择器电路的输出端，漏端与源端相接，衬底端与源端相接。
图1中，VIP，VIN为输入信号，Vout为输出信号。NMOS管MN1为用作电容的晶体管。如图2所示，衬底电平产生电路产生3V到0.51V的电压，当配置信号为000时，多路选择器输出0.51V，NMOS管MN1的衬底电压为0.51V，此时NMOS管MN1的电容值为130fF。运放的3dB带宽为343Hz，相位裕度为57deg。当配置信号为111时，多路选择器输出3V，NMOS管MN1的衬底电压为3V，此时NMOS管MN1的电容值为455fF。运放的3dB带宽为80Hz，相位裕度为80deg。从而实现了在不改变运放设计的情况下，通过外部配置信号实现了3dB带宽与相位裕度的可调。
图5和图6为本实施方式的3dB带宽与相位裕度可调的运放补偿电路在配置信号为000与111时的交流仿真曲线。可以看出本实施方式的3dB带宽与相位裕度可调的运放补偿电路在配置信号为000时3dB带宽为343Hz，相位裕度为57deg。配置信号为111时，3dB带宽为80Hz，相位裕度为80deg。通过改变配置信号可以使3dB带宽在80Hz与343Hz变化，相位裕度在80deg与57deg之间变化。
不难发现，本发明可在运放设计完成后通过编程调节3dB带宽与相位裕度，使得运放可以在不同条件下使用，在不重新设计运放的条件下提高了运放的应用范围。

Claims (5)

1.一种3dB带宽与相位裕度可调的运放补偿电路，其特征在于，包括依次连接的晶体管衬底电平产生电路、多路选择器电路和晶体管电容电路；所述晶体管衬底电平产生电路用于产生多路晶体管电容衬底电压信号；所述多路选择器电路用于从所述多路晶体管电容衬底电压信号中选择一路电压信号作为晶体管电容衬底所需的电压信号；所述晶体管电容电路位于运算放大器的输出端，用于根据所述晶体管电容衬底所需的电压信号调节所述运算放大器的3dB带宽和相位裕度。
2.根据权利要求1所述的3dB带宽与相位裕度可调的运放补偿电路，其特征在于，所述晶体管衬底电平产生电路包括带隙基准源、运算放大单元和PMOS管；所述带隙基准源的输出端与运算放大单元的反相输入端相接；所述运算放大单元的正相输入端与所述PMOS管的漏端相接，输出端与所述PMOS管的栅端相接；所述PMOS管的的漏端还连接有依次串联的若干个电阻，每个电阻均配置一个信号输出端。
3.根据权利要求1所述的3dB带宽与相位裕度可调的运放补偿电路，其特征在于，所述多路选择器电路为由十四个传输门和七个反相器构成的八路选择器电路。
4.根据权利要求1所述的3dB带宽与相位裕度可调的运放补偿电路，其特征在于，所述晶体管电容电路包括一个NMOS管，所述NMOS管的栅端接所述运算放大器的输出端，源端接所述多路选择器电路的输出端，漏端与源端相接，衬底端与源端相接。
5.根据权利要求1所述的3dB带宽与相位裕度可调的运放补偿电路，其特征在于，所述晶体管衬底电平产生电路产生若干路依次降低的晶体管电容衬底电压信号。
CN202011199579.0A 2020-11-02 2020-11-02 一种3dB带宽与相位裕度可调的运放补偿电路 Pending CN112367054A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011199579.0A CN112367054A (zh) 2020-11-02 2020-11-02 一种3dB带宽与相位裕度可调的运放补偿电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011199579.0A CN112367054A (zh) 2020-11-02 2020-11-02 一种3dB带宽与相位裕度可调的运放补偿电路

Publications (1)

Publication Number Publication Date
CN112367054A true CN112367054A (zh) 2021-02-12

Family

ID=74512519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011199579.0A Pending CN112367054A (zh) 2020-11-02 2020-11-02 一种3dB带宽与相位裕度可调的运放补偿电路

Country Status (1)

Country Link
CN (1) CN112367054A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1216880A (zh) * 1997-11-01 1999-05-19 Lg半导体株式会社 延迟电路
KR20000009811A (ko) * 1998-07-28 2000-02-15 윤종용 가변 출력 로드를 위한 밀러 보상 회로
CN1767371A (zh) * 2005-11-25 2006-05-03 清华大学 一种超低电压的cmos电感电容谐振腔压控振荡器
CN101222209A (zh) * 2007-01-02 2008-07-16 晨星半导体股份有限公司 可编程增益放大器的动态补偿方法与相关装置
US20090224829A1 (en) * 2008-03-04 2009-09-10 Micron Technology, Inc. Adaptive operational transconductance amplifier load compensation
US7880545B1 (en) * 2008-03-20 2011-02-01 Marvell International Ltd. Cascode compensation circuit and method for amplifier stability
CN103036538A (zh) * 2012-12-06 2013-04-10 国民技术股份有限公司 校准比较器失调电压的电路及其方法
CN105137327A (zh) * 2015-10-10 2015-12-09 北京华峰测控技术有限公司 一种运算放大器检测补偿网络及其检测方法
CN205596078U (zh) * 2016-04-28 2016-09-21 西安航天民芯科技有限公司 一种带输入电流补偿电路的低失调运算放大器
US20180131336A1 (en) * 2016-11-04 2018-05-10 Qualcomm Incorporated Loop compensation using differential difference amplifier for negative feedback circuits
US20190123692A1 (en) * 2017-10-23 2019-04-25 Analog Devices Global Ulimited Company Amplifier with noise control and a digital to analog converter with reduced noise bandwidth
CN111026226A (zh) * 2019-12-11 2020-04-17 南京中感微电子有限公司 一种电压调节器

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1216880A (zh) * 1997-11-01 1999-05-19 Lg半导体株式会社 延迟电路
KR20000009811A (ko) * 1998-07-28 2000-02-15 윤종용 가변 출력 로드를 위한 밀러 보상 회로
CN1767371A (zh) * 2005-11-25 2006-05-03 清华大学 一种超低电压的cmos电感电容谐振腔压控振荡器
CN101222209A (zh) * 2007-01-02 2008-07-16 晨星半导体股份有限公司 可编程增益放大器的动态补偿方法与相关装置
US20090224829A1 (en) * 2008-03-04 2009-09-10 Micron Technology, Inc. Adaptive operational transconductance amplifier load compensation
US7880545B1 (en) * 2008-03-20 2011-02-01 Marvell International Ltd. Cascode compensation circuit and method for amplifier stability
CN103036538A (zh) * 2012-12-06 2013-04-10 国民技术股份有限公司 校准比较器失调电压的电路及其方法
CN105137327A (zh) * 2015-10-10 2015-12-09 北京华峰测控技术有限公司 一种运算放大器检测补偿网络及其检测方法
CN205596078U (zh) * 2016-04-28 2016-09-21 西安航天民芯科技有限公司 一种带输入电流补偿电路的低失调运算放大器
US20180131336A1 (en) * 2016-11-04 2018-05-10 Qualcomm Incorporated Loop compensation using differential difference amplifier for negative feedback circuits
US20190123692A1 (en) * 2017-10-23 2019-04-25 Analog Devices Global Ulimited Company Amplifier with noise control and a digital to analog converter with reduced noise bandwidth
CN111026226A (zh) * 2019-12-11 2020-04-17 南京中感微电子有限公司 一种电压调节器

Similar Documents

Publication Publication Date Title
US10447507B1 (en) Low supply linear equalizer with programmable peaking gain
US8274331B2 (en) Differential receiver
US20160036417A1 (en) Calibration circuit, integrated circuit having calibration circuit, and calibration method
US7821324B2 (en) Reference current generating circuit using on-chip constant resistor
CN104808729A (zh) 一种稳压器及稳压的方法
CN112671359B (zh) 比较器电路和rs485接收器电路
EP4106202A1 (en) On-chip resistor correction circuit
WO2012083781A1 (en) Voltage comparator
CN110650105B (zh) 一种自适应连续时间线性均衡的宽带有源线性均衡器电路
CN110737298A (zh) 一种参考电压产生电路
CN103888093B (zh) 差分信号的共模电平重置电路
US8111103B2 (en) Amplifier circuit with overshoot suppression
CN107171650B (zh) 可变增益放大电路
KR20060131321A (ko) 정밀한 듀티 사이클을 가지는 고효율 전력 증폭기
US8860392B2 (en) Semiconductor device including voltage generating circuit
US7068090B2 (en) Amplifier circuit
CN103312282A (zh) 偏压生成电路和差动电路
CN108347242A (zh) 环形振荡器
JP2007201882A (ja) 半導体集積回路
JP2012009925A (ja) Ｒｓｓｉ回路
US10630274B2 (en) Method for biasing outputs of a folded cascode stage in a comparator and corresponding comparator
CN112367054A (zh) 一种3dB带宽与相位裕度可调的运放补偿电路
JP2010074587A (ja) 電圧比較器
CN108781062B (zh) 可变增益放大器
JP2015091092A (ja) ドライバ回路および半導体集積回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination