CN112350724A - 集成电路、电子设备、时钟频率输出控制方法和装置 - Google Patents

集成电路、电子设备、时钟频率输出控制方法和装置 Download PDF

Info

Publication number
CN112350724A
CN112350724A CN202011241543.4A CN202011241543A CN112350724A CN 112350724 A CN112350724 A CN 112350724A CN 202011241543 A CN202011241543 A CN 202011241543A CN 112350724 A CN112350724 A CN 112350724A
Authority
CN
China
Prior art keywords
frequency
clock
output
selector
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011241543.4A
Other languages
English (en)
Inventor
刘广辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Priority to CN202011241543.4A priority Critical patent/CN112350724A/zh
Publication of CN112350724A publication Critical patent/CN112350724A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider

Abstract

本申请公开了一种集成电路、电子设备、时钟频率输出控制方法和装置，属于终端领域。该集成电路包括接收器，分频器和选择器，其中：所述接收器的输入端用于输入时钟信号，所述接收器的输出端与分频器的输入端连接；所述分频器的输出端与所述选择器的第一输入端连接，输出分频后的多个时钟频率至所述选择器；所述选择器的输出端输出包括目标时钟频率的时钟信号，所述目标时钟频率位于电子设备的通信频段对应的频率区间之外。这样，可以避免集成电路输出的时钟信号对电子设备中的天线产生电磁干扰，保证电子设备的正常通信。

Description

集成电路、电子设备、时钟频率输出控制方法和装置
技术领域
本申请属于终端领域，具体涉及一种集成电路、电子设备、时钟频率输出控制方法和装置。
背景技术
在现有的电子设备中，可以通过显示驱动集成电路进行显示屏成像，考虑到电子设备的显示屏可能是全面屏，为了不影响显示屏显示图像，可以将显示驱动集成电路设置在电子设备的边缘处，而为了便于接收通讯信号，电子设备的边缘处通常也会设置天线，因此，就会出现显示驱动集成电路与天线设置的距离较近的情况。
然而，在实际应用中，发明人发现现有的显示驱动集成电路在工作的过程中可能会产生电磁辐射，由于显示驱动集成电路与天线设置的距离较近，因此，显示驱动集成电路产生的电磁辐射会耦合到天线，并对天线产生电磁干扰，导致无法正常收发通信信号的问题。
发明内容
本申请实施例的目的是提供一种集成电路、电子设备、时钟频率输出控制方法和装置，能够解决显示驱动集成电路产生的电磁辐射对天线产生电磁干扰，导致无法正常收发通信信号的问题。
为了解决上述技术问题，本申请是这样实现的：
第一方面，申请实施例提供了一种集成电路，其特征在于，包括接收器，分频器和选择器，其中：
所述接收器的输入端用于输入时钟信号，所述接收器的输出端与分频器的输入端连接；
所述分频器的输出端与所述选择器的第一输入端连接，用于输出分频后的多个时钟频率至所述选择器；
所述选择器的输出端输出包括目标时钟频率的时钟信号，所述目标时钟频率从所述多个时钟频率中选择得到，且所述目标时钟频率位于电子设备的通信频段对应的频率区间之外。
第二方面，本申请实施例提供了一种电子设备，包括上述的集成电路。
第三方面，本申请实施例提供了一种基于上述集成电路的时钟频率输出控制方法，该方法包括：
获取所述电子设备的通信频段；
当所述集成电路输出的时钟信号的时钟频率位于所述通信频段对应的频率区间之内时，控制所述选择器输出包括所述目标时钟频率的时钟信号。
第四方面，本申请实施例提供了一种基于上述集成电路的时钟频率输出控制装置，包括：
获取模块，获取所述电子设备的通信频段；
输出控制模块，当所述集成电路输出的时钟信号的时钟频率位于所述通信频段对应的频率区间之内时，控制所述选择器输出包括所述目标时钟频率的时钟信号。
第五方面，本申请实施例提供了一种电子设备，该电子设备包括处理器、存储器及存储在所述存储器上并可在所述处理器上运行的程序或指令，所述程序或指令被所述处理器执行时实现如第三方面所述的方法的步骤。
第六方面，本申请实施例提供了一种可读存储介质，所述可读存储介质上存储程序或指令，所述程序或指令被处理器执行时实现如第三方面所述的方法的步骤。
第七方面，本申请实施例提供了一种芯片，所述芯片包括处理器和通信接口，所述通信接口和所述处理器耦合，所述处理器用于运行程序或指令，实现如第三方面所述的方法。
在本申请实施例中提供一种集成电路，包括接收器，分频器和选择器，其中，接收器的输入端用于输入时钟信号，接收器的输出端与分频器的输入端连接，分频器的输出端与选择器的第一输入端连接，输出分频后的多个时钟频率至选择器，选择器的输出端输出包括目标时钟频率的时钟信号，其中，目标时钟频率位于电子设备的通信频段对应的频率区间之外。这样，通过在集成电路中增加选择器和分频器，分频器可以对输入集成电路的信号进行分频并输出分频后的多个时钟频率至选择器，选择器可以基于多个时钟频率选择位于电子设备的通信频段对应的频率区间之外的时钟频率作为目标时钟频率并输出，从而可以避免对天线产生电磁干扰，保证正常通信。
此外，本申请实施例中分频器输出的分频后的时钟频率的精度较高，波动较小，使得选择器输出的目标时钟频率的精度也比较高，波动也比较小，不会由于目标时钟频率的波动较大导致对天线产生电磁干扰。
附图说明
图1是本申请的一个实施例集成电路的结构示意图；
图2是本申请的一个实施例振荡器产生时钟信号的工作原理图；
图3是本申请的一个实施例集成电路的结构示意图；
图4是本申请的一个实施例时钟频率输出控制方法的流程示意图；
图5(A)是本申请的一个实施例时钟频率位于通信频段对应的频率区间之内的示意图；
图5(B)是本申请的一个实施例时钟频率位于通信频段对应的频率区间之外的示意图；
图6是本申请的一个实施例时钟频率输出控制装置的结构示意图；
图7是本申请的一个实施例电子设备的结构示意图；
图8为实现本申请各个实施例的一种电子设备的硬件结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
需要说明的是，本申请实施例提供的集成电路可以是电子设备中距离天线较近的显示驱动集成电路，该显示驱动集成电路用于电子设备显示成像，也可以是电子设备中可能会对附近的器件产生电磁干扰的其他集成电路，这里不再一一举例说明。
下面结合附图，通过具体的实施例及其应用场景对本申请实施例提供的集成电路进行详细地说明。
图1是本申请的一个实施例集成电路的结构示意图。如图1所示，集成电路可以包括接收器，分频器和选择器。
在图1中，接收器可以包括输入端和输出端，分频器可以包括输入端和输出端，选择器可以包括第一输入端和输出端。
接收器的输入端可以用于输入时钟信号，接收器的输出端与分频器的输入端连接，分频器的输出端与选择器的第一输入端连接，选择器的输出端输出具有目标时钟频率的时钟信号。
上述输入至接收器的时钟信号以及选择器输出的时钟信号，可以理解为数字电路中时序逻辑的基础，用于决定数字电路中逻辑单元中的状态何时更新，是有固定周期并与运行无关的信号量。
优选地，上述输入至接收器的时钟信号可以为移动行业处理器接口标准MIPI的时钟信号，这种时钟信号的精度更高，便于选择器可以准确地将电子设备的时钟频率切换为目标时钟频率。
其中，上述接收器的输入端输入的时钟信号可以由集成电路之外的其他器件输入，比如电子设备中的处理器，该时钟信号可以输出至分频器，分频器可以对时钟信号进行分频，得到分频后的多个时钟频率并输出至选择器，选择器可以从多个时钟频率中选择目标时钟频率，其中，该目标时钟频率是位于电子设备的通信频段对应的频率区间之外的时钟频率，选择器在选择得到目标时钟频率之后，可以输出具有目标时钟频率的时钟信号。
这样，通过在集成电路中增加选择器和分频器，分频器可以对输入集成电路的信号进行分频并输出分频后的多个时钟频率至选择器，选择器可以基于多个时钟频率选择输出位于电子设备的通信频段对应的频率区间之外的目标时钟频率，从而可以避免对天线产生电磁干扰，保证正常通信。
此外，本申请实施例中分频器输出的分频后的时钟频率的精度较高，波动较小，使得选择器输出的目标时钟频率的精度也比较高，波动也比较小，不会由于目标时钟频率的波动较大导致对天线产生电磁干扰。
可选地，接收器中可以包括串行转并行电路，其中，串行转并行电路可以对接收器输入的时钟信号的时钟频率进行1/4倍的分频转换，并将转换后的时钟信号输出至分频器，这样，在分频器进行分频之前，接收器可以先对输入的时钟信号的时钟频率进行分频转换，以便于后续分频器可以基于接收器进行分频转换后的时钟信号进一步分频，使得选择器可以基于分频后的时钟频率选择输出目标时钟频率。
可选地，分频器中可以设置1倍分频电路，这样，如果时钟信号经过串行转并行电路的分频转换后得到的时钟信号的时钟频率已经处于通信频段对应的频率区间之外，那么，分频器可以使用该1倍分频电路进行分频，即无需对接收器输出的时钟信号进行进一步分频，此时，选择器可以将接收器输出的时钟频率作为目标时钟频率。这样，在接收器输出的时钟频率已经满足位于通信频段频率区间之外的条件的情况下，可以省去分频器对时钟频率进行分频的步骤，从而节省分频器对时钟频率的分频时间。
在本实施例中，为了便于分频器对时钟频率进行分频，分频器中可以包括多个分频电路，这样，分频器可以通过内部的多个分频电路对时钟频率进行分频。
可选地，分频器中的多个分频电路至少可以包括以下任意两种或多种分频电路：1/4倍的分频电路，1/3倍的分频电路，1/2倍的分频电路，2/3倍的分频电路。当然，还可以根据实际需求设置其他倍数的分频电路，这里不做具体限定。
为了便于说明上述接收器和分频器如何对输入至接收器的时钟信号进行分频，以下可以以接收器输入的时钟信号为具有4条Lane通信的时钟信号为例进行说明。
一般地，外界的处理器输出的时钟信号的时钟频率的范围可以在450MHz至600MHz之间，以外界的处理器输出的时钟信号的时钟频率为450MHz为例，接收器的输入端可以输入450MHz的时钟频率，接收器中的串行转并行电路可以对450MHz的时钟频率进行1/4倍的分频转换，得到112.5MHz的时钟频率。
之后分频器可以对112.5MHz的时钟频率进行进一步分频，以分频器中包括1/4倍的分频电路和1/3倍的分频电路为例，分频器可以对112.5MHz的时钟频率再进行1/4倍的分频转换，得到28.125MHz的时钟频率，也可以对112.5MHz的时钟频率再进行1/3倍的分频转换，得到37.5MHz的时钟频率。
需要说明的是，如果确定接收器输出的112.5MHz已经处于通信频段对应的频率区间之外，那么分频器可以使用内部的的1倍分频电路进行分频，即分频器输出112.5MHz至选择器，这样，选择器可以快速将112.5MHz作为目标时钟频率进行输出。如果112.5MHz仍处于通信频段对应的频率区间之内，那么，分频器可以对112.5MHz的时钟频率进行进一步分频得到28.125MHz和37.5MHz。选择器可以基于电子设备的通信频段选择28.125MHz或37.5MHz作为目标时钟频率。
再例如，如果外界的处理器输出的时钟信号的时钟频率的范围在450MHz至600MHz之间，那么，经过接收器和分频器二次分频的时钟频率可以在28MHz至150MHz之间。
需要说明的是，为了避免分频器输出的多个时钟频率均位于通信频段对应的频率区间之内，在本实施例中，可以设置接收器输入的时钟信号的频率可调，这样可以进一步结合分频器输出需要的目标时钟频率。
可选地，本实施例提供的集成电路还可以包括振荡器，振荡器的输出端可以与选择器的第二输入端连接，其中，振荡器可以输出时钟信号，具体可以是现有技术中为集成电路提供时钟信号的振荡器。
具体地，振荡器产生时钟信号的工作原理图可以参照图2。在图2中，振荡器中可以包括电容、电感和三极管，电容、电感和三极管可以组成谐振电路，在振荡器工作的过程中，谐振电路中可以产生电场能和磁场能，通过电场能和磁场能之间的相互转换可以产生自由振荡，从而产生时钟信号。
需要说明的是，振荡器输出的时钟信号的时钟频率可能位于通信频段对应的频率区间之外，也可能位于通信频段对应的频率区间之内，若振荡器输出的时钟信号的时钟频率可能位于通信频段对应的频率区间之外，则选择器在输出时钟信号时，可以优先将振荡器输出的时钟频率作为目标时钟频率输出，这样，可以节省分频器对时钟频率的分频的时间，使得选择器可以快速基于振荡器输出的时钟频率输出目标时钟频率。
在一种实现方式中，集成电路的结构示意图可以参见图3。
在图3中，集成电路可以包括选择器，振荡器，分频器和接收器，选择器可以包括第一输入端、第二输入端和输出端，振荡器可以包括输出端，分频器可以包括输入端和输出端，接收器可以包括输入端和输出端。
其中，接收器的输入端输入时钟信号，输出端与分频器的输入端连接，分频器的输出端与选择器的第一输入端连接，选择器的第二输入端与振荡器的输出端连接，选择器的输出端可以输出包括目标时钟频率的时钟信号。
具体地，外界的处理器(图3中未示出)可以输出时钟信号至接收器，接收器中的串行转并行电路可以对该时钟信号进行1/4倍的分频转换，得到包括1/4倍的时钟频率的时钟信号(为了便于区分以下称为第一时钟信号)，并将第一时钟信号输出至分频器。
分频器中可以包括1/4倍的分频电路、1/3倍的分频电路和1倍的分频电路，分频器可以基于1/4倍的分频电路对第一时钟信号进行分频转换得到包括1/4倍的时钟频率的时钟信号(为了便于区分以下称为第二时钟信号)，基于1/3倍的分频电路对第一时钟信号进行分频转换得到包括1/3倍的时钟频率的时钟信号(为了便于区分以下称为第三时钟信号)，分频器可以基于1倍的分频电路对第一时钟信号进行分频转换得到包括1倍的时钟频率的时钟信号(为了便于区分以下称为第四时钟信号)。与此同时，振荡器也可以产生时钟信号(便于区分以下称为第五时钟信号)。
基于电子设备的通信频段，选择器可以从第二时钟信号的时钟频率、第三时钟信号的时钟频率、第四时钟信号的时钟频率和第五时钟信号的时钟频率中选择位于电子设备的通信频段对应的频率区间之外的时钟频率作为目标时钟频率，并输出包括目标时钟频率的时钟信号。
需要说明的是，本申请实施例在集成电路中增加的分频器和选择器，面积均较小，无需在集成电路中占用过多的空间，便于集成，这样，可以在降低成本的基础上，避免时钟频率对天线产生电磁干扰，保证正常通信，进而可以提高网络适应性。
在本申请实施例中提供一种集成电路，包括接收器，分频器和选择器，其中，接收器的输入端用于输入时钟信号，接收器的输出端与分频器的输入端连接，分频器的输出端与选择器的第一输入端连接，输出分频后的多个时钟频率至选择器，选择器的输出端输出包括目标时钟频率的时钟信号，其中，目标时钟频率位于电子设备的通信频段对应的频率区间之外。这样，通过在集成电路中增加选择器和分频器，分频器可以对输入集成电路的信号进行分频并输出分频后的多个时钟频率至选择器，选择器可以基于多个时钟频率选择位于电子设备的通信频段对应的频率区间之外的时钟频率作为目标时钟频率并输出，从而可以避免对天线产生电磁干扰，保证正常通信。
此外，本申请实施例中分频器输出的分频后的时钟频率的精度较高，波动较小，使得选择器输出的目标时钟频率的精度也比较高，波动也比较小，不会由于目标时钟频率的波动较大导致对天线产生电磁干扰。
本申请实施例还提供了一种电子设备，该电子设备中包括上述的集成电路。
本申请实施例还提供了一种基于上述集成电路的时钟频率输出控制方法，其中，图4是本申请的一个实施例时钟频率输出控制方法的流程示意图。所述方法如下所述。
S402：获取电子设备的通信频段。
在S402中，可以获取电子设备的通信频段，以便于后续可以基于该通信频段判断集成电路输出的时钟信号的时钟频率是否位于通信频段对应的频率区间之内。
S404：当集成电路输出的时钟信号的时钟频率位于所述通信频段对应的频率区间之内时，控制选择器输出包括目标时钟频率的时钟信号。
在S404中，可以判断集成电路输出的时钟信号的时钟频率是否位于通信频段对应的频率区间之内，若是，则可以说明目前的时钟频率会对通信频段产生干扰，此时可以控制选择器输出具有目标时钟频率的时钟信号；若否，则说明目前的时钟频率不会对通信频段产生干扰，此时可以执行结束的步骤，也可以执行S402，以便实时获取电子设备的通信频段(图4并未示出)。
在控制选择器输出具有目标时钟频率的时钟信号时，具体地，分频器中可以包括多个分频电路，分频器可以基于多个分频电路对时钟频率进行分频转换，从而得到多个时钟频率，并将多个时钟频率输出至选择器，选择器可以从多个时钟频率中选择目标时钟频率，并输出具有目标时钟频率的时钟信号。
在一种实现方式中，如果分频器输出的多个时钟频率均位于通信频段对应的频率区间之内，那么还可以调整输入至接收器的时钟信号的时钟频率，以便分频器对调整后的时钟频率进行分频，并输出调整后的多个时钟频率，调整后的多个时钟频率中包括目标时钟频率，此时可以控制选择器输出具有目标时钟频率的时钟信号。
在一种实现方式中，本申请实施例还可以提供一张频率表，该频率表中可以存储电子设备的多个通信频段和多个时钟频率之间的对应关系，其中，与任一通信频段对应的一个或多个时钟频率位于该通信频段对应的频率区间之外。这样，选择器可以基于该频率表选择输出包括目标时钟频率的时钟信号。
为了便于理解，可以参见图5(A)和图5(B)。
图5(A)是本申请的一个实施例时钟频率位于通信频段对应的频率区间之内的示意图，图5(B)是将图5(A)中的时钟频率调整为位于通信频段对应的频率区间之外的示意图。
具体地，在图5(A)中，灰色阴影区域可以表示电子设备的通信频段，该通信频段的最低通信频率FL为10MHz，最高通信频率FH为30MHz，已知集成电路当前输出的时钟信号的时钟频率A为20MHz，那么可以确定，时钟频率A位于通信频段对应的频率区间10MHz-30 MHz之内，将会对天线产生电磁干扰。
在这种情况下，可以基于上述频率表，确定时钟频率B(5MHz或者35MHz)位于该通信频段对应的频率区间之外，之后，可以控制选择器选择输出具有时钟频率B的时钟信号(已知分频器可以分频得到时钟频率B)，即将集成电路输出的时钟信号由时钟频率A调整为时钟频率B。
请参见图5(B)，在图5(B)中，在将集成电路输出的时钟信号的时钟频率由时钟频率A调整到时钟频率B后，时钟频率B位于通信频段对应的频率区间10MHz-30 MHz之外，不会对天线产生电磁干扰。
可选地，在控制选择器输出包括目标时钟频率的时钟信号之前，还可以判断振荡器输出的时钟频率是否位于通信频段对应的频率区间之外；若是，则可以将振荡器输出的时钟频率确定为目标时钟频率，这样，可以节省分频器对时钟频率的分频的时间，使得选择器可以快速输出包括振荡器输出的时钟频率的时钟信号。
在本申请实施例中提供一种集成电路，包括接收器，分频器和选择器，其中，接收器的输入端用于输入时钟信号，接收器的输出端与分频器的输入端连接，分频器的输出端与选择器的第一输入端连接，输出分频后的多个时钟频率至选择器，选择器的输出端输出包括目标时钟频率的时钟信号，其中，目标时钟频率位于电子设备的通信频段对应的频率区间之外。这样，通过在集成电路中增加选择器和分频器，分频器可以对输入集成电路的信号进行分频并输出分频后的多个时钟频率至选择器，选择器可以基于多个时钟频率选择位于电子设备的通信频段对应的频率区间之外的时钟频率作为目标时钟频率并输出，从而可以避免对天线产生电磁干扰，保证正常通信。
此外，本申请实施例中分频器输出的分频后的时钟频率的精度较高，波动较小，使得选择器输出的目标时钟频率的精度也比较高，波动也比较小，不会由于目标时钟频率的波动较大导致对天线产生电磁干扰。
需要说明的是，本申请实施例提供的时钟频率输出控制方法，执行主体可以为时钟频率输出控制装置，或者该时钟频率输出控制中的用于执行时钟频率输出控制的方法的控制模块。本申请实施例中以时钟频率输出控制装置执行时钟频率输出控制的方法为例，说明本申请实施例提供的时钟频率输出控制的装置。
图6是本申请的一个实施例时钟频率输出控制装置的结构示意图。所述电子设备包括：获取模块61，输出控制模块62，其中：
获取模块61，获取所述电子设备的通信频段；
输出控制模块62，当所述集成电路输出的时钟信号的时钟频率位于所述通信频段对应的频率区间之内时，控制所述选择器输出包括所述目标时钟频率的时钟信号。
可选地，若所述分频器输出的多个时钟频率均位于所述通信频段对应的频率区间之内，则所述输出控制模块62调整输入至所述接收器的时钟信号的时钟频率，以便所述分频器对调整后的时钟频率进行分频，输出调整后的多个时钟频率，所述调整后的多个时钟频率中包括所述目标时钟频率；
控制所述选择器输出包括所述目标时钟频率的时钟信号。
可选地，所述输出控制模块62在控制所述选择器输出包括所述目标时钟频率的时钟信号之前，判断所述振荡器输出的时钟频率是否位于所述通信频段对应的频率区间之外；若是，则控制所述选择器输出包括所述振荡器输出的时钟频率的时钟信号。
在本申请实施例中提供一种集成电路，包括接收器，分频器和选择器，其中，接收器的输入端用于输入时钟信号，接收器的输出端与分频器的输入端连接，分频器的输出端与选择器的第一输入端连接，输出分频后的多个时钟频率至选择器，选择器的输出端输出包括目标时钟频率的时钟信号，其中，目标时钟频率位于电子设备的通信频段对应的频率区间之外。这样，通过在集成电路中增加选择器和分频器，分频器可以对输入集成电路的信号进行分频并输出分频后的多个时钟频率至选择器，选择器可以基于多个时钟频率选择位于电子设备的通信频段对应的频率区间之外的时钟频率作为目标时钟频率并输出，从而可以避免对天线产生电磁干扰，保证正常通信。
此外，本申请实施例中分频器输出的分频后的时钟频率的精度较高，波动较小，使得选择器输出的目标时钟频率的精度也比较高，波动也比较小，不会由于目标时钟频率的波动较大导致对天线产生电磁干扰。
本申请实施例中的时钟频率输出控制装置可以是装置，也可以是终端中的部件、集成电路、或芯片。该装置可以是移动电子设备，也可以为非移动电子设备。示例性的，移动电子设备可以为手机、平板电脑、笔记本电脑、掌上电脑、车载电子设备、可穿戴设备、超级移动个人计算机(ultra-mobile personal computer，UMPC)、上网本或者个人数字助理(personal digital assistant，PDA)等，非移动电子设备可以为服务器、网络附属存储器(Network Attached Storage，NAS)、个人计算机(personal computer，PC)、电视机(television，TV)、柜员机或者自助机等，本申请实施例不作具体限定。
本申请实施例中的时钟频率输出控制装置可以为具有操作系统的装置。该操作系统可以为安卓(Android)操作系统，可以为ios操作系统，还可以为其他可能的操作系统，本申请实施例不作具体限定。
本申请实施例提供的时钟频率输出控制装置能够实现图4的方法实施例实现的各个过程，为避免重复，这里不再赘述。
可选的，如图7所示，本申请实施例还提供一种电子设备700，包括处理器701，存储器702，存储在存储器702上并可在所述处理器701上运行的程序或指令，该程序或指令被处理器701执行时实现上述时钟频率输出控制方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
需要说明的是，本申请实施例中的电子设备包括上述所述的移动电子设备和非移动电子设备。
图8为实现本申请实施例的一种电子设备的硬件结构示意图。
该电子设备800包括但不限于：射频单元801、网络模块802、音频输出单元803、输入单元804、传感器805、显示单元806、用户输入单元807、接口单元808、存储器809、以及处理器810等部件。
本领域技术人员可以理解，电子设备800还可以包括给各个部件供电的电源(比如电池)，电源可以通过电源管理系统与处理器110逻辑相连，从而通过电源管理系统实现管理充电、放电、以及功耗管理等功能。图8中示出的电子设备结构并不构成对电子设备的限定，电子设备可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置，在此不再赘述。
其中处理器810，用于获取所述电子设备的通信频段；当所述集成电路输出的时钟信号的时钟频率位于所述通信频段对应的频率区间之内时，控制所述选择器输出包括所述目标时钟频率的时钟信号。
这样，通过在集成电路中增加选择器和分频器，分频器可以对输入集成电路的信号进行分频并输出分频后的多个时钟频率至选择器，选择器可以基于多个时钟频率选择位于电子设备的通信频段对应的频率区间之外的时钟频率作为目标时钟频率并输出，从而可以避免对天线产生电磁干扰，保证正常通信。
此外，本申请实施例中分频器输出的分频后的时钟频率的精度较高，波动较小，使得选择器输出的目标时钟频率的精度也比较高，波动也比较小，不会由于目标时钟频率的波动较大导致对天线产生电磁干扰。
可选的，处理器810，还用于若所述分频器输出的多个时钟频率均位于所述通信频段对应的频率区间之内，则调整输入至所述接收器的时钟信号的时钟频率，以便所述分频器对调整后的时钟频率进行分频，输出调整后的多个时钟频率，所述调整后的多个时钟频率中包括所述目标时钟频率；控制所述选择器输出包括所述目标时钟频率的时钟信号。判断所述振荡器输出的时钟频率是否位于所述通信频段对应的频率区间之外；若是，则则控制所述选择器输出包括所述振荡器输出的时钟频率的时钟信号。
应理解的是，本申请实施例中，输入单元804可以包括图形处理器(GraphicsProcessing Unit，GPU)8041和麦克风8042，图形处理器8041对在视频捕获模式或图像捕获模式中由图像捕获装置(如摄像头)获得的静态图片或视频的图像数据进行处理。显示单元806可包括显示面板8061，可以采用液晶显示器、有机发光二极管等形式来配置显示面板8061。用户输入单元807包括触控面板8071以及其他输入设备8072。触控面板8071，也称为触摸屏。触控面板8071可包括触摸检测装置和触摸控制器两个部分。其他输入设备8072可以包括但不限于物理键盘、功能键(比如音量控制按键、开关按键等)、轨迹球、鼠标、操作杆，在此不再赘述。存储器809可用于存储软件程序以及各种数据，包括但不限于应用程序和操作系统。处理器810可集成应用处理器和调制解调处理器，其中，应用处理器主要处理操作系统、用户界面和应用程序等，调制解调处理器主要处理无线通信。可以理解的是，上述调制解调处理器也可以不集成到处理器810中。
本申请实施例还提供一种可读存储介质，所述可读存储介质上存储有程序或指令，该程序或指令被处理器执行时实现上述时钟频率输出控制方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
其中，所述处理器为上述实施例中所述的电子设备中的处理器。所述可读存储介质，包括计算机可读存储介质，如计算机只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等。
本申请实施例另提供了一种芯片，所述芯片包括处理器和通信接口，所述通信接口和所述处理器耦合，所述处理器用于运行程序或指令，实现上述时钟频率输出控制方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
应理解，本申请实施例提到的芯片还可以称为系统级芯片、系统芯片、芯片系统或片上系统芯片等。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。此外，需要指出的是，本申请实施方式中的方法和装置的范围不限按示出或讨论的顺序来执行功能，还可包括根据所涉及的功能按基本同时的方式或按相反的顺序来执行功能，例如，可以按不同于所描述的次序来执行所描述的方法，并且还可以添加、省去、或组合各种步骤。另外，参照某些示例所描述的特征可在其他示例中被组合。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本申请各个实施例所述的方法。
上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

Claims (14)

1.一种集成电路，其特征在于，包括接收器，分频器和选择器，其中：
所述接收器的输入端用于输入时钟信号，所述接收器的输出端与分频器的输入端连接；
所述分频器的输出端与所述选择器的第一输入端连接，用于输出分频后的多个时钟频率至所述选择器；
所述选择器的输出端输出包括目标时钟频率的时钟信号，所述目标时钟频率位于电子设备的通信频段对应的频率区间之外。
2.如权利要求1所述的集成电路，其特征在于，所述集成电路还包括振荡器，其中：
所述振荡器的输出端与所述选择器的第二输入端连接，在所述振荡器输出的时钟频率位于所述频率区间之外的情况下，所述目标时钟频率为所述振荡器输出的时钟频率。
3.如权利要求1所述的集成电路，其特征在于，所述分频器中包括多个分频电路，所述多个分频电路至少包括以下两种：
1/4倍的分频电路，1/3倍的分频电路，1/2倍的分频电路，2/3倍的分频电路。
4.如权利要求1所述的集成电路，其特征在于，所述接收器包括串行转并行电路，其中：
所述串行转并行电路对所述接收器输入的时钟信号的时钟频率进行1/4倍的分频转换后，输出至所述分频器。
5.如权利要求1所述的集成电路，其特征在于，
所述接收器输入的时钟信号为移动行业处理器接口标准MIPI的时钟信号，且，所述接收器输入的时钟信号的时钟频率可调。
6.一种电子设备，其特征在于，包括如权利要求1-5任一项所述的集成电路。
7.一种基于权利要求1-5任一项所述的集成电路的时钟频率输出控制方法，其特征在于，包括：
获取所述电子设备的通信频段；
当所述集成电路输出的时钟信号的时钟频率位于所述通信频段对应的频率区间之内时，控制所述选择器输出包括所述目标时钟频率的时钟信号。
8.如权利要求7所述的方法，其特征在于，若所述分频器输出的多个时钟频率均位于所述通信频段对应的频率区间之内，则所述方法还包括：
调整输入至所述接收器的时钟信号的时钟频率，以便所述分频器对调整后的时钟频率进行分频，输出调整后的多个时钟频率，所述调整后的多个时钟频率中包括所述目标时钟频率；
控制所述选择器输出包括所述目标时钟频率的时钟信号。
9.如权利要求7所述的方法，其特征在于，在控制所述选择器输出包括所述目标时钟频率的时钟信号之前，还包括：
判断所述振荡器输出的时钟频率是否位于所述通信频段对应的频率区间之外；
若是，则控制所述选择器输出包括所述振荡器输出的时钟频率的时钟信号。
10.一种基于权利要求1-5任一项所述的集成电路的时钟频率输出控制装置，其特征在于，包括：
获取模块，获取所述电子设备的通信频段；
输出控制模块，当所述集成电路输出的时钟信号的时钟频率位于所述通信频段对应的频率区间之内时，控制所述选择器输出包括所述目标时钟频率的时钟信号。
11.如权利要求10所述的时钟频率输出控制装置，其特征在于，若所述分频器输出的多个时钟频率均位于所述通信频段对应的频率区间之内，则所述输出控制模块还包括：
调整输入至所述接收器的时钟信号的时钟频率，以便所述分频器对调整后的时钟频率进行分频，输出调整后的多个时钟频率，所述调整后的多个时钟频率中包括所述目标时钟频率；
控制所述选择器输出包括所述目标时钟频率的时钟信号。
12.如权利要求10所述的时钟频率输出控制装置，其特征在于，
所述输出控制模块在控制所述选择器输出包括所述目标时钟频率的时钟信号之前，判断所述振荡器输出的时钟频率是否位于所述通信频段对应的频率区间之外；
若是，则控制所述选择器输出包括所述振荡器输出的时钟频率的时钟信号。
13.一种电子设备，其特征在于，包括处理器，存储器及存储在所述存储器上并可在所述处理器上运行的程序或指令，所述程序或指令被所述处理器执行时实现如权利要求7-9任一项所述的时钟频率输出控制方法的步骤。
14.一种可读存储介质，其特征在于，所述可读存储介质上存储程序或指令，所述程序或指令被处理器执行时实现如权利要求7-9任一项所述的时钟频率输出控制方法的步骤。
CN202011241543.4A 2020-11-09 2020-11-09 集成电路、电子设备、时钟频率输出控制方法和装置 Pending CN112350724A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011241543.4A CN112350724A (zh) 2020-11-09 2020-11-09 集成电路、电子设备、时钟频率输出控制方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011241543.4A CN112350724A (zh) 2020-11-09 2020-11-09 集成电路、电子设备、时钟频率输出控制方法和装置

Publications (1)

Publication Number Publication Date
CN112350724A true CN112350724A (zh) 2021-02-09

Family

ID=74429128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011241543.4A Pending CN112350724A (zh) 2020-11-09 2020-11-09 集成电路、电子设备、时钟频率输出控制方法和装置

Country Status (1)

Country Link
CN (1) CN112350724A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113688081A (zh) * 2021-07-06 2021-11-23 平头哥(上海)半导体技术有限公司 时钟电路、计算装置和片上系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113688081A (zh) * 2021-07-06 2021-11-23 平头哥(上海)半导体技术有限公司 时钟电路、计算装置和片上系统

Similar Documents

Publication Publication Date Title
US10867165B2 (en) Custom gesture collection and recognition system having machine learning accelerator
CN112150962B (zh) 芯片时钟频率调整方法、装置、芯片及电子设备
CN113014288B (zh) 降低天线电磁波吸收比值的方法、装置及电子设备
CN112332931A (zh) 规避蓝牙干扰方法及电子设备
CN112135355B (zh) 频段干扰处理方法、频段干扰处理装置和电子设备
CN111182236A (zh) 一种图像合成方法、装置、存储介质及终端设备
CN113835656A (zh) 显示方法、装置及电子设备
CN114784894A (zh) 无线充电方法、装置、电子设备及介质
CN112350724A (zh) 集成电路、电子设备、时钟频率输出控制方法和装置
CN113099036B (zh) 毫米波天线模组的控制方法、装置和电子设备
CN113038273B (zh) 视频帧处理方法、装置、存储介质及电子设备
CN108700975B (zh) 一种触摸面板的抗干扰方法及装置
CN113835657A (zh) 显示方法及电子设备
CN111970024A (zh) 通信网络控制方法、装置和电子设备
CN112367099A (zh) 时钟信号的处理方法、装置及电子设备
CN109561642B (zh) 电磁干扰控制方法及相关产品
CN114978229A (zh) 射频控制方法、装置及电子设备
CN111786696A (zh) 天线调节方法、电路、装置和电子设备
CN111694498B (zh) 界面显示方法、装置及电子设备
CN113691967A (zh) 蓝牙扫描频率调整方法和装置
CN112532971A (zh) 影像处理方法、装置、显示终端以及计算机可读存储介质
CN113641214A (zh) 时钟校准电路、时钟校准方法及相关设备
CN114339072A (zh) 图像处理电路、方法和电子设备
CN113784216A (zh) 视频卡顿识别方法、装置、终端设备以及存储介质
CN112929832A (zh) 位置追踪方法、装置、电子设备和可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination