CN112350723A - 用于检测环路振荡器锁定的电路 - Google Patents

用于检测环路振荡器锁定的电路 Download PDF

Info

Publication number
CN112350723A
CN112350723A CN202011290399.3A CN202011290399A CN112350723A CN 112350723 A CN112350723 A CN 112350723A CN 202011290399 A CN202011290399 A CN 202011290399A CN 112350723 A CN112350723 A CN 112350723A
Authority
CN
China
Prior art keywords
control signal
loop oscillator
charging
capacitor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011290399.3A
Other languages
English (en)
Other versions
CN112350723B (zh
Inventor
李德建
杨小坤
唐晓柯
杨立新
王小曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
State Grid Information and Telecommunication Co Ltd
State Grid Shanghai Electric Power Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Original Assignee
State Grid Corp of China SGCC
State Grid Information and Telecommunication Co Ltd
State Grid Shanghai Electric Power Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, State Grid Information and Telecommunication Co Ltd, State Grid Shanghai Electric Power Co Ltd, Beijing Smartchip Microelectronics Technology Co Ltd filed Critical State Grid Corp of China SGCC
Priority to CN202011290399.3A priority Critical patent/CN112350723B/zh
Publication of CN112350723A publication Critical patent/CN112350723A/zh
Application granted granted Critical
Publication of CN112350723B publication Critical patent/CN112350723B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明实施例提供一种用于检测环路振荡器锁定的电路，属于集成电路设计领域。所述电路包括：电荷泵和电容，其中所述电荷泵包括串联在一起的充电模块和放电模块，所述充电模块受充电控制信号的控制而对所述电容进行充电，其中所述充电控制信号经由所述环路振荡器的至少两级反相器的输出的逻辑运算而形成；所述放电模块受放电控制信号的控制而对所述电容进行放电，其中所述放电控制信号经由所述环路振荡器的至少两级反相器的输出的逻辑运算而形成；将所述电容与所述电荷泵相连的一端的信号检测为锁定信号，在所述锁定信号为高电平的情况下，指示所述环路振荡器锁定。其能够实时精确的检测环路振荡器的状态。

Description

用于检测环路振荡器锁定的电路
技术领域
本发明涉及集成电路设计领域，具体地涉及一种用于检测环路振荡器锁定的电路。
背景技术
一般情况下，时钟产生电路是芯片的重要组成部分。芯片的正常启动、运行、通信、计时等功能和性能的好坏严重依赖于时钟的质量。时钟的起振时间影响芯片的启动时间；时钟的稳定性影响芯片的运行和通信的稳定性；时钟的精度影响计时的精度等。
为了满足芯片不同模块对时钟的不同要求，通常情况下芯片内部会配置多种时钟产生电路，各种时钟产生电路之间的性能和用途也各不相同。环路振荡器由于具有结构简单、面积小、功耗低、起振快等优点，被广泛应用于芯片启动和低功耗运行模式之中。如图1所示，环路振荡器一般由2n+1个相同反相器作为延时单元串联构成，环路振荡器接收基准产生电路产生的基准电压和基准电流，锁定检测电路用于检测环路振荡器是否处于锁定状态，并输出锁定信号(LOCKED信号)。环路振荡器经过输出驱动而输出时钟信号(CLK_OUT)。环路在锁定条件下，第i个延时单元自身延时引起的相位差Φi。
随着芯片电源电压、温度和工艺角的变化，延时单元的特性和延时时间会发生很大的变化，进而影响环路振荡器的起振时间和频率。极端情况下，外部环境的变化也会导致环路振荡器停振，进而导致芯片工作失常。为了实时检测环路振荡器的状态，需要设计一种实时检测环路振荡器锁定的电路。
在相关设计中，为了保证系统的稳定，如图2所示，一种通常的做法是芯片上电后等待一段时间Tdelay，在时钟模块输出稳定后输出高电平的锁定信号(LOCKED信号)，系统再正常工作。其中，等待时间的长短通过电路仿真确定。振荡器的起振时间不仅受到工艺角的影响，同时，在芯片的实际应用过程中，振荡器起振也受到外部环境的影响，例如电源电压，环境温度和外部干扰等。
为了解决以上问题，相关设计中也会经常采用图3所示的电路结构。其中，SW1、SW2、电容C1与上下两个电流源组成电荷泵1电路，SW3、SW4、电容C2与上下两个电流源组成电荷泵2电路，其中充电电流为N*I，放电电流为I，N≥1。当输入时钟信号Clk为占空比为50％左右的时钟时，电荷泵1对a点电位进行充电，若干周期后，a点电位达到电源电压附近。同理，若干周期后，b点电压被电荷泵2充电到电源附近。a、b两点经过与门后输出LOCKED信号为高，此信号作为振荡器锁定信号。当输入Clk为高电平或者低电平时，a、b两点电压必将有一个为低电平，此时输出LOCKED信号为低电平。
通过对以上现有技术的研究和实际电路系统应用环境的考虑很容易发现现有技术存在以下缺点：
(1)对于第一种方案有两个弊端：第一、等待的时间必须选择全工艺角仿真中启动时间最长的，这就导致系统的启动时间延长了；第二、当振荡器由于某种原因工作不正常或者停振了，该种方法不能及时报警。
(2)第二种方案的弊端是：第一、为了保证正常报警，当输入Clk的时钟频率很低时，电荷泵电路的时间常数需要设计的很大才能保证电容内的电荷不会在一个时钟周期内放光。这就需要很大的电容和很小的电流I，当电流达到最小的设计极限时，就只能增大电容，电容的增大会导致面积增加。第二、两套电荷泵电路会导致功耗增加一倍。第三、该方法只能判断电路输出级是否起振，无法判断此时电路的其他级输出是否正常，为了保证其他级输出是正常的，电路必须做足够的延时处理，这样就不能达到对电路其他输出级的实时检测。
发明内容
本发明实施例的目的是提供一种用于检测环路振荡器锁定的电路，用于解决上述技术问题。
为了实现上述目的，本发明实施例提供一种用于检测环路振荡器锁定的电路，所述环路振荡器由2n+1级相同反相器作为延时单元串联构成，其中n为正整数，所述电路包括：电荷泵和电容，其中所述电荷泵包括串联在一起的充电模块和放电模块，所述充电模块受充电控制信号的控制而对所述电容进行充电，其中所述充电控制信号经由所述环路振荡器的至少两级反相器的输出的逻辑运算而形成；所述放电模块受放电控制信号的控制而对所述电容进行放电，其中所述放电控制信号经由所述环路振荡器的至少两级反相器的输出的逻辑运算而形成；将所述电容与所述电荷泵相连的一端的信号检测为锁定信号，在所述锁定信号为高电平的情况下，指示所述环路振荡器锁定。
可选的，所述充电模块的一端与外部电源连接，所述充电模块的另一端与所述电容的与所述电荷泵相连的一端连接；所述放电模块的一端与所述电容的输入端连接，所述放电模块的另一端接地；以及所述电容与所述电荷泵不相连的另一端接地。
可选的，所述充电模块包括串联连接的第一电流源和第一开关，所述第一开关受所述充电控制信号的控制；以及所述放电模块包括串联连接的第二电流源和第二开关，所述第二开关受所述放电控制信号的控制。
可选的，所述放电控制信号和所述充电控制信号满足以下条件：在所述环路振荡器处于锁定状态的情况下，充电电流与充电时间的乘积大于放电电流与放电时间的乘积；以及在所述环路振荡器处于非锁定状态或停振状态的情况下，所述充电电流与充电时间的乘积小于放电电流与放电时间的乘积或者所述充电模块不对所述电容充电且所述放电模块一直对所述电容进行放电，以使所述锁定信号输出为低电平。
可选的，所述充电模块对所述电容进行充电的电流大小为N*I，所述放电模块对所述电容进行放电的电流大小为I，其中N≥1。
可选的，在所述环路振荡器处于锁定状态的情况下，所述充电时间与所述放电时间相等或不相等。
可选的，所述充电控制信号和/或所述放电控制信号经由所述环路振荡器的相邻或非相邻连接的两级反相器的输出的逻辑运算而形成。
可选的，所述充电控制信号和/或所述放电控制信号经由所述环路振荡器的多于两级的反相器的输出的逻辑运算而形成。
可选的，所述充电控制信号经由所述环路振荡器的第2n-2级反相器和第2n-1级反相器的输出之间相与而形成；以及所述放电控制信号经由所述环路振荡器的第1级反相器和第2n+1级反相器的输出之间异或而形成。
可选的，在所述环路振荡器处于锁定状态的情况下，在所述环路振荡器的一个时钟周期内：所述充电控制信号的最小充电时间为相邻两个反相器之间的延时，最大充电时间为所述环路振荡器的半个时钟周期；以及所述放电控制信号的最小放电时间间隔为相邻两个反相器之间的延时，最大放电时间间隔不超过所述环路振荡器的一个时钟周期。
本发明实施例提供的用于检测环路振荡器锁定的电路具有以下技术优势：
(1)结构简单，电路仅包括一个电荷泵电路，相较于需要采用两个电荷泵的传统结构，降低了功耗，减小了芯片的面积。
(2)充电控制信号和放电控制信号均是由环路振荡器的不同的反相器的输出的逻辑运算而形成的，这使得电荷泵的充放电时间可以进行灵活配置。
(3)在环路振荡器处于锁定状态下，依据环路振荡器反相器输出的逻辑运算而形成的充电控制信号和放电控制信号可以使得电荷泵充电和放电的时间很短，从而使得静态功耗很低。
(4)在环路振荡器处于锁定状态下，环路振荡器的各级反相器的输出之间的相位关系是固定的，基于固定相位关系的锁定检测可以实时精确的检测环路振荡器的状态，避免出现误检测和不能实时检测状态的缺点。
本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：
图1示出了环路振荡器的结构示意图；
图2示出了相关技术中一种检测环路振荡器锁定的电路信号示意图；
图3示出了相关技术中另一种检测环路振荡器锁定的电路结构示意图；
图4示出了根据本发明一实施例的用于检测环路振荡器锁定的电路的结构框图；
图5示出了根据本发明一实施例的用于检测环路振荡器锁定的电路的示意图；以及
图6示出了一实施例中环路振荡器的各级反相器的输出、充电控制信号、放电控制信号、和锁定信号的示意图。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
图4示出了根据本发明一实施例的用于检测环路振荡器锁定的电路的结构框图。如图4所示，本发明实施例提供一种用于检测环路振荡器锁定的电路，所述环路振荡器由2n+1级相同反相器作为延时单元串联构成，其中n为正整数，所述电路包括：电荷泵410和电容420，其中所述电荷泵包括串联在一起的充电模块411和放电模块412。
所述充电模块411受充电控制信号的控制而对所述电容420进行充电，其中所述充电控制信号经由所述环路振荡器的至少两个反相器的输出的逻辑运算而形成。所述放电模块412受放电控制信号的控制而对所述电容420进行放电，其中所述放电控制信号经由所述环路振荡器的至少两个反相器的输出的逻辑运算而形成。将所述电容420与所述电荷泵410相连的一端的信号检测为锁定信号，在所述锁定信号为高电平的情况下，指示所述环路振荡器锁定。相应地，在所述锁定信号为低电平的情况下，指示所述环路振荡器处于非锁定状态或停振状态。
所述充电模块411的一端与外部电源连接，所述充电模块411的另一端与所述电容420的输入端连接。所述放电模块412的一端与所述电容420的输入端连接，所述放电模块412的另一端接地。所述电容420与所述电荷泵410不相连的另一端接地。
所述充电控制信号和所述放电控制信号使得：在所述环路振荡器处于锁定状态时，电容被充电至高电平，从而输出的锁定信号也为高电平；在所述环路振荡器处于非锁定状态或停振状态时，电荷泵模块一直处于对电容的放电状态，直到电容上的电荷被放光，使得电容被放电至低电平，从而输出的锁定信号也为低电平。
图5示出了根据本发明一实施例的用于检测环路振荡器锁定的电路的示意图。如图5所示，在一实施例中，电荷泵的充电模块可以由串联连接的第一电流源和第一开关K1组成，电荷泵的放电模块可以由串联连接的第二电流源和第二开关K2组成，其中第一开关K1受充电控制信号的控制，第二开关K2受放电控制信号的控制。其中第一电流源的一端与外部电源连接，另一端与第一开关K1的一端连接，第一开关K1的另一端与电容C的一端连接。另外，第一开关K1的另一端还与第二开关K2的一端连接。第二开关K2的一端与电容的一端连接，另一端与第二电流源的一端连接。第二电流源的另一端接地。电容C的另一端接地。将所述电容C与所述电荷泵相连的一端的信号作为锁定信号输出，这里锁定信号以LOCKED信号表示。在LOCKED信号为高电平的情况下，指示所述环路振荡器锁定。在LOCKED信号为低电平的情况下，指示所述环路振荡器处于非锁定状态或停振状态。
第一电流源和第一开关K1的位置关系不限于图5所示，例如，第一电流源和第一开关K1的位置可以颠倒，由第一开关K1与外部电源相连。相应地，第二电流源与第二开关K2的位置关系不限于图5所示，例如，第二电流源和第二开关K2的位置可以颠倒，由第二开关K2接地。
充电控制信号可以是环路振荡器的某些特定级(两级或更多级)反相器的输出的逻辑运算形成，从而对电容C进行充电。放电控制信号可以是环路振荡器的某些特定级(两级或更多级)反相器的输出的逻辑运算形成，从而对电容C进行放电。所述逻辑运算包括任意种类的逻辑运算，例如所述逻辑运算可以是与、或、异或、或其组合等。针对不同的逻辑运算，可以使用不同级的反相器的输出。针对充电控制信号和放电控制信号可以使用不同级的反相器的输出。得到充电控制信号和放电控制信号的逻辑运算可以是相同或不同的。
放电控制信号和充电控制信号应满足：在所述环路振荡器处于锁定状态的情况下，充电电流与充电时间的乘积大于放电电流与放电时间的乘积；以及在所述环路振荡器处于非锁定状态或停振状态的情况下，所述充电电流与充电时间的乘积小于放电电流与放电时间的乘积或者所述充电模块不对所述电容充电且所述放电模块一直对所述电容进行放电，以使所述锁定信号输出为低电平。
充电模块对电容进行充电的电流大小可以为N*I，放电模块对电容进行放电的电流大小可以为I，其中N≥1。在所述环路振荡器处于锁定状态的情况下，充电电流和放电电流满足约束条件N*I*T1>I*T2，其中T1为所述充电模块对所述电容进行充电的充电时间，T2为所述放电模块对所述电容进行放电的放电时间。在满足锁定状态时充电电流与充电时间的乘积大于放电电流与放电时间的乘积的情况下，充电电流可以大于放电电流，也可以等于放电电流。
可选的，在满足锁定状态时充电电流与充电时间的乘积大于放电电流与放电时间的乘积的情况下，充电时间与放电时间也可以相等，或者也可以不相等。例如，在所述环路振荡器处于锁定状态的情况下，充电时间与放电时间相等而充电电流大于放电电流，或者充电电流等于放电电流而充电时间大于放电时间。
图6示出了一实施例中环路振荡器的各级反相器的输出、充电控制信号、放电控制信号、和锁定信号(LOCKED信号)的示意图。当环路振荡器处于非锁定状态或停振状态的情况下，各级的输出状态不确定，但是，在锁定情况下，各级之间的相位输出确定，如图6所示。每个反相器因自身延时而引起的相位差为Φi，Φi针对各个反相器相等。
在图6所示的实施例中，为了减小电荷泵的时间常数，进而减小芯片的面积，此处将电荷泵的充放电时间定为一个延时单元的时间，即Φi。所述充放电时间是指图中高电平信号的宽度。如此设计，使得在电路锁定状态下，电荷泵充电和放电的时间可以很短，静态功耗很低。
如图6中所示，充电控制信号经由所述环路振荡器的第2n-2级反相器和第2n-1级反相器的输出之间相与而形成；以及放电控制信号经由所述环路振荡器的第1级反相器和第2n+1级反相器的输出之间异或而形成，这里，n≥2。所述充电控制信号和放电控制信号能够满足上文所述的约束条件：在所述环路振荡器处于锁定状态的情况下，N*I*T1>I*T2。当环路振荡器电路锁定后，电容被充电至高电平，相应的，输出的LOCKED信号也是高电平。图中LOCKED信号高过图中虚线所示的部分为高电平，这是因为电容需要一段时间来充电至高电平。
为了避免出现误报警的情况，放电控制信号不仅要包含锁定状态下的控制逻辑，而且还要包含非锁定状态或停振状态下的控制逻辑，非锁定状态或停振状态下的控制逻辑要考虑对应相位下的各种逻辑的组合，使电荷泵电路在非锁定或停振状态下一直处于对电容的放电状态。使用第1级反相器和第2n+1级反相器的输出之间的异或形成的放电控制信号可以满足该要求。当环路振荡器处在非锁定状态或停振状态下，环路振荡器的延时单元的输出状态不确定，但是由于2n-2级输出和2n-1级输出、第1级输出和第2n+1级输出分别是两个反相器的输入和输出，因此静态条件下他们的相位是相反的，从而可以确保充电控制信号保持输出为低电平，而放电控制信号保持输出为高电平。也即，在当环路振荡器处在非锁定状态或停振状态下，电荷泵电路将一直处于对电容进行放电的状态，导致输出的LOCKED信号为低电平，指示环路振荡器处于非锁定状态或停振状态。
图6示出的充电控制信号和放电控制信号的示意图仅作为示例而不用于限制本发明实施例。基于图6所示的设计思路，充电控制信号和放电控制信号可以有多种实现方式。例如，所述充电控制信号和/或所述放电控制信号经由所述环路振荡器的相邻或非相邻连接的两级反相器的输出的逻辑运算而形成。举例而言，充电控制信号和放电控制信号均可由环路振荡器的相邻的两级反相器的输出的逻辑运算而形成、或者充电控制信号由环路振荡器的相邻的两级反相器的输出的逻辑运算而形成，放电控制信号由环路振荡器的非相邻的两级反相器的输出的逻辑运算而形成、或者充电控制信号由环路振荡器的非相邻的两级反相器的输出的逻辑运算而形成，放电控制信号由环路振荡器的相邻的两级反相器的输出的逻辑运算而形成、或者充电控制信号和放电控制信号均可由环路振荡器的非相邻的两级反相器的输出的逻辑运算而形成。
可选的，所述充电控制信号和/或所述放电控制信号经由所述环路振荡器的多于两级的反相器的输出的逻辑运算而形成，其中所述多于两级的反相器可以是相邻的或不相邻的。例如由三级反相器的输出的逻辑运算而形成。
进一步可选的，在所述环路振荡器处于锁定状态的情况下，在所述环路振荡器的一个时钟周期内：所述充电控制信号的最小充电时间为相邻两个反相器之间的延时，最大充电时间为所述环路振荡器的半个时钟周期；以及所述放电控制信号的最小放电时间为相邻两个反相器之间的延时，最大放电时间不超过所述环路振荡器的一个时钟周期。其中所述充电时间或放电时间是指高电平信号的宽度。在保证前述对充电和放电时间的约束条件的情况下，使用环路振荡器的不同反相器的输出的逻辑运算而形成充电和放电控制信号，使得电荷泵的充放电时间可以进行灵活配置。
本发明实施例提供的用于检测环路振荡器锁定的电路具有以下技术优势：
(1)结构简单，电路仅包括一个电荷泵电路，相较于需要采用两个电荷泵的传统结构，降低了功耗，减小了芯片的面积。
(2)充电控制信号和放电控制信号均是由环路振荡器的不同的反相器的输出的逻辑运算而形成的，这使得电荷泵的充放电时间可以进行灵活配置。
(3)在环路振荡器处于锁定状态下，依据环路振荡器反相器输出的逻辑运算而形成的至少充电控制信号可以使得电荷泵充电的时间很短，在一定程度上降低了静态功耗。
(4)在环路振荡器处于锁定状态下，环路振荡器的各级反相器的输出之间的相位关系是固定的，基于固定相位关系的锁定检测可以实时精确的检测环路振荡器的状态，避免出现误检测和不能实时检测状态的缺点。
需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (10)

1.一种用于检测环路振荡器锁定的电路，其特征在于，所述环路振荡器由2n+1级相同反相器作为延时单元串联构成，其中n为正整数，所述电路包括：电荷泵和电容，其中所述电荷泵包括串联在一起的充电模块和放电模块，
所述充电模块受充电控制信号的控制而对所述电容进行充电，其中所述充电控制信号经由所述环路振荡器的至少两级反相器的输出的逻辑运算而形成；
所述放电模块受放电控制信号的控制而对所述电容进行放电，其中所述放电控制信号经由所述环路振荡器的至少两级反相器的输出的逻辑运算而形成；
将所述电容与所述电荷泵相连的一端的信号检测为锁定信号，在所述锁定信号为高电平的情况下，指示所述环路振荡器锁定。
2.根据权利要求1所述的电路，其特征在于，
所述充电模块的一端与外部电源连接，所述充电模块的另一端与所述电容的与所述电荷泵相连的一端连接；
所述放电模块的一端与所述电容的输入端连接，所述放电模块的另一端接地；以及
所述电容与所述电荷泵不相连的另一端接地。
3.根据权利要求2所述的电路，其特征在于，
所述充电模块包括串联连接的第一电流源和第一开关，所述第一开关受所述充电控制信号的控制；以及
所述放电模块包括串联连接的第二电流源和第二开关，所述第二开关受所述放电控制信号的控制。
4.根据权利要求1所述的电路，其特征在于，所述放电控制信号和所述充电控制信号满足以下条件：
在所述环路振荡器处于锁定状态的情况下，充电电流与充电时间的乘积大于放电电流与放电时间的乘积；以及
在所述环路振荡器处于非锁定状态或停振状态的情况下，所述充电电流与充电时间的乘积小于放电电流与放电时间的乘积或者所述充电模块不对所述电容充电且所述放电模块一直对所述电容进行放电，以使所述锁定信号输出为低电平。
5.根据权利要求4所述的电路，其特征在于，所述充电模块对所述电容进行充电的电流大小为N*I，所述放电模块对所述电容进行放电的电流大小为I，其中N≥1。
6.根据权利要求4所述的电路，其特征在于，在所述环路振荡器处于锁定状态的情况下，所述充电时间与所述放电时间相等或不相等。
7.根据权利要求4所述的电路，其特征在于，所述充电控制信号和/或所述放电控制信号经由所述环路振荡器的相邻或非相邻连接的两级反相器的输出的逻辑运算而形成。
8.根据权利要求4所述的电路，其特征在于，所述充电控制信号和/或所述放电控制信号经由所述环路振荡器的多于两级的反相器的输出的逻辑运算而形成。
9.根据权利要求1所述的电路，其特征在于，
所述充电控制信号经由所述环路振荡器的第2n-2级反相器和第2n-1级反相器的输出之间相与而形成；以及
所述放电控制信号经由所述环路振荡器的第1级反相器和第2n+1级反相器的输出之间异或而形成。
10.根据权利要求1所述的电路，其特征在于，在所述环路振荡器处于锁定状态的情况下，在所述环路振荡器的一个时钟周期内：
所述充电控制信号的最小充电时间为相邻两个反相器之间的延时，最大充电时间为所述环路振荡器的半个时钟周期；以及
所述放电控制信号的最小放电时间间隔为相邻两个反相器之间的延时，最大放电时间间隔不超过所述环路振荡器的一个时钟周期。
CN202011290399.3A 2020-11-17 2020-11-17 用于检测环路振荡器锁定的电路 Active CN112350723B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011290399.3A CN112350723B (zh) 2020-11-17 2020-11-17 用于检测环路振荡器锁定的电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011290399.3A CN112350723B (zh) 2020-11-17 2020-11-17 用于检测环路振荡器锁定的电路

Publications (2)

Publication Number Publication Date
CN112350723A true CN112350723A (zh) 2021-02-09
CN112350723B CN112350723B (zh) 2022-01-14

Family

ID=74364143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011290399.3A Active CN112350723B (zh) 2020-11-17 2020-11-17 用于检测环路振荡器锁定的电路

Country Status (1)

Country Link
CN (1) CN112350723B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023216171A1 (zh) * 2022-05-10 2023-11-16 上海韬润半导体有限公司 时钟缓冲电路以及模数转换器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621297A (zh) * 2009-08-03 2010-01-06 和芯微电子(四川)有限公司 锁相环频率锁定的检测方法及电路
US9742380B1 (en) * 2016-06-01 2017-08-22 Xilinx, Inc. Phase-locked loop having sampling phase detector
CN108039876A (zh) * 2017-12-21 2018-05-15 上海华力微电子有限公司 一种张驰型振荡电路
CN110112908A (zh) * 2019-05-17 2019-08-09 湖南国科微电子股份有限公司 一种电荷泵、控制方法及芯片

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621297A (zh) * 2009-08-03 2010-01-06 和芯微电子(四川)有限公司 锁相环频率锁定的检测方法及电路
US9742380B1 (en) * 2016-06-01 2017-08-22 Xilinx, Inc. Phase-locked loop having sampling phase detector
CN108039876A (zh) * 2017-12-21 2018-05-15 上海华力微电子有限公司 一种张驰型振荡电路
CN110112908A (zh) * 2019-05-17 2019-08-09 湖南国科微电子股份有限公司 一种电荷泵、控制方法及芯片

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023216171A1 (zh) * 2022-05-10 2023-11-16 上海韬润半导体有限公司 时钟缓冲电路以及模数转换器

Also Published As

Publication number Publication date
CN112350723B (zh) 2022-01-14

Similar Documents

Publication Publication Date Title
US6492862B2 (en) Charge pump type voltage conversion circuit having small ripple voltage components
US6255886B1 (en) Method for protecting an integrated circuit during burn-in testing
US5577086A (en) Clock signal generation circuit capable of operating at high speed with high frequency
US7529961B2 (en) Semiconductor device with clock failure detection circuitry
EP2553541B1 (en) Failsafe oscillator monitor and alarm
US6133770A (en) Phase locked loop circuit
US9083338B2 (en) Digital noise protection circuit and method
US7342427B1 (en) Automatic clock based power-down circuit
KR100231810B1 (ko) 클럭 신호를 동적으로 발생하는 회로 및 방법
JP3652304B2 (ja) クロック生成回路及びクロック生成方法
CN112350723B (zh) 用于检测环路振荡器锁定的电路
US6956416B2 (en) Powerup control of PLL
US7215166B2 (en) DLL circuit with delay equal to one clock cycle
US8030977B2 (en) Clock generating circuit
US11848644B2 (en) Resistor-capacitor oscillation circuit
US8319525B2 (en) Flip-flop circuit and leakage current suppression circuit utilized in a flip-flop circuit
KR19990072534A (ko) 위상비교기
US6373343B1 (en) Oscillator and method
US11194359B2 (en) Clock monitoring circuit and integrated circuit including the same
US6369628B1 (en) Phase alignment circuit for periodic signals
US6911873B2 (en) Detection circuit and method for an oscillator
JP2800741B2 (ja) 電源回路
CN217238254U (zh) 时钟振荡器的逻辑信号检测电路、mcu芯片及bms芯片
US6566965B2 (en) PLL circuit including a DC power source alarm
US8559246B2 (en) Digital retention voltage generation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant