CN112350686B

CN112350686B - 一种基于电感补偿的差分数控衰减器

Info

Publication number: CN112350686B
Application number: CN202011198503.6A
Authority: CN
Inventors: 邓惠中; 刘志哲; 曹玉雄; 洪祥; 聂利鹏; 刘晓东
Original assignee: Tuowei Electronic Technology Shanghai Co ltd
Current assignee: Tuowei Electronic Technology Shanghai Co ltd
Priority date: 2020-10-31
Filing date: 2020-10-31
Publication date: 2023-03-24
Anticipated expiration: 2040-10-31
Also published as: CN112350686A

Abstract

本公开的实施例提供了一种基于电感补偿的差分数控衰减器。所述衰减器包括依次排列的衰减单元；第一衰减单元的差分输入正端连接衰减器的差分输入正端RFIN+，差分输入负端连接衰减器的差分输入负端RFIN‑；第二衰减单元的差分输出正端为衰减器的差分输出正端RFOUT+，差分输出负端为衰减器的差分输出负端RFOUT‑；上一级衰减单元的差分输出正端与下一级衰减单元的差分输入正端之间，上一级衰减单元的差分输出负端与下一级衰减单元的差分输入负端之间分别设置有电感进行阻抗匹配。本公开的实施例通过级联多个衰减单元并优化衰减单元的排布顺序，采用电感网络补偿衰减附加相移，实现了宽带、高精度、高线性度、低损耗、低附加相移、低成本、易集成的差分衰减器。

Description

一种基于电感补偿的差分数控衰减器

技术领域

本公开的实施例一般涉及集成电路技术领域，并且更具体地，涉一种基于电感补偿的差分数控衰减器。

背景技术

随着无线通信技术的发展，相控阵技术已广泛应用于雷达和通信系统。具有幅相控制功能的收发芯片是相控阵系统的重要组成部分，其性能和成本直接决定相控阵系统的应用前景。应用于相控阵收发芯片的衰减器控制接收通道的信号增益，确保各个发射/接收组件中的输出信号幅度相同，并对接收信号进行幅度加权以减弱接收信号的旁瓣电平。作为幅度控制电路，无源数控衰减器具有可变增益放大器所不具备的宽带、高线性度、低功耗特性，使得数控衰减器更加广泛的应用于相控阵系统中。

随着硅基工艺的不断进步，与GaAs砷化镓复合物工艺相比，CMOS硅基工艺可实现更高的集成度、更小的面积、更低的成本、更易与CMOS数字电路集成、适合大规模量产。CMOS收发芯片中的低噪声放大器、功率放大器等常使用差分结构，因此研究CMOS差分衰减器具有重要意义。

常用的衰减器有分布式衰减器和开关型衰减器两种，分布式衰减器尺寸较大，不适用于集成度较高的相控阵收发芯片。开关型衰减器通过控制开关的导通与断开选择不同的衰减路径，实现衰减调谐。开关型衰减器的各项指标之间存在相互制约的关系。通常需采用增大晶体管宽度的方法降低衰减器的损耗，然而晶体管宽度增大时寄生电容增大，导致衰减器附加相移增加、衰减精度恶化、带宽变窄。

发明内容

根据本公开的实施例，提供了一种基于电感补偿的差分数控衰减器。所述衰减器包括依次排列的第一衰减单元、第三衰减单元、第五衰减单元、第四衰减单元、第二衰减单元；所述第一衰减单元的差分输入正端连接衰减器的差分输入正端RFIN+，差分输入负端连接衰减器的差分输入负端RFIN-；所述第二衰减单元的差分输出正端为衰减器的差分输出正端RFOUT+，差分输出负端为衰减器的差分输出负端RFOUT-；所述上一级衰减单元的差分输出正端与下一级衰减单元的差分输入正端之间，上一级衰减单元的差分输出负端与下一级衰减单元的差分输入负端之间分别设置有电感进行阻抗匹配；所述各衰减单元分别设置有对应的控制端。

应当理解，发明内容部分中所描述的内容并非旨在限定本公开的实施例的关键或重要特征，亦非用于限制本公开的范围。本公开的其它特征将通过以下的描述变得容易理解。

附图说明

结合附图并参考以下详细说明，本公开各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中，相同或相似的附图标记表示相同或相似的元素，其中：

图1示出了根据本公开的实施例的基于电感补偿的差分数控衰减器的方框图；

图2示出了根据本公开的实施例的0.5dB和1dB衰减单元的方框图；

图3示出了根据本公开的实施例的2dB和4dB衰减单元的方框图；

图4示出了根据本公开的实施例的8dB衰减单元的方框图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的全部其他实施例，都属于本公开保护的范围。

另外，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

本公开实施例公开了一种基于电感补偿的差分数控衰减器，包括：

依次排列的第一衰减单元、第三衰减单元、第五衰减单元、第四衰减单元、第二衰减单元；

所述第一衰减单元的差分输入正端连接衰减器的差分输入正端RFIN+，差分输入负端连接衰减器的差分输入负端RFIN-；

所述第二衰减单元的差分输出正端为衰减器的差分输出正端RFOUT+，差分输出负端为衰减器的差分输出负端RFOUT-；

所述上一级衰减单元的差分输出正端与下一级衰减单元的差分输入正端之间，上一级衰减单元的差分输出负端与下一级衰减单元的差分输入负端之间分别设置有电感进行阻抗匹配；

所述各衰减单元分别设置有对应的控制端。

图1示出了如上所述的基于电感补偿的差分数控衰减器100的示意图。如图1所示，在基于电感补偿的差分数控衰减器100中：

所述第一衰减单元为0.5dB衰减单元；所述第二衰减单元为1dB衰减单元；所述第三衰减单元为2dB衰减单元；所述第四衰减单元为4dB衰减单元，所述第五衰减单元为8dB衰减单元；

所述0.5dB衰减单元的差分输入正端连接衰减器的差分输入正端RFIN+，差分输入负端连接衰减器的差分输入负端RFIN-；

所述0.5dB衰减单元的差分输出正端与所述2dB衰减单元的差分输入正端之间设置有电感L2；所述0.5dB衰减单元的差分输出负端与所述2dB衰减单元的差分输入负端之间设置有电感L2；所述电感L1和电感L2用于0.5dB衰减单元和2dB衰减单元之间的匹配；

所述2dB衰减单元的差分输出正端与所述8dB衰减单元的差分输入正端之间设置有电感L3；所述2dB衰减单元的差分输出负端与所述8dB衰减单元的差分输入负端之间设置有电感L4；所述电感L3和电感L4用于2dB衰减单元和8dB衰减单元之间的匹配；

所述8dB衰减单元的差分输出正端与所述4dB衰减单元的差分输入正端之间设置有电感L5；所述8dB衰减单元的差分输出负端与所述4dB衰减单元的差分输入负端之间设置有电感L6；所述电感L5和电感L6用于8dB衰减单元和4dB衰减单元之间的匹配；

所述4dB衰减单元的差分输出正端与所述1dB衰减单元的差分输入正端之间设置有电感L7；所述4dB衰减单元的差分输出负端与所述1dB衰减单元的差分输入负端之间设置有电感L8；所述电感L7和电感L8用于4dB衰减单元和1dB衰减单元之间的匹配；

所述1dB衰减单元的差分输出正端为衰减器的差分输出正端RFOUT+，差分输出负端为衰减器的差分输出负端RFOUT-；

所述0.5dB衰减单元设置有控制端Vc1，所述1dB衰减单元设置有控制端Vc2，所述2dB衰减单元设置有控制端Vc3，所述4dB衰减单元设置有控制端Vc4，所述8dB衰减单元设置有控制端Vc5。

在一些实施例中，控制端Vc5、控制端Vc4、控制端Vc3、控制端Vc2、控制端Vc1由5比特数字信号控制，有低电平、高电平两种状态，分别控制8dB衰减单元、4dB衰减单元、2dB衰减单元、1dB衰减单元、0.5dB衰减单元，当某控制端信号为低电平时，该控制端所控制的衰减单元工作在参考态，当某控制端信号为高电平时，该控制端所控制的衰减单元工作在衰减态。5比特控制位与衰减量的对应关系如下表1所示：

控制位	衰减量	控制位	衰减量	控制位	衰减量	控制位	衰减量
								00000	0dB	01000	4dB	10000	8dB	11000	12dB
00001	0.5dB	01001	4.5dB	10001	8.5dB	11001	12.5dB
								00010	1dB	01010	5dB	10010	9dB	11010	13dB
00011	1.5dB	01011	5.5dB	10011	9.5dB	11011	13.5dB
								00100	2dB	01100	6dB	10100	10dB	11100	14dB
00101	2.5dB	01101	6.5dB	10101	10.5dB	11101	14.5dB
								00110	3dB	01110	7dB	10110	11dB	11110	15dB
00111	3.5dB	01111	7.5dB	10111	11.5dB	11111	15.5dB

表1 5比特控制位与衰减量对应关系表

如图2所示，所述0.5dB和1dB衰减单元结构相同，包括：

NMOS管M1-M2、电阻R1-R6、差分输入正端RFIN+、差分输入负端RFIN-、差分输出正端RFOUT+、差分输出负端RFOUT和控制端Vc；其中；

NMOS管M1的栅极连接电阻R3的一端，漏极连接差分输入正端RFIN+和差分输出正端RFOUT+，源极连接电阻R1的一端，衬底连接电阻R5的一端；

NMOS管M2的栅极连接电阻R4的一端，漏极连接差分输入负端RFIN-和差分输出负端RFOUT-，源极连接电阻R2的一端，衬底连接电阻R6的一端；

电阻R1的另一端连接电阻R2的另一端，电阻R3的另一端、电阻R4的另一端和控制端Vc三者相连，电阻R5和电阻R6的另一端接地。

在一些实施例中，NMOS管M1-M2采用层叠晶体管技术，降低单个NMOS管上的电压摆幅，提高其功率承载能力。

在一些实施例中，所述控制端Vc通过电阻R3和电阻R4与NMOS管M1和NMOS管M2的栅极相连，当控制信号为低电平时，NMOS管M1和NMOS管M2关断，衰减单元工作在参考态；当控制信号为高电平时，NMOS管M1和NMOS管M2导通，衰减单元工作在衰减态。

在一些实施例中，NMOS管M1-M2均采用晶体管寄生优化技术，所述NMOS管的栅极串联高欧姆电阻，以降低栅极和源极之间的寄生电容、栅极和漏极之间的寄生电容；衬底通过高欧姆电阻接地以降低衬底寄生电容的影响，减小开关的插入损耗，提高线性度。

如图3所示，所述2dB和4dB衰减单元结构相同，包括：

NMOS管M1-M6、电阻R1-R22、电感L1-L2、反相器INV、差分输入正端RFIN+、差分输入负端RFIN-、差分输出正端RFOUT+、差分输出负端RFOUT和控制端Vc；其中，

NMOS管M1的栅极连接电阻R6的一端，漏极连接差分输入正端RFIN+、电阻R1的一端和电阻R4的一端，衬底连接电阻R9的一端；

NMOS管M2的栅极连接电阻R7的一端，源极连接差分输出正端RFOUT+、电阻R2的一端和电阻R5的一端，衬底连接电阻R10的一端；

NMOS管M3的栅极连接电阻R8的一端，源极连接电阻R3的一端，衬底连接电阻R11的一端；

NMOS管M4的栅极连接电阻R17的一端，漏极连接差分输入负端RFIN-、电阻R12的一端和电阻R15的一端，衬底连接电阻R20的一端；

NMOS管M5的栅极连接电阻R18的一端，源极连接差分输出负端RFOUT-、电阻R13的一端和电阻R16的一端，衬底连接电阻R21的一端；

NMOS管M6的栅极连接电阻R19的一端，源极连接电阻R14的一端，衬底连接电阻R22的一端；

NMOS管M1的源极、NMOS管M2的漏极、NMOS管M3的漏极、电阻R1的另一端和电阻R2的另一端五者相连；

NMOS管M4的源极、NMOS管M5的漏极、NMOS管M6的漏极、电阻R12的另一端和电阻R13的另一端五者相连；

电阻R3的另一端连接电阻R14的另一端；

电阻R4的另一端连接电感L1的一端，电阻R5的另一端连接电感L1的另一端；

电阻R15的另一端连接电感L2的一端，电阻R16的另一端连接电感L2的另一端；

电阻R6的另一端、电阻R7的另一端、电阻R17的另一端、电阻R18的另一端和反相器INV的一端五者相连；

电阻R8的另一端、电阻R19的另一端、反相器INV的另一端和控制端Vc四者相连；

电阻R9的另一端、电阻R10的另一端、电阻R11的另一端、电阻R20的另一端、电阻R21的另一端和电阻R22的另一端均接地。

在一些实施例中，控制端Vc通过电阻R8和电阻R19与NMOS管M3和NMOS管M6的栅极相连，控制端Vc也与反相器INV的一端相连产生一对相反的控制信号，反相器INV的另一端通过电阻R6、电阻R7、电阻R17和电阻R18分别与NMOS管M1、NMOS管M2、NMOS管M4和NMOS管M5的栅极相连；

当控制信号为低电平时，NMOS管M3和NMOS管M6关断，NMOS管M1、NMOS管M2、NMOS管M4和NMOS管M5导通，衰减单元工作在参考态；

当控制信号为高电平时，NMOS管M1、NMOS管M2、NMOS管M4和NMOS管M5关断，NMOS管M3和NMOS管M6导通，衰减单元工作在衰减态。

在一些实施例中，使用电阻R4、电感L1、电阻R5和电阻R15、电感L2、电阻R16构成的电感补偿网络补偿晶体管寄生电容产生的附加相移。

在一些实施例中，NMOS管M1-M6均采用晶体管寄生优化技术，所述NMOS管的栅极串联高欧姆电阻，以降低栅极和源极之间的寄生电容、栅极和漏极之间的寄生电容；衬底通过高欧姆电阻接地以降低衬底寄生电容的影响，减小开关的插入损耗，提高线性度。

在一些实施例中，NMOS管M1-M6采用层叠晶体管技术，降低单个NMOS管上的电压摆幅，提高其功率承载能力。

如图4所示，所述8dB衰减单元包括：

NMOS管M1-M8、电阻R1-R28、电感L1-L2、反相器INV、差分输入正端RFIN+、差分输入负端RFIN-、差分输出正端RFOUT+、差分输出负端RFOUT和控制端Vc；其中，

NMOS管M1的栅极连接电阻R7的一端，漏极连接差分输入正端RFIN+、电阻R1的一端和电阻R5的一端，体端连接电阻R11的一端；

NMOS管M2的栅极连接电阻R8的一端，源极连接差分输出正端RFOUT+、电阻R2的一端和电阻R6的一端，体端连接电阻R12的一端；

NMOS管M3的栅极连接电阻R9的一端，源极连接电阻R3的一端，体端连接电阻R13的一端；

NMOS管M4的栅极连接电阻R10的一端，源极连接电阻R4的一端，体端连接电阻R14的一端；

NMOS管M5的栅极连接电阻R21的一端，漏极连接差分输入负端RFIN-、电阻R15的一端和电阻R19的一端，体端连接电阻R25的一端；

NMOS管M6的栅极连接电阻R22的一端，源极连接差分输出负端RFOUT-、电阻R16的一端和电阻R20的一端，体端连接电阻R26的一端；

NMOS管M7的栅极连接电阻R23的一端，源极连接电阻R17的一端，体端连接电阻R27的一端；

NMOS管M8的栅极连接电阻R24的一端，源极连接电阻R18的一端，体端连接电阻R28的一端；

NMOS管M1的源极、NMOS管M2的漏极、电阻R1的另一端和电阻R2的另一端四者相连；

NMOS管M5的源极、NMOS管M6的漏极、电阻R15的另一端和电阻R16的另一端四者相连；

电阻R3的另一端连接电阻R17的另一端，电阻R4的另一端连接电阻R18的另一端；

电阻R5的另一端连接电感L1的一端，电阻R6的另一端连接电感L1的另一端，电阻R19的另一端连接电感L2的一端，电阻R20的另一端连接电感L2的另一端；

电阻R7的另一端、电阻R8的另一端、电阻R21的另一端、电阻R22的另一端和反相器INV的一端五者相连；

电阻R9的另一端、电阻R10的另一端、电阻R23的另一端、电阻R24的另一端、反相器INV的另一端和控制端Vc六者相连；

电阻R11的另一端、电阻R12的另一端、电阻R13的另一端、电阻R14的另一端、电阻R25的另一端、电阻R26的另一端、电阻R27的另一端和电阻R28的另一端均接地。

在一些实施例中，控制端Vc通过电阻R9、电阻R10、电阻R23和电阻R24与NMOS管M3、NMOS管M4、NMOS管M7和NMOS管M8的栅极相连，控制端Vc也与反相器INV的一段相连产生一对相反的控制信号，反相器INV的另一端通过电阻R7、电阻R8、电阻R21和电阻R22与NMOS管M1、NMOS管M2、NMOS管M5和NMOS管M6的栅极相连；

当控制信号为低电平时，NMOS管M3、NMOS管M4、NMOS管M7和NMOS管M8关断，NMOS管M1、NMOS管M2、NMOS管M5和NMOS管M6导通，衰减单元工作在参考态；

当控制信号为高电平时，NMOS管M1、NMOS管M2、NMOS管M5和NMOS管M6关断，NMOS管M3、NMOS管M4、NMOS管M7和NMOS管M8导通，衰减单元工作在衰减态。

在一些实施例中，使用电阻R5、电感L1、电阻R6和电阻R19、电感L2、电阻R20构成的电感补偿网络补偿晶体管寄生电容产生的附加相移。

在一些实施例中，NMOS管M1-M8均采用晶体管寄生优化技术，所述NMOS管的栅极串联高欧姆电阻，以降低栅极和源极之间的寄生电容、栅极和漏极之间的寄生电容；衬底通过高欧姆电阻接地以降低衬底寄生电容的影响，减小开关的插入损耗，提高线性度。

在一些实施例中，NMOS管M1-M8采用层叠晶体管技术，降低单个NMOS管上的电压摆幅，提高其功率承载能力。

在一些实施例中，电阻取值范围为5～600Ω，电感取值范围为20～400pH。

根据本公开的实施例，实现了以下技术效果：

(1)级联多个衰减单元并优化衰减单元的排布顺序，实现大衰减范围，降低损耗，改善阻抗匹配；

(2)采用电感网络补偿衰减附加相移，提高衰减精度；

(3)采用CMOS差分技术，降低成本，易于片上集成；

(4)采用晶体管寄生优化技术，降低晶体管寄生电容和衬底噪声的影响，扩展带宽；

(5)采用层叠晶体管的方式，降低单个NMOS管上的电压摆幅，提高其功率承载能力。

尽管已经采用特定于结构特征和/或方法逻辑动作的语言描述了本主题，但是应当理解所附权利要求书中所限定的主题未必局限于上面描述的特定特征或动作。相反，上面所描述的特定特征和动作仅仅是实现权利要求书的示例形式。

Claims

1.一种基于电感补偿的差分数控衰减器，包括：

上一级衰减单元的差分输出正端与下一级衰减单元的差分输入正端之间，上一级衰减单元的差分输出负端与下一级衰减单元的差分输入负端之间分别设置有电感进行阻抗匹配；

所述各衰减单元分别设置有对应的控制端；

所述2dB和4dB衰减单元结构相同，包括NMOS管M1-M6、电阻R1-R22、电感L1-L2、反相器INV、差分输入正端RFIN+、差分输入负端RFIN-、差分输出正端RFOUT+、差分输出负端RFOUT和控制端Vc；

所述8dB衰减单元包括NMOS管M1-M8、电阻R1-R28、电感L1-L2、反相器INV、差分输入正端RFIN+、差分输入负端RFIN-、差分输出正端RFOUT+、差分输出负端RFOUT和控制端Vc；

所述2dB和4dB衰减单元中，

电阻R3的另一端连接电阻R14的另一端；

电阻R9的另一端、电阻R10的另一端、电阻R11的另一端、电阻R20的另一端、电阻R21的另一端和电阻R22的另一端均接地；

控制端Vc通过电阻R8和电阻R19与NMOS管M3和NMOS管M6的栅极相连，控制端Vc也与反相器INV的一端相连产生一对相反的控制信号，反相器INV的另一端通过电阻R6、电阻R7、电阻R17和电阻R18分别与NMOS管M1、NMOS管M2、NMOS管M4和NMOS管M5的栅极相连。

2.根据权利要求1所述的衰减器，其特征在于，

某控制端信号为低电平时，该控制端所控制的衰减单元工作在参考态，当某控制端信号为高电平时，该控制端所控制的衰减单元工作在衰减态。

3.根据权利要求1所述的衰减器，其特征在于，

所述0.5dB和1dB衰减单元结构相同，包括NMOS管M1-M2、电阻R1-R6、差分输入正端RFIN+、差分输入负端RFIN-、差分输出正端RFOUT+、差分输出负端RFOUT和控制端Vc。

4.根据权利要求3所述的衰减器，其特征在于，

所述NMOS管栅极串联电阻，衬底通过电阻接地。

5.根据权利要求3所述的衰减器，其特征在于，所述0.5dB和1dB衰减单元中，

6.根据权利要求1所述的衰减器，其特征在于，所述8dB衰减单元中，

NMOS管M1的栅极连接电阻R7的一端，漏极连接差分输入正端RFIN+、电阻R1的一端和电阻R5的一端，衬底连接电阻R11的一端；

NMOS管M2的栅极连接电阻R8的一端，源极连接差分输出正端RFOUT+、电阻R2的一端和电阻R6的一端，衬底连接电阻R12的一端；

NMOS管M3的栅极连接电阻R9的一端，源极连接电阻R3的一端，衬底连接电阻R13的一端；

NMOS管M4的栅极连接电阻R10的一端，源极连接电阻R4的一端，衬底连接电阻R14的一端；

NMOS管M5的栅极连接电阻R21的一端，漏极连接差分输入负端RFIN-、电阻R15的一端和电阻R19的一端，衬底连接电阻R25的一端；

NMOS管M6的栅极连接电阻R22的一端，源极连接差分输出负端RFOUT-、电阻R16的一端和电阻R20的一端，衬底连接电阻R26的一端；

NMOS管M7的栅极连接电阻R23的一端，源极连接电阻R17的一端，衬底连接电阻R27的一端；

NMOS管M8的栅极连接电阻R24的一端，源极连接电阻R18的一端，衬底连接电阻R28的一端；

7.根据权利要求6所述的衰减器，其特征在于，

控制端Vc通过电阻R9、电阻R10、电阻R23和电阻R24与NMOS管M3、NMOS管M4、NMOS管M7和NMOS管M8的栅极相连，控制端Vc也与反相器INV的一段相连产生一对相反的控制信号，反相器INV的另一端通过电阻R7、电阻R8、电阻R21和电阻R22与NMOS管M1、NMOS管M2、NMOS管M5和NMOS管M6的栅极相连。