CN112350671B - 提供可调节信号延迟持续时间的电子电路和方法 - Google Patents
提供可调节信号延迟持续时间的电子电路和方法 Download PDFInfo
- Publication number
- CN112350671B CN112350671B CN202010788182.9A CN202010788182A CN112350671B CN 112350671 B CN112350671 B CN 112350671B CN 202010788182 A CN202010788182 A CN 202010788182A CN 112350671 B CN112350671 B CN 112350671B
- Authority
- CN
- China
- Prior art keywords
- circuit
- delay
- insertion loss
- gain adjustment
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/18—Networks for phase shifting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/24—Frequency- independent attenuators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/30—Time-delay networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Networks Using Active Elements (AREA)
Abstract
本公开涉及提供可调节信号延迟持续时间的电子电路和方法。一种可以包含增益调节电路(例如,增益“均衡器”电路)的电子电路,从而补偿在特定频率范围内的插入损耗变化。例如,这种增益调节电路可以提供具有特定斜率的插入损耗特性。作为说明性示例,这种斜率可以包含插入损耗相对于频率增加的正斜率,或插入损耗相对于频率减少的负斜率。增益均衡技术可用于补偿不同电路路径之间插入损耗对频率的变化,诸如相对于具有两个或更多可选路径的可切换延迟线,诸如对于移相应用。增益调节电路可以配置为提供相对平坦或恒定的时域延迟对频率,诸如抑制或减少分散。
Description
技术领域
本发明通常涉及但并不仅限于可以用于在模拟域中处理电信号的设备和技术,更具体地讲,涉及以受控方式过滤或延迟电信号中的一种或多种。
背景技术
电子电路可以用来处理时变电信号。在雷达或卫星通信系统中,工作频率通常可以延伸超过约1千兆赫(GHz),这种工作频率范围可以称为微波频率范围。在这种工作频率下,互连或其他结构可以表现出“传输线”行为。传输线结构可以被定义为一种电子结构,其物理尺寸相当于或大于由传输线结构传送的信号的波长。例如,具有相当于至少十分之一波长、至少四分之一波长、至少一半波长或更大范围的物理尺寸(诸如长度)的结构可以被称为表现出传输线特性。随着工作频率的增加,各种电效果可能会发生或变得更加显著。例如,随着频率的增加,互连或无源组件的损耗可能会增加。这种损耗可以与趋肤效应行为或诸如频率相关寄生行为或频率相关损耗的其他效应相关联(例如,导电或介电损耗)。当插入损耗或其他传播特性随频率变化时,会出现脉冲或其他波形失真。
发明内容
本文描述的电子电路可以用于处理电信号,诸如用于涉及在射频(RF)或微波频率范围内的时变信号的应用。例如,本文描述的电子电路可以提供可控制的延迟持续时间,诸如以提供移相功能。此外,本发明人已经认识到在微波频率下工作时诸如移相电路(例如,使用延迟线)、功率合成器、耦合器、衰减器或其他电路的电子电路会表现出不希望的效果。当使用宽的频率范围时,这种效果会变得更具挑战性。例如,在一种方法中,作为说明性示例,可以使用“窄”带宽或“窄带”结构,例如可在跨越一兆赫(MHz)、10MHz或100MHz的频率范围内操作。作为说明性示例,这种窄带频率范围可以以较高的频率为中心,诸如以1千兆赫(GHz)或5GHz为中心。阻抗不匹配、时域延迟或插入损耗等效果在这种窄带频率范围内相对稳定。相比之下,如果使用更宽的工作带宽(例如,跨越几千兆赫或几十千兆赫),那么插入损耗或其他电参数可能在这种工作频率范围内变化更大。这种较宽的频率范围可以称为“宽带”。
为了解决诸如损耗变化或其它效果的挑战,此外,本发明人已经认识到诸如包括双端输入和双端输出的“双端口”电路的电子电路可以包含增益调节电路(例如,增益“均衡器”电路),诸如以补偿特定频率范围内的插入损耗变化。例如,这种增益调节电路可以提供具有特定斜率的插入损耗特性。作为说明性示例,这种斜率可以包含插入损耗相对于频率增加的正斜率,或插入损耗相对于频率减少的负斜率。增益均衡技术可用于帮助“平坦化”插入损耗对频率的关系,或补偿不同电路路径之间插入损耗对频率的变化,诸如相对于具有两个或更多可选路径的可切换延迟线(例如,对于移相应用)。增益调节电路可以配置为提供相对平坦或恒定的时域延迟对频率。时域延迟对频率的这种控制有助于减少增益均衡电路引起的分散(例如,脉冲失真),特别是对于宽带应用。
在一个示例中,电子电路可以包含可调节信号延迟持续时间,该电子电路包括定义第一延迟持续时间的第一可选延迟路径和定义[不同的]第二延迟持续时间的第二可选延迟路径以及耦合到第一可选延迟路径或第二可选延迟路径中的至少一个的增益调节电路(例如,增益“均衡器”),以补偿在特定频率范围内第一可选延迟路径和第二可选延迟路径之间的插入损耗差异。在一个示例中,第一延迟持续时间比第二延迟持续时间长。在一个示例中,增益调节电路包括沿着第二可选延迟路径定位的负斜率增益均衡器电路,负斜率被定义为在特定频率范围内的插入损耗斜率对频率。
在一个示例中,集成电子电路可以包含可调节信号延迟持续时间,该电子电路包括控制电路、对应于可由控制电路选择的不同的各个延迟持续时间的各个可选延迟路径以及耦合到各个可选延迟路径中的相应可选延迟路径的至少一个增益调节电路,以补偿在特定频率范围内各个可选延迟路径之间的插入损耗差异。在一个示例中,各个开关电路可由控制电路控制,各个开关电路配置为将输入节点耦合到各个可选延迟路径中的选定的延迟路径,并且将选定的延迟路径耦合到输出节点。
在一个示例中,一项技术(诸如一种方法),可以包含提供可调节信号延迟持续时间,包含接收指示选定的延迟持续时间的信号,选择对应于选定的延迟持续时间的相应可选延迟路径,以及使用增益调节电路补偿在特定频率范围内的各个可选延迟路径之间的插入损耗差异。在一个示例中,各个可选延迟路径包含对应于第一延迟持续时间的第一延迟路径和对应于比第一延迟持续时间短的第二延迟持续时间的第二延迟路径。
通常,可以在诸如单片集成的集成电路封装或模块内全部或部分地实施本文件中描述的示例。
本发明内容旨在提供本专利申请的主题的概述。其并不旨在提供对本发明的排他性或穷尽性的解释。具体实施方式被包括在内,以提供关于本专利申请的更多信息。
附图说明
在未必按比例绘制的附图中,相似的数字可以在不同的视图中描述相似的部件。具有不同字母后缀的相似数字可以表示相似部件的不同实例。附图通过示例而非限制的方式大体上示出了本文件中所讨论的各种实施例。
图1总体上示出了包括电子电路的示例,该电子电路包含两个或更多个可选延迟路径以提供可调节信号延迟持续时间。
图2总体上示出了包括增益调节电路的示例。
图3A总体上示出了包括在特定频率范围内提供负斜率插入损耗增益调节电路的示例。
图3B总体上示出了包括在特定频率范围内提供正斜率插入损耗的增益调节电路的示例。
图4A总体上示出了另一个包括在特定频率范围内提供负斜率插入损耗的增益调节电路的示例,诸如包含位于相互磁性耦合的电感器之间的衰减器电路。
图4B总体上示出了又另一个包括在特定频率范围内提供负斜率插入损耗增益调节电路的示例,诸如包含位于相互磁性耦合的电感器之间的电阻器。
图5A示出了说明性示例,该示例包括类似于图4A中所示电路的增益均衡器电路拓扑的模拟插入损耗。
图5B示出了说明性示例,该示例包括类似于图4A中所示电路的增益均衡器电路拓扑的输入端口和输出端口中的每一个处的模拟回波损耗。
图6A示出了包括模拟时间延迟的说明性示例,该模拟时间延迟由类似于图4A中所示电路的增益均衡器电路拓扑提供。
图6B示出了说明性示例,该示例包括具有增益均衡器和相对较长延迟路径的短延迟路径的各个模拟插入损耗。
图7总体上示出了一项技术(诸如一种方法),包括接收指示选定的延迟持续时间的控制信号,并且作为响应,选择对应于选定的延迟持续时间的相应延迟路径。
具体实施方式
对无线通信服务的需求在不断增加,诸如通过基于卫星的通信系统来促进。这种服务可以包含为商业市场服务的网络和多媒体,或支持航空航天或军事需求的宽带高数据速率通信链路。多种电子电路可以用于在这种卫星通信系统中提供元件,诸如包含微波放大器或诸如移相器或衰减器的其他电路块。例如,作为说明性示例,某些相控阵应用正用在2GHz至20GHz范围或15GHz至50GHz范围的宽带应用中。通常地,RF或微波放大器电路可以随着频率的增加表现出增益下降(例如,由于衰减或增益“频率响应下降”行为的增加)。作为说明性示例,诸如互连或无源组件的无源元件(例如,电阻器、电容器或电感器)也可以表现出这种增益对频率的变化,例如表现出由于趋肤效应或介电损耗而增加插入损耗。如本文各种示例中所示和所述,增益调节电路的使用可以帮助补偿这种增益变化(诸如在宽带应用中)。例如,这种增益调节电路可以用于沿着由电子延迟电路提供的至少一个可选路径提供增益均衡。
图1总体上示出了包括电子电路160的示例,该电子电路包含两个或更多个可选延迟路径150A和150B以提供可调节信号延迟持续时间(例如,可控群延迟或移相)。各个开关电路140A和140B可以提供可选(例如,可控)延迟持续时间。例如,第一开关电路140A可以将输入信号102路由到第一延迟路径150A或第二延迟路径150B之一。第二开关电路140B可以将输入信号102的延迟表示从第一延迟路径150A或第二延迟路径150B耦合到输出104。两个可选延迟路径150A和150B的使用是说明性的,并且可以使用其他数量的延迟路径(例如,三个或更多延迟路径具有相应的延迟持续时间)。开关140A和开关140B可以包含单刀双掷(SPDT)开关,并且第一SPDT开关140A和第二SPDT开关140B的状态可以使用控制电路170来控制。例如,SPDT开关可以包含固态开关结构(例如,场效应晶体管或其他半导体开关设备)或机械开关(例如,MEMS中继设备),并且控制电路170可以接收控制信号并产生适当的驱动信号(例如,栅极驱动信号或其他信号)以致动第一开关140A或第二开关140B。
电路160可以提供宽带移相电路,诸如以接收输入信号102,并且选择性地提供使用第一延迟线100A或第二延迟线100B延迟输出的信号104。延迟线100A或延迟线100B中的一个或多个可以包含传输线结构。第一延迟线100A可以提供比第二延迟线100B相对更长的延迟持续时间(或更大程度的移相)。例如,对于宽带移相功能,较短的延迟线(例如,第二延迟线100B)可以尽可能短,因为电路160提供的净相位延迟可以表示为第一延迟线100A相对于第二延迟线100B提供的延迟持续时间的差异。在说明性的示例中,对于2GHz到18GHz的移相电路,较长的延迟线(例如,第一延迟线100A)在物理上可能相当长以覆盖对应于最低频率2GHz的一部分波长(例如,半个波长)。作为一个说明,当线路较长时,插入损耗通常会随着频率的增加而增加,因此,1/2波长线在2GHz时可能会表现出一分贝(dB)的插入损耗,而在18GHz时会表现出约九分贝(dB)的插入损耗。相反地,在这种说明性示例中,相对较短的延迟线(第二线100B)可以在相同的频率范围内提供几乎恒定的插入损耗。因此,移相电路将根据选定状态(例如,延迟线150A或延迟线150B)施加不同的插入损耗对频率。例如,在使用较短延迟线100B的“旁路状态”中,插入损耗将低于使用较长延迟线100A时的“延迟状态”。
此外,本发明人已经认识到,增益调节电路106可以沿着第一延迟路径150A和第二延迟路径150B中的一个或两个放置。例如,如果增益调节电路106在具有相对较长的第一延迟线100A的路径150B中放置,那么增益调节电路可以提供正斜率增益均衡行为来平坦化插入损耗。类似地,结合本文别处的各种示例所示和所述,如果增益调节电路106在具有相对较短延迟线的路径中放置(例如,延迟线100B),可以使用负斜率增益均衡器。图1的图示仅示出了单端信号链,然而,本文描述的拓扑和技术通常适用于具有两节点输入端口和两节点输出端口的电路。这种技术通常也适用于平衡拓扑或不平衡拓扑。
图2总体上示出了包括增益调节电路206的示例,诸如可以用于在移相电路(例如,图1的电路106)中执行增益均衡。增益调节电路206可以在某种程度上使用四个参数来定义,包含斜率线性度、回波损耗(例如,电压驻波比)、插入损耗和斜率补偿范围。斜率线性度可以定义为在测量的增益调节电路206插入损耗曲线和定义目标或“最佳拟合”插入损耗响应的线之间的偏差(例如,对数标度)。回波损耗或VSWR可以定义为由相对于源阻抗(例如,上游)或负载阻抗(例如,下游)的增益调节电路206的输入端口和输出端口提供的阻抗匹配良好的程度。例如,如果延迟线提供50欧姆特性的阻抗,理想的增益调节电路206将提供匹配的50欧姆的输出阻抗来驱动延迟线。插入损耗可以定义为通过增益调节电路206的损耗对频率的绝对值,其中最高损耗通常在工作频率范围内的最高频率时出现。斜率补偿范围可以定义为增益调节电路206可以用来提供补偿的斜率值的范围。
在一些应用中,增益调节网络206可以构造成提供对频率的线性相位响应(对应于恒定的群延迟)。例如,如果增益调节网络206在移相电路中使用(例如,如图1的电子电路160中),可以在整个工作频率范围内特定化恒定的群延迟。这种恒定的群延迟有助于防止或抑制穿过增益调节电路206的信号的分散或其他不希望的失真。图2中所示的增益调节电路206拓扑可以提供基本恒定的群延迟,诸如使用包含滤波器电路230连同包括电容器C1、电感器L1以及电阻器R1和电阻器R2的终端电路的拓扑。滤波器电路230可以包含低通拓扑(例如,以提供负斜率增益调节)、高通拓扑(例如,提供正斜率增益调节)或带通拓扑。
在本文所描述的各种示例中,诸如图2的说明性示例,C1和R1的值可以用于调节增益调节电路206向源呈现的输入阻抗,其中源提供输入信号202。L1的值和R2的值可以用于调节增益调节电路的斜率,诸如以通过提供修改的输出信号204来提供增益均衡行为以补偿延迟线插入损耗对频率的互补斜率。选择使用正斜率增益调节电路还是负斜率增益调节电路可以包含考虑与制造集成电路元件以提供增益调节电路的一部分或全部相关的问题。例如,对于包含工作频率范围的宽带增益均衡应用,其中定义该范围的较低频率小于10GHz,与正斜率增益调节电路相比,负斜率增益调节电路可以更容易地实现为半导体集成电路设备上的单片集成电路。例如,用于正斜率增益调节电路的高通滤波器元件通常比低通滤波器元件消耗更多的面积。负斜率和正斜率增益调节电路拓扑的说明性示例分别在图3A和图3B中示出。
图3A总体上示出了包括在特定频率范围内提供负斜率插入损耗的增益调节电路306A的示例。如在图1的示例中,电容器C1和电阻器R1可以部分地用于调节提供给输入信号302源的电路306A的输入阻抗,并且电感器L1和电阻器R2可以用于调节电路306A的增益斜率。π形滤波器网络可以用于提供低通配置,诸如包含串联电感器L2和具有值C2的并联电容器,诸如在输入节点和中间节点340A之间耦合的第一电容器,和在输出节点和中间节点340A之间耦合的第二电容器。在输出节点提供输出信号304。
图3B总体上示出了包括在特定频率范围内提供正斜率插入损耗的增益调节电路306B的示例。如在图1的示例中,电容器C1和电阻器R1可以部分地用于调节提供给输入信号302源的电路306B的输入阻抗,并且电感器L1和电阻器R2可以用于调节电路306B的增益斜率。与电路306A相比,使用了高通π形滤波器配置,其具有串联电容器C3,以及分别连接在输入节点和中间节点340B之间以及输出节点和中间节点340B之间的值为L3的并联电感器。图3A和图3B中所示的不平衡拓扑的使用仅仅是说明性的,并且可以使用其他拓扑(例如,平衡拓扑)。π形滤波器网络(例如,包含L2,和如图3A中所示的具有C2值的电容器,或包含C3,和如图3B中所示的具有L3值的电感器)的使用是说明性的,并且可以使用其他滤波器拓扑。
例如,图4A总体上示出了包括增益调节电路406A的另一个示例,该电路在特定频率范围内提供负斜率插入损耗,以接收输入信号402并提供增益调节后的输出信号404。电路406A可以包含位于相互磁性耦合的电感器L4A和电感器L4B之间的耗散元件(例如,衰减器电路450)。在图4A中,通过将来自图3A的电感器L2“分割”成两个电感器L4A和L4B来修改图3A的负斜率拓扑。电感器可以但不是必须相互磁性耦合。例如,可以使用两个单独的电感器结构(对应于耦合系数,k=0),或可以使用差分电感器或其他耦合电感器结构(例如,集成差分电感器)。如果使用差分电感器,当这种结构在集成电路上或集成电路内实现时,k的耦合系数可以在约0.5到约0.9的范围内。具有C4值的并联电容器可以在输入节点和中间节点440A之间耦合,以及在输出节点和中间节点440A之间耦合。诸如使用电阻器形成的电路,衰减器电路450可以包含许多不同拓扑中的一种,诸如T型网络、π型网络、桥接T型网络、L型网络、O型网络或其他电路。
图4B总体上示出了包括增益调节电路406B的又另一个示例,该电路在特定频率范围内提供负斜率插入损耗,以接收输入信号402并提供增益调节后的输出信号404。在图4B中,电阻器R3可以位于相互磁性耦合的电感器之间。如在图4A的示例中,具有C4值的并联电容器可以在输入节点和中间节点440A之间耦合,以及在输出节点和中间节点440A之间耦合。如在图4A的示例中,电感器L4A和电感器L4B可以是彼此不磁性耦合的单独的分立电感器,或者这种电感器可以体现由相互磁性耦合的电感元件提供的自感。在图4A和图4B中,电容器C1和电阻器R1可以用于在输入端口提供匹配,并且电感器L1和电阻器R2可以用于帮助调节由电路406A或电路406B提供的增益对频率的斜率。通常地,在图4A和图4B的示例中,包含诸如图4A的衰减器电路450或图4B的电阻器R3的耗散元件,该元件可用于增加增益调节电路406A或增益调节电路406B的总插入损耗,同时保持电路拓扑的对称性。
图5A示出了包括类似于图4A中所示电路的增益均衡器电路拓扑的模拟插入损耗的说明性示例。图5B示出了说明性示例,该示例包括类似于图4A中所示电路的增益均衡器电路拓扑的输入端口(例如,S11参数506)和输出端口处(例如,S22参数504)中的每一个的模拟回波损耗。通常地,图5A和图5B模拟用于增益均衡的增益调节电路,诸如可以与250皮秒的延迟线配对。在图5A中,模拟性能显示在2GHz和18GHz之间可以提供5dB的增益差异。图5B总体上示出了增益调节电路拓扑匹配得很好,提供了比-15dB更好(例如,更负)的回波损耗,大致对应于1.4:1或更好的VSWR。
图6A示出了包括模拟时间延迟的说明性示例,该模拟时间延迟由类似于图4A中所示电路的增益均衡器电路拓扑提供,并且总体上示出了增益调节电路的群延迟在模拟的2GHz到18GHz工作频率范围内基本上是平坦的(例如,恒定的),从而提供小于正负0.35皮秒的变化。
图6B示出了说明性示例,该示例包括具有增益均衡器和相对较长延迟路径的短延迟路径的各个模拟插入损耗。诸如具有类似于图1的拓扑,图6B的模拟对应于500皮秒延迟系统,其配置为在2GHz至18GHz的范围内操作。如图6B中所示,具有增益均衡的较短延迟路径的插入损耗已经调节为与较长延迟路径的对应的插入损耗基本一致。
图7总体上示出了一项技术(诸如一种方法),包括在705接收指示选定的延迟持续时间的控制信号,并且作为响应,在710选择对应于选定的延迟持续时间的相应延迟路径。控制信号可以包含二进制值信号以改变一个或多个开关的状态(例如,如关于图1中所示和所述),或在多个延迟路径可选择的示例中,控制信号可以提供指示延迟路径或延迟值的信息。与一个或多个其他可选延迟路径相比,对应于选定的延迟持续时间的相应选定的延迟路径可以具有不同的插入损耗。如本文中关于其他示例所示和所述,在715可以通过使用增益调节网络来补偿各个可选延迟路径之间的插入损耗差异,诸如以执行增益均衡。
本本文件中的每个非限制性方面可以独立存在,或者可以与本文件中描述的一个或多个其他方面或其他主题以各种排列或组合的方式进行组合。
以上详细描述包括对形成具体实施方式的一部分的附图的参考。附图通过说明的方式示出了其中可以实践本发明的特定实施例。这些实施例方式通常也被提及为“示例”。此类示例可以包括那些示出或描述之外的元件。然而,本发明人还考虑了其中仅提供示出或描述的那些元件的示例。此外,本发明人还考虑了关于特定示例(或其一或多个方面)或关于本文示出或描述的其他示例(或其一或多个方面)使用示出或描述的那些元件(或其一或多个方面)的任何组合或排列的示例。
如果本文件与通过引用并入的任何文件之间发生用法上的不一致,则以本文件中的用法为准。
在本文件中,如在专利文件中常见的那样,使用术语“一”或“一个”用来包括一个或多于一个,这独立于“至少一个”或者“一或多个”的任何其他实例或用法。在本文件中,除非另有说明,否则术语“或”用于表示非排他性的或,例如“A或B”包括:“A但不包括B”,“B但不包括A”,以及“A和B”。在本文件中,使用术语“包含(including)”和“其中(in which)”作为相应术语“包括(comprising)”和“其中(wherein)”的简明英语等同物。而且,在以下权利要求中,术语“包含(including)”和“包括(comprising)”是开放式的,即,包含除列在权利要求书中的此类术语之后的那些元件之外的元件的系统、器件、构成、提法或处理程序仍然被视为属于所述权利要求的范围。此外,在所附权利要求中,术语“第一”、“第二”和“第三”等是仅用作标签,并且不旨在对其对象施加数字要求。
以上描述是为了说明,而不是限制。例如,上述示例(或其一个或多个方面)可以彼此结合使用。在如由本领域普通技术人员审查以上描述时可以使用其他实施例。说明书摘要被提供以允许读者快速确定技术公开的性质。在提交时应理解,其不会被用来解释或限制权利要求的范围或含义。而且,在以上具体实施方式中,可以将各种特征组合在一起以简化本公开。这不应当被解释为意图是未主张保护的公开功能对于任何权利要求是必不可少的。相反,发明主题可能在于少于特定公开实施例的所有特征。因此,以下权利要求特此被作为示例或实施例结合到具体实施方式中,其中每个权利要求独立地作为单独的实施例,并且可以预期,此类实施例可以以各种组合或排列彼此组合。本主题的范围应参考所附权利要求连同该权利要求所享有的同等物的全部范围所限定。
Claims (22)
1.一种包含可调节信号延迟持续时间的电子电路,所述电子电路包括:
第一可选延迟路径,所述第一可选延迟路径定义第一延迟持续时间;
第二可选延迟路径,所述第二可选延迟路径定义不同的第二延迟持续时间;以及
增益调节电路,所述增益调节电路补偿特定频率范围内所述第一可选延迟路径和所述第二可选延迟路径之间的插入损耗的差异,所述增益调节电路包括以下中的至少一个(1)沿着所述第一可选延迟路径定位的正斜率增益均衡器电路或(2)沿着所述第二可选延迟路径定位的负斜率增益均衡器电路,其中所述正斜率增益均衡器电路的正斜率和所述负斜率增益均衡器电路的负斜率被定义为相对于所述特定频率范围内的频率的插入损耗斜率。
2.根据权利要求1所述的电子电路,其中所述第一延迟持续时间比所述第二延迟持续时间长。
3.根据权利要求2所述的电子电路,其中所述增益调节电路包括沿着所述第二可选延迟路径定位的所述负斜率增益均衡器电路,所述负斜率被定义为相对于所述特定频率范围内的频率的负插入损耗斜率。
4.根据权利要求3所述的电子电路,其中所述负斜率增益均衡器电路包括π形网络,所述π形网络包括串联在输入节点和输出节点之间的电感元件以及分别从所述输入节点和所述输出节点耦合到中间节点的各个电容器。
5.根据权利要求4所述的电子电路,其中所述电感元件包括由耗散元件隔开的至少两个相互磁性耦合的电感器。
6.根据权利要求5所述的电子电路,其中所述耗散元件包括电阻器。
7.根据权利要求5所述的电子电路,其中所述耗散元件包括衰减器电路。
8.根据权利要求2所述的电子电路,其中所述增益调节电路包括沿着所述第一可选延迟路径定位的所述正斜率增益均衡器电路,所述正斜率被定义为相对于所述特定频率范围内的频率的正插入损耗斜率。
9.根据权利要求8所述的电子电路,其中所述正斜率增益均衡器电路包括π形网络,所述π形网络包括串联在输入节点和输出节点之间的电容性元件以及分别从所述输入节点和所述输出节点耦合到中间节点的各个电感元件。
10.一种包含可调节信号延迟持续时间的集成电子电路,所述集成电子电路包括:
控制电路;
各个可选延迟路径,所述各个可选延迟路径对应于能够由所述控制电路选择的不同的各个延迟持续时间;以及
至少一个增益调节电路,所述至少一个增益调节电路耦合到所述各个可选延迟路径中的相应可选延迟路径,以补偿在特定频率范围内所述各个可选延迟路径之间的插入损耗的差异,所述至少一个增益调节电路包括负斜率增益均衡器电路或正斜率增益均衡器电路。
11.根据权利要求10所述的集成电子电路,包括能够由所述控制电路控制的各个开关电路,所述各个开关电路被配置为将输入节点耦合到所述各个可选延迟路径中的选定的延迟路径,并且将所述选定的延迟路径耦合到输出节点。
12.根据权利要求10所述的集成电子电路,其中所述增益调节电路包括所述负斜率增益均衡器电路。
13.根据权利要求12所述的集成电子电路,其中所述负斜率增益均衡器电路包括网络,所述网络包括串联在输入节点和输出节点之间的电感元件以及从所述输入节点和所述输出节点耦合到中间节点的各个电容器。
14.根据权利要求13所述的集成电子电路,其中所述电感元件包括由耗散元件隔开的至少两个相互磁性耦合的电感器。
15.根据权利要求10所述的集成电子电路,其中所述增益调节电路包括所述正斜率增益均衡器电路。
16.一种用于提供可调节信号延迟持续时间的方法,所述方法包括:
接收指示选定的延迟持续时间的信号;
选择对应于所述选定的延迟持续时间的相应可选延迟路径;以及
使用增益调节电路补偿在特定频率范围内各个可选延迟路径之间的插入损耗的差异,所述增益调节电路包括以下中的至少一个(1)沿着可选延迟路径之一的正斜率增益均衡器电路或(2)沿着可选延迟路径之一的负斜率增益均衡器电路。
17.根据权利要求16所述的方法,其中所述各个可选延迟路径包括对应于第一延迟持续时间的第一延迟路径和对应于第二延迟持续时间的第二延迟路径,所述第二延迟持续时间比所述第一延迟持续时间短。
18.根据权利要求16所述的方法,其中所述增益调节电路包括负斜率增益均衡器电路,所述负斜率增益均衡器电路被配置为确定插入损耗相对于频率的负斜率。
19.根据权利要求18所述的方法,其中所述负斜率增益均衡器电路包括π形网络,所述π形网络包括串联在输入节点和输出节点之间的电感元件以及分别从所述输入节点和所述输出节点耦合到中间节点的各个电容器,其中所述电感元件包括由耗散元件隔开的至少两个相互磁性耦合的电感器。
20.根据权利要求19所述的方法,其中所述耗散元件包括电阻器。
21.根据权利要求19所述的方法,其中所述耗散元件包括衰减器电路。
22.根据权利要求16所述的方法,其中所述增益调节电路包括正斜率增益均衡器电路,所述正斜率增益均衡器电路被配置为确定插入损耗相对于频率的正斜率。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/534,906 US10715361B1 (en) | 2019-08-07 | 2019-08-07 | Delay compensation using broadband gain equalizer |
US16/534,906 | 2019-08-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112350671A CN112350671A (zh) | 2021-02-09 |
CN112350671B true CN112350671B (zh) | 2022-04-05 |
Family
ID=71520096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010788182.9A Active CN112350671B (zh) | 2019-08-07 | 2020-08-07 | 提供可调节信号延迟持续时间的电子电路和方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10715361B1 (zh) |
CN (1) | CN112350671B (zh) |
DE (1) | DE102020119638B4 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113328717B (zh) * | 2021-05-07 | 2023-10-20 | 大连海事大学 | 基于三导体非对称耦合线的双频低插损负群时延微波电路 |
CN116455359B (zh) * | 2023-06-15 | 2023-09-01 | 成都明夷电子科技有限公司 | 一种宽带数控延时线 |
CN118300939B (zh) * | 2024-06-04 | 2024-07-26 | 成都电科星拓科技有限公司 | 去加重电路及方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0150051A2 (en) * | 1984-01-18 | 1985-07-31 | Kabushiki Kaisha Toshiba | Delay line circuit arrangement and ultrasonic imaging apparatus utilizing the same |
EP3136504A1 (en) * | 2015-08-25 | 2017-03-01 | The Boeing Company | Gain distribution in compact high gain phased array antenna systems and methods |
CN108259008A (zh) * | 2016-12-29 | 2018-07-06 | 恩智浦美国有限公司 | 具有无源相位补偿电路的多尔蒂放大器 |
CN109039288A (zh) * | 2018-07-27 | 2018-12-18 | 成都仕芯半导体有限公司 | 可调增益均衡器 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3518581A (en) | 1967-09-21 | 1970-06-30 | Northern Electric Co | All-pass delay equalizer network |
US3781722A (en) | 1973-03-12 | 1973-12-25 | Rca Corp | Digitally variable delay time system |
US4967169A (en) | 1989-07-31 | 1990-10-30 | Teledyne Mec | FET monolithic microwave integrated circuit variable slope gain-equalizer |
US4965527A (en) | 1989-09-20 | 1990-10-23 | Hughes Aircraft Company | Gain equalizer for microwave balanced amplifier configuration |
US5757319A (en) * | 1996-10-29 | 1998-05-26 | Hughes Electronics Corporation | Ultrabroadband, adaptive phased array antenna systems using microelectromechanical electromagnetic components |
US6636657B1 (en) | 1999-07-07 | 2003-10-21 | Lucent Technolgies Inc. | Channelized wavelength division multiplex equalizer using reflective attenuators |
US6476685B1 (en) | 2000-03-01 | 2002-11-05 | William S. H. Cheung | Network for providing group delay equalization for filter networks |
US20020157117A1 (en) | 2001-03-06 | 2002-10-24 | Jacob Geil | Method and apparatus for video insertion loss equalization |
US6509812B2 (en) * | 2001-03-08 | 2003-01-21 | Hrl Laboratories, Llc | Continuously tunable MEMs-based phase shifter |
US6563629B2 (en) | 2001-05-18 | 2003-05-13 | Redc Optical Networks Ltd. | Method and apparatus for full C-band amplifier with high dynamic gain range |
US6747774B2 (en) | 2001-07-19 | 2004-06-08 | Coadna Photonics, Inc. | Apparatus and method for controlling optical gain profiles |
US6674339B2 (en) | 2001-09-07 | 2004-01-06 | The Boeing Company | Ultra wideband frequency dependent attenuator with constant group delay |
US8064508B1 (en) | 2002-09-19 | 2011-11-22 | Silicon Image, Inc. | Equalizer with controllably weighted parallel high pass and low pass filters and receiver including such an equalizer |
US8095098B2 (en) | 2004-06-01 | 2012-01-10 | Time Warner Cable Inc. | Apparatus and methods for network interface and spectrum management |
JP4929664B2 (ja) | 2005-03-14 | 2012-05-09 | 富士通株式会社 | 光増幅器の制御装置、光増幅器の制御方法、光伝送装置、光増幅器、帯域単位利得等化器を用いた光増幅器及び帯域単位利得等化器を用いた波長多重伝送システム |
US8487717B2 (en) | 2010-02-01 | 2013-07-16 | Ppc Broadband, Inc. | Multipath mitigation circuit for home network |
US8561125B2 (en) | 2010-08-30 | 2013-10-15 | Ppc Broadband, Inc. | Home network frequency conditioning device and method |
US9729358B2 (en) | 2015-05-29 | 2017-08-08 | Corning Optical Communications Wireless Ltd | Tunable radio frequency (RF) equalizer |
-
2019
- 2019-08-07 US US16/534,906 patent/US10715361B1/en active Active
-
2020
- 2020-07-24 DE DE102020119638.5A patent/DE102020119638B4/de active Active
- 2020-08-07 CN CN202010788182.9A patent/CN112350671B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0150051A2 (en) * | 1984-01-18 | 1985-07-31 | Kabushiki Kaisha Toshiba | Delay line circuit arrangement and ultrasonic imaging apparatus utilizing the same |
EP3136504A1 (en) * | 2015-08-25 | 2017-03-01 | The Boeing Company | Gain distribution in compact high gain phased array antenna systems and methods |
CN108259008A (zh) * | 2016-12-29 | 2018-07-06 | 恩智浦美国有限公司 | 具有无源相位补偿电路的多尔蒂放大器 |
CN109039288A (zh) * | 2018-07-27 | 2018-12-18 | 成都仕芯半导体有限公司 | 可调增益均衡器 |
Also Published As
Publication number | Publication date |
---|---|
CN112350671A (zh) | 2021-02-09 |
DE102020119638A1 (de) | 2021-02-11 |
DE102020119638B4 (de) | 2024-02-01 |
US10715361B1 (en) | 2020-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112350671B (zh) | 提供可调节信号延迟持续时间的电子电路和方法 | |
CN108292911B (zh) | 低相移高频衰减器 | |
CN107743686B (zh) | 具有旁路拓扑的射频开关 | |
KR101658286B1 (ko) | 무선 주파수 커플러용 시스템 및 방법 | |
US7907033B2 (en) | Tunable impedance matching networks and tunable diplexer matching systems | |
KR100883529B1 (ko) | 이중대역-crlh 전송 선로를 이용한 전력 분배기 및전력 합성기 | |
KR101156418B1 (ko) | 멀티밴드 정합 회로 및 멀티밴드 전력 증폭기 | |
US20060261911A1 (en) | Matching circuit | |
JP2009278618A (ja) | 伝送線路により実装される反射負荷を有する反射型位相シフタ、及び位相配列受信機/送信機 | |
WO2010114570A1 (en) | Radio frequency power divider and combiner circuit | |
KR20080099809A (ko) | 정합 회로 | |
US10284165B2 (en) | Variable phase shifter, variable phase shift circuit, RF front-end circuit, and communication apparatus | |
KR20100004440A (ko) | 집중 소자를 이용한 전력 분배기 및 결합기 | |
WO2011094471A1 (en) | A linearizer incorporating a phase shifter | |
CN101438459A (zh) | 可调谐阻抗匹配网络和可调谐双工器匹配系统 | |
Ma et al. | A 12ps true-time-delay phase shifter with 6.6% delay variation at 20–40GHz | |
Nam et al. | A full X-band phased-array transmit/receive module chip in 65-nm CMOS technology | |
AU2008201195A1 (en) | Power divider/combiner and power dividing/combining method using the same | |
Cho et al. | CMOS-based bi-directional T/R chipsets for phased array antenna | |
CN115398886A (zh) | 一种moca分配器装置 | |
US11018641B2 (en) | Power combiner circuit | |
US7772925B2 (en) | Power amplifier with pre-distorter | |
KR20240037980A (ko) | 저항 및 임피던스 변환기 로딩을 갖는 신호 전력 분할기/결합기 | |
KR101840566B1 (ko) | 스위칭 경로 회로를 이용하여 광대역 특성을 구현한 갈륨비소 단일칩 고주파 집적 회로 장치 | |
US10218404B2 (en) | Interconnect element circuitry for RF electronics |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |