CN112350278A - 谐振电路的故障保护方法、装置及系统、电子装置 - Google Patents

谐振电路的故障保护方法、装置及系统、电子装置 Download PDF

Info

Publication number
CN112350278A
CN112350278A CN202011105109.3A CN202011105109A CN112350278A CN 112350278 A CN112350278 A CN 112350278A CN 202011105109 A CN202011105109 A CN 202011105109A CN 112350278 A CN112350278 A CN 112350278A
Authority
CN
China
Prior art keywords
signal
fault
turn
power device
pwm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011105109.3A
Other languages
English (en)
Inventor
王腾飞
江才
李江松
徐君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sungrow Power Supply Co Ltd
Original Assignee
Sungrow Power Supply Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sungrow Power Supply Co Ltd filed Critical Sungrow Power Supply Co Ltd
Priority to CN202011105109.3A priority Critical patent/CN112350278A/zh
Publication of CN112350278A publication Critical patent/CN112350278A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
    • H02H7/12—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers
    • H02H7/1213—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for DC-DC converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

本发明公开了一种谐振电路的故障保护方法、装置及系统、电子装置。其中，该方法包括：获取接收到故障信号时的计时值，其中，在谐振电路发生故障时触发上述故障信号；检测上述计时值是否处于安全关断驱动时间范围内；若检测到上述计时值处于上述安全关断驱动时间范围内时，则停止输出脉冲宽度调制PWM驱动信号至功率器件，以关断上述功率器件。本发明解决了现有技术中谐振电路故障时在峰值电流附近保护关断，极易出现关断电压尖峰超标损坏功率器件的技术问题。

Description

谐振电路的故障保护方法、装置及系统、电子装置
技术领域
本发明涉及故障保护技术领域，具体而言，涉及一种谐振电路的故障保护方法、装置及系统、电子装置。
背景技术
随着电力电子变换器降本需求提升，功率模块或单管的并联方案受到越来越多关注，其主要关注点在于如何处理模块或单管并联均流及关断时电压尖峰的问题，这对功率器件布局提出更高要求。由于很多场合下需要贴近功率器件放置的滤波电容无法焊接在母排上，随功率器件并联数增加而离得越来越远。
如图1所示的典型全桥LLC拓扑，由于滤波电容Cin与功率器件K1和K2距离较远产生的引线电感Llk1和Llk2过大，则在高频换流时引线电感电压加在功率器件上造成电压超标，严重时出现过压损坏。其中，现有保护逻辑主要为：1)检测到故障后立即关断器件驱动，在随机性关断过程中极有可能在谐振电流较大时关断造成关断电压尖峰超标，同时图1中副边全桥整流二极管亦可能出现大电流关断现象，其反向恢复特性以及输出功率回路上存在引线电感亦会带来电压尖峰问题；如图2所示，若故障保护时刻在驱动电平导通功率器件的时间段的中间点附近，流过K1的电流在峰值电流附近，此时将K1驱动关断，引线电感将产生极大电压尖峰加在K1上导致K1过压损坏。2)检测到故障后缓慢降低功率，此种保护时间较长，无法实现及时关断，可能会导致其他问题。
现有技术中，通过增大驱动关断电阻方式减缓关断速度，以降低关断电压尖峰的措施只适用于低频场合，且损耗较大，不适用于高频场合。对于谐振电路而言，其工作场景由于处在谐振模式更加恶劣，由于谐振电路的谐振电流峰值极高，若在峰值电流附近保护关断，极易出现关断电压尖峰超标损坏功率管现象。
针对上述的问题，目前尚未提出有效的解决方案。
发明内容
本发明实施例提供了一种谐振电路的故障保护方法、装置及系统、电子装置，以至少解决现有技术中谐振电路故障时在峰值电流附近保护关断，极易出现关断电压尖峰超标损坏功率器件的技术问题。
根据本发明实施例的一个方面，提供了一种谐振电路的故障保护方法，包括：获取接收到故障信号时的计时值，其中，在谐振电路发生故障时触发上述故障信号；检测上述计时值是否处于安全关断驱动时间范围内；若检测到上述计时值处于上述安全关断驱动时间范围内时，则停止输出脉冲宽度调制PWM驱动信号至功率器件，以关断上述功率器件。
可选的，若检测到上述计时值未处于上述安全关断驱动时间范围内，则保持当前输出的上述PWM驱动信号的驱动电平值，直至检测到上述计时值处于上述安全关断驱动时间范围内时，则停止输出上述PWM驱动信号。
可选的，在获取接收到故障信号时的计时值之前，上述方法还包括：获取上述谐振电路的安全关断尖峰电压值；确定上述安全关断尖峰电压值对应的关断电流值；基于上述关断电流值确定上述安全关断驱动时间范围。
可选的，在获取接收到故障信号时的计时值之前，上述方法还包括：检测初始PWM驱动信号是否为导通电平信号；若检测到上述初始PWM驱动信号为上述导通电平信号，则重置并触发计时功能，以计算上述计时值。
可选的，上述方法还包括：在未接收到上述故障信号时，接收数字信号处理DSP控制芯片或者微处理ARM控制芯片输入的上述PWM驱动信号，并直接将上述PWM驱动信号输出至上述功率器件。
可选的，上述方法还包括：在未接收到上述故障信号时，生成并输出上述PWM驱动信号至上述功率器件。
根据本发明实施例的另一方面，还提供了一种谐振电路的故障保护方法，包括：在接收到故障信号时，获取接收到的脉冲宽度调制PWM驱动信号的驱动电平值，其中，在谐振电路发生故障时触发上述故障信号；检测上述驱动电平值是否为关断电平值；若检测到上述驱动电平值为上述关断电平值，则停止输出上述PWM驱动信号至功率器件，以关断上述功率器件。
可选的，若检测到上述驱动电平值不为上述关断电平值，则等待上述驱动电平值转变为上述关断电平值时，停止输出上述PWM驱动信号至功率器件，以关断上述功率器件。
根据本发明实施例的另一方面，还提供了一种谐振电路的故障保护装置，包括：获取模块，用于获取接收到故障信号时的计时值，其中，在谐振电路发生故障时触发上述故障信号；检测模块，用于检测上述计时值是否处于安全关断驱动时间范围内；故障保护模块，用于若检测到上述计时值处于上述安全关断驱动时间范围内时，则停止输出脉冲宽度调制PWM驱动信号至功率器件，以关断上述功率器件。
根据本发明实施例的另一方面，还提供了一种谐振电路的故障保护装置，包括：获取单元，用于在接收到故障信号时，获取接收到的脉冲宽度调制PWM驱动信号的驱动电平值，其中，在谐振电路发生故障时触发上述故障信号；检测单元，用于检测上述驱动电平值是否为关断电平值；故障保护单元，用于若检测到上述驱动电平值为上述关断电平值，则停止输出上述PWM驱动信号至功率器件，以关断上述功率器件。
根据本发明实施例的另一方面，还提供了一种谐振电路的故障保护系统，包括：谐振电路，用于进行功率转换；采样及故障检测电路，与上述谐振电路连接，用于在发生故障时触发故障信号；现场可编程逻辑门阵列FPGA控制平台，与上述采样及故障检测电路连接，用于确定获取到上述故障信号时的计时值，检测上述计时值是否处于安全关断驱动时间范围内，若检测到上述计时值处于上述安全关断驱动时间范围内时，则停止输出脉冲宽度调制PWM驱动信号；驱动电路，与上述FPGA控制平台连接，用于在上述FPGA控制平台停止输出上述PWM驱动信号时关断功率器件。
可选的，上述FPGA控制平台还用于若检测到上述计时值未处于上述安全关断驱动时间范围内，则保持当前输出的上述PWM驱动信号的驱动电平值，直至检测到上述计时值处于上述安全关断驱动时间范围内时，则停止输出上述PWM驱动信号。
可选的，上述FPGA控制平台还用于在获取接收到故障信号时的计时值之前，获取上述谐振电路的安全关断尖峰电压值；确定上述安全关断尖峰电压值对应的关断电流值；基于上述关断电流值确定上述安全关断驱动时间范围。
可选的，上述FPGA控制平台还用于在获取接收到故障信号时的计时值之前，检测初始PWM驱动信号是否为导通电平信号；若检测到上述初始PWM驱动信号为上述导通电平信号，则重置并触发计时功能，以计算上述计时值。
可选的，上述FPGA控制平台还用于在未接收到上述故障信号时，接收数字信号处理DSP控制芯片或者微处理ARM控制芯片输入的上述PWM驱动信号，并直接将上述PWM驱动信号输出至上述功率器件。
可选的，上述FPGA控制平台还用于在未接收到上述故障信号时，生成并输出上述PWM驱动信号至上述功率器件。
根据本发明实施例的另一方面，还提供了一种非易失性存储介质，上述非易失性存储介质存储有多条指令，上述指令适于由处理器加载并执行任意一项上述的谐振电路的故障保护方法。
根据本发明实施例的另一方面，还提供了一种处理器，上述处理器用于运行程序，其中，上述程序被设置为运行时执行任意一项上述的谐振电路的故障保护方法。
根据本发明实施例的另一方面，还提供了一种电子装置，包括存储器和处理器，上述存储器中存储有计算机程序，上述处理器被设置为运行上述计算机程序以执行任意一项上述的谐振电路的故障保护方法。
在本发明实施例中，通过获取接收到故障信号时的计时值，其中，在谐振电路发生故障时触发上述故障信号；检测上述计时值是否处于安全关断驱动时间范围内；若检测到上述计时值处于上述安全关断驱动时间范围内时，则停止输出脉冲宽度调制PWM驱动信号至功率器件，以关断上述功率器件，达到了在安全关断驱动时间范围内关断功率器件的目的，从而实现了避免出现关断电压尖峰超标损坏功率器件的技术效果，进而解决了现有技术中谐振电路故障时在峰值电流附近保护关断，极易出现关断电压尖峰超标损坏功率器件的技术问题。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据现有技术的一种典型全桥LLC拓扑的示意图；
图2是根据现有技术的一种谐振电路正常工作时功率器件K1关断电流和故障保护时直接关断驱动时关断电流的示意图；
图3是根据本发明实施例的一种谐振电路的故障保护方法的流程图；
图4是根据本发明实施例的一种可选的谐振电路正常工作时功率器件K1关断电流和故障保护时直接关断驱动时关断电流的示意图；
图5是根据本发明实施例的一种可选的DSP+FPGA或ARM+FPGA控制平台信号处理过程的示意图；
图6是根据本发明实施例的一种可选的谐振电路的故障保护的时序图；
图7是根据本发明实施例的另一种谐振电路的故障保护方法的流程图；
图8是根据本发明实施例的一种谐振电路的故障保护装置的结构示意图；
图9是根据本发明实施例的另一种谐振电路的故障保护装置的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例1
根据本发明实施例，提供了一种谐振电路的故障保护方法的实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
图3是根据本发明实施例的一种谐振电路的故障保护方法的流程图，如图3所示，该方法包括如下步骤：
步骤S102，获取接收到故障信号时的计时值，其中，在谐振电路发生故障时触发上述故障信号；
步骤S104，检测上述计时值是否处于安全关断驱动时间范围内；
步骤S106，若检测到上述计时值处于上述安全关断驱动时间范围内时，则停止输出脉冲宽度调制PWM驱动信号至功率器件，以关断上述功率器件。
在本发明实施例中，通过获取接收到故障信号时的计时值，其中，在谐振电路发生故障时触发上述故障信号；检测上述计时值是否处于安全关断驱动时间范围内；若检测到上述计时值处于上述安全关断驱动时间范围内时，则停止输出脉冲宽度调制PWM驱动信号至功率器件，以关断上述功率器件，达到了在安全关断驱动时间范围内关断功率器件的目的，从而实现了避免出现关断电压尖峰超标损坏功率器件，保证功率器件可靠运行的技术效果，进而解决了现有技术中谐振电路故障时在峰值电流附近保护关断，极易出现关断电压尖峰超标损坏功率器件的技术问题。
需要说明的是，本申请实施例的执行主体为现场可编程逻辑门阵列FPGA控制平台，可选的，上述谐振电路包括但不限于LLC、LCC、CLLC等谐振电路，上述功率器件可为MOS管、IGBT管等功率管；其中，封装方式不限，可为单管、模块等；上述故障信号可以为外部硬件故障信号、数字信号处理DSP控制芯片或者微处理ARM控制芯片(DSP/ARM)输出的软件故障信号等，需要说明的是，在触发上述故障信号时既可以是立即响应也可以是有延时的。
通过本申请实施例所提供的谐振电路的故障保护方法，可以控制谐振电路驱动封波保护时间，避免大电流关断时产生电压尖峰超标损坏功率器件，保证功率器件可靠运行；同时保证了器件开关速度不受影响，发挥谐振电路器件高频工作的优势，同时降低了对功率器件布局以及叠层母排结构优化的要求，便于在实际项目中应用，提高了多管并联高频工作下大电流保护关断时功率器件的可靠性，解决了由此带来的过压炸机的技术问题。
作为一种可选的实施例，由于现有控制平台多为DSP+FPGA、ARM+FPGA、单FPGA，其中前两种方案依靠DSP或ARM进行主要功能控制，并通过FPGA控制平台进行辅助，主要为功能拓展、保护实现等。单FPGA控制平台则将FPGA作为控制核心，实现前两种方案功能且主要依赖FPGA控制平台完成关断封波控制。
如图4所示，由于谐振电路的谐振电流流过功率器件的电流在导通中间时间段较大，在导通初期和导通末期电流分别处于上升初期和下降末期，电流较小。如图4阴影部分所示，在[t1,t2]区间内流过K1的谐振电流较大，此时关断K1驱动可能导致电压尖峰超标，属于非安全关断驱动时间范围；而在非安全关断驱动时间范围[t1,t2]之外则属于安全关断驱动时间范围。
需要说明的是，确定上述非安全关断驱动时间范围[t1,t2]以及[t1,t2]之外的安全关断驱动时间范围，主要与电路实际布局引线电感大小、功率器件开关速度以及功率器件耐压限值有关。例如，还可以通过搭建双脉冲实验平台或实际平台实测安全关断尖峰电压对应关断电流，从而确定安全关断驱动时间范围。
作为一种可选的实施例，由于FPGA控制平台的工作是基于内部时钟频率进行的，响应速度可在数10ns以内，因此较常和硬件搭配用于对保护时间要求较高的场合，
在本申请实施例中，需要及时对驱动信号进行采样处理，从而实现对驱动信号的即时控制，DSP+FPGA或ARM+FPGA控制平台信号处理过程示意图如图5所示，需要说明的是，单FPGA控制方案的不同点在于PWM驱动由FPGA本身产生，而非外部DSP或ARM控制芯片传入。
作为一种可选的实施例，当谐振电路故障，触发故障需要关断驱动时，FPGA首先确定接收到故障信号时的计时值tc，若tc∈非安全关断驱动时间范围[t1,t2],保持输出PWM驱动电平不变，直至
Figure BDA0002726689970000071
也即上述计时值处于安全关断驱动时间范围内(即[t1,t2]之外的范围)时，则停止输出脉冲宽度调制PWM驱动信号至功率器件，以关断上述功率器件；若FPGA接收到故障信号时，
Figure BDA0002726689970000072
则直接停止输出脉冲宽度调制PWM驱动信号至功率器件，以关断上述功率器件，且后续FPGA输出PWM驱动信号一直保持封波关断状态。若为DSP+FPGA或ARM+FPGA控制平台，DSP或ARM输入至FPGA控制平台的PWM驱动信号，仍可以保持输出不需关停。
在一种可选的实施例中，若检测到上述计时值未处于上述安全关断驱动时间范围内，则保持当前输出的上述PWM驱动信号的驱动电平值，直至检测到上述计时值处于上述安全关断驱动时间范围内时，则停止输出上述PWM驱动信号。
在一种可选的实施例中，在获取接收到故障信号时的计时值之前，上述方法还包括：
步骤S202，获取上述谐振电路的安全关断尖峰电压值；
步骤S204，确定上述安全关断尖峰电压值对应的关断电流值；
步骤S206，基于上述关断电流值确定上述安全关断驱动时间范围。
由于确定上述非安全关断驱动时间范围[t1,t2]以及[t1,t2]之外则属于安全关断驱动时间范围，主要与电路实际布局引线电感大小、功率器件开关速度以及功率器件耐压限值有关，在上述可选的实施例中，FPGA控制平台可以但不限于获取上述谐振电路的安全关断尖峰电压值；确定上述安全关断尖峰电压值对应的关断电流值；基于上述关断电流值确定上述安全关断驱动时间范围。
例如，FPGA控制平台还可以通过搭建双脉冲实验平台或实际平台实测安全关断尖峰电压对应关断电流，从而确定安全关断驱动时间范围。
在一种可选的实施例中，在获取接收到故障信号时的计时值之前，上述方法还包括：
步骤S302，检测初始PWM驱动信号是否为导通电平信号；
步骤S304，若检测到上述初始PWM驱动信号为上述导通电平信号，则重置并触发计时功能，以计算上述计时值。
在本申请实施例中，若为DSP+FPGA或ARM+FPGA控制平台，对DSP或ARM送入到FPGA控制平台的PWM驱动信号进行采样，若为FPGA控制平台，则内部对自身产生的PWM驱动信号进行检测，当PWM驱动信号为驱动功率器件导通的导通电平信号，则重置并触发计时功能，以计算上述计时值。
在一种可选的实施例中，上述方法还包括：
步骤S402，在未接收到上述故障信号时，接收数字信号处理DSP控制芯片或者微处理ARM控制芯片输入的上述PWM驱动信号，并直接将上述PWM驱动信号输出至上述功率器件。
在另一种可选的实施例中，上述方法还包括：
步骤S502，在未接收到上述故障信号时，生成并输出上述PWM驱动信号至上述功率器件。
在上述可选的实施例中，在未接收到上述故障信号(即正常工作)时，若为DSP+FPGA控制平台或ARM+FPGA控制平台，接收数字信号处理DSP控制芯片或者微处理ARM控制芯片输入的上述PWM驱动信号，并直接将上述PWM驱动信号输出至上述功率器件；若为FPGA控制平台，在未接收到上述故障信号时，生成并输出上述PWM驱动信号至上述功率器件。
作为一种可选的实施例，还可以对上述保护关断逻辑进行改变，例如，当为DSP+FPGA或ARM+FPGA控制平台时，DSP控制芯片或ARM控制芯片输出的PWM驱动信号进入到FPGA控制平台，FPGA控制平台对其进行电平采样检测，当未接收到故障信号时，FPGA控制平台不对DSP或ARM控制芯片送入的PWM驱动信号处理直接输出，当FPGA控制平台接收到故障信号时，判断此时DSP或ARM送入FPGA控制平台的PWM驱动信号的电平状态或驱动电平值，若为使功率器件关断的电平状态，则直接进行驱动封波处理；若此时PWM驱动仍使功率器件导通，则等待DSP或ARM发送至FPGA控制平台的PWM驱动信号的驱动电平值为上述关断电平值。
例如，DSP或ARM发送至FPGA控制平台的PWM驱动信号的驱动电平值的电平转变瞬间，进行驱动封波处理，从而保证功率器件在安全区关断，并且，在本申请实施例中，后续DSP控制芯片或ARM控制芯片送入至FPGA控制平台的PWM驱动信号将不会被输出，FPGA控制平台输出的PWM驱动信号一直保持封波关断状态。
作为一种可选的实施例，如图6所示，如果DSP控制芯片或ARM芯片输出PWM驱动高电平使功率器件导通，故障信号在DSP控制芯片或ARM芯片输出高电平的中间时刻送入FPGA控制平台，此时DSP控制芯片或ARM芯片保持正常PWM发波送至FPGA，FPGA控制平台等待DSP控制芯片或ARM芯片送至FPGA控制平台的PWM驱动信号变为低电平瞬间进行封波，此后对DSP控制芯片或ARM芯片输入到FPGA控制平台的PWM驱动信号不响应，保持封波关断状态。
需要说明的是，此种方案只需要检测驱动电平值是否为关断电平值即可，如果为关断电平值则接收到故障信号时的计时值一定是处在安全关断驱动时间范围内，实现更为简单，但驱动关断及时性稍差，且需要DSP或ARM持续正常输出PWM驱动信号，不能出现PWM驱动信号处于[t1,t2]内关断情形，否则FPGA将依据输入PWM驱动信号处于[t1,t2]内关断，使器件过压损坏。
需要说明的是，在正常关机时，仍需要保证PWM驱动信号处于[t1,t2]范围外关断，其实现方式和故障保护方案基本相同。
作为另一种可选的实施例，当为DSP+FPGA或ARM+FPGA控制平台时，一是保证DSP或ARM正常输出PWM驱动信号，将关机指令送至FPGA控制平台，FPGA判断DSP或ARM正常输出的PWM在[t1,t2]范围外时进行封波关机；二是FPGA控制平台可不做处理，DSP和ARM在关机操作时，之后周期装载使功率器件关断的PWM电平并保持不变即可。若为FPGA控制平台，只需检测内部产生的PWM驱动信号在[t1,t2]范围外即可进行封波关机。
根据本发明实施例，还提供了另一种谐振电路的故障保护方法的实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
图7是根据本发明实施例的另一种谐振电路的故障保护方法的流程图，如图7所示，该方法包括如下步骤：
步骤S602，在接收到故障信号时，获取接收到的脉冲宽度调制PWM驱动信号的驱动电平值，其中，在谐振电路发生故障时触发上述故障信号；
步骤S604，检测上述驱动电平值是否为关断电平值；
步骤S606，若检测到上述驱动电平值为上述关断电平值，则停止输出上述PWM驱动信号至功率器件，以关断上述功率器件。
在本发明实施例中，在接收到故障信号时，获取接收到的脉冲宽度调制PWM驱动信号的驱动电平值，其中，在谐振电路发生故障时触发上述故障信号；检测上述驱动电平值是否为关断电平值；若检测到上述驱动电平值为上述关断电平值，则停止输出上述PWM驱动信号至功率器件，以关断上述功率器件，达到了在安全关断驱动时间范围内关断功率器件的目的，从而实现了避免出现关断电压尖峰超标损坏功率器件，保证功率器件可靠运行的技术效果，进而解决了现有技术中谐振电路故障时在峰值电流附近保护关断，极易出现关断电压尖峰超标损坏功率器件的技术问题。
需要说明的是，本申请实施例的执行主体为现场可编程逻辑门阵列FPGA控制平台，可选的，上述谐振电路包括但不限于LLC、LCC、CLLC等谐振电路，上述功率器件可为MOS管、IGBT管等功率管；其中，封装方式不限，可为单管、模块等；上述故障信号可以为外部硬件故障信号、数字信号处理DSP控制芯片或者微处理ARM控制芯片(DSP/ARM)输出的软件故障信号等。
通过本申请实施例所提供的谐振电路的故障保护方法，只需要检测驱动电平值是否为关断电平值即可，如果为关断电平值则接收到故障信号时的计时值一定是处在安全关断驱动时间范围内，可以控制谐振电路驱动封波保护时间，避免大电流关断时产生电压尖峰超标损坏功率器件，保证功率器件可靠运行；同时保证了器件开关速度不受影响，发挥谐振电路器件高频工作的优势，同时降低了对功率器件布局以及叠层母排结构优化的要求，便于在实际项目中应用，提高了多管并联高频工作下大电流保护关断时功率器件的可靠性，解决了由此带来的过压炸机的技术问题。
作为一种可选的实施例，由于现有控制平台多为DSP+FPGA、ARM+FPGA、单FPGA，其中前两种方案依靠DSP或ARM进行主要功能控制，并通过FPGA控制平台进行辅助，主要为功能拓展、保护实现等。单FPGA控制平台则将FPGA作为控制核心，实现前两种方案功能且主要依赖FPGA控制平台完成关断封波控制。
在一种可选的实施例中，若检测到上述驱动电平值不为上述关断电平值，则等待上述驱动电平值转变为上述关断电平值时，停止输出上述PWM驱动信号至功率器件，以关断上述功率器件。
作为一种可选的实施例，还可以对上述保护关断逻辑进行改变，例如，当为DSP+FPGA或ARM+FPGA控制平台时，DSP控制芯片或ARM控制芯片输出的PWM驱动信号进入到FPGA控制平台，FPGA控制平台对其进行电平采样检测，当未接收到故障信号时，FPGA不对DSP或ARM控制芯片送入的PWM驱动信号处理直接输出，当FPGA接收到故障信号时，判断此时DSP或ARM送入FPGA控制平台的PWM驱动信号的电平状态或驱动电平值，若为使功率器件关断的电平状态，则直接进行驱动封波处理；若此时PWM驱动仍使功率器件导通，则等待DSP或ARM发送至FPGA控制平台的PWM驱动信号的驱动电平值为上述关断电平值，例如，DSP或ARM发送至FPGA控制平台的PWM驱动信号的驱动电平值的电平转变瞬间，进行驱动封波处理，从而保证功率器件在安全区关断，并且，在本申请实施例中，后续DSP控制芯片或ARM控制芯片送入至FPGA控制平台的PWM驱动信号将不会被输出，FPGA控制平台输出的PWM驱动信号一直保持封波关断状态。
作为一种可选的实施例，仍如图6所示，如果DSP控制芯片或ARM芯片输出PWM驱动高电平使功率器件导通，故障信号在DSP控制芯片或ARM芯片输出高电平的中间时刻送入FPGA控制平台，此时DSP控制芯片或ARM芯片保持正常PWM发波送至FPGA控制平台，FPGA控制平台等待DSP控制芯片或ARM芯片送至FPGA控制平台的PWM驱动信号变为低电平瞬间进行封波，此后对DSP控制芯片或ARM芯片输入到FPGA控制平台的PWM驱动信号不响应，保持封波关断状态。
需要说明的是，此种方案实现更为简单，但驱动关断及时性稍差，且需要DSP或ARM持续正常输出PWM驱动信号，不能出现PWM驱动信号处于[t1,t2]内关断情形，否则FPGA将依据输入PWM驱动信号处于[t1,t2]内关断，使器件过压损坏。
需要说明的是，在正常关机时，仍需要保证PWM驱动信号处于[t1,t2]范围外关断，其实现方式和故障保护方案基本相同。
作为另一种可选的实施例，当为DSP+FPGA或ARM+FPGA控制平台时，一是保证DSP或ARM正常输出PWM驱动信号，将关机指令送至FPGA控制平台，FPGA控制平台判断DSP或ARM正常输出的PWM在[t1,t2]范围外时进行封波关机；二是FPGA控制平台可不做处理，DSP和ARM在关机操作时，之后周期装载使功率器件关断的PWM电平并保持不变即可。若为FPGA控制平台，只需检测内部产生的PWM驱动信号在[t1,t2]范围外即可进行封波关机。
实施例2
根据本发明实施例，还提供了一种用于实施上述谐振电路的故障保护系统的实施例，上述谐振电路的故障保护系统包括：
谐振电路，用于进行功率转换；采样及故障检测电路，与上述谐振电路连接，用于在发生故障时触发故障信号；现场可编程逻辑门阵列FPGA控制平台，与上述采样及故障检测电路连接，用于确定获取到上述故障信号时的计时值，检测上述计时值是否处于安全关断驱动时间范围内，若检测到上述计时值处于上述安全关断驱动时间范围内时，则停止输出脉冲宽度调制PWM驱动信号；驱动电路，与上述FPGA控制平台连接，用于在上述FPGA控制平台停止输出上述PWM驱动信号时关断功率器件。
在本发明实施例中，在FPGA控制平台接收到采样及故障检测电路触发的故障信号时，获取接收到的脉冲宽度调制PWM驱动信号的驱动电平值，其中，在谐振电路发生故障时触发上述故障信号；检测上述驱动电平值是否为关断电平值；若检测到上述驱动电平值为上述关断电平值，则停止输出上述PWM驱动信号至功率器件，以关断上述功率器件，达到了在安全关断驱动时间范围内关断功率器件的目的，从而实现了避免出现关断电压尖峰超标损坏功率器件，保证功率器件可靠运行的技术效果，进而解决了现有技术中谐振电路故障时在峰值电流附近保护关断，极易出现关断电压尖峰超标损坏功率器件的技术问题。
需要说明的是，本申请实施例的执行主体为现场可编程逻辑门阵列FPGA控制平台，可选的，上述谐振电路包括但不限于LLC、LCC、CLLC等谐振电路，上述功率器件可为MOS管、IGBT管等功率管；其中，封装方式不限，可为单管、模块等；上述故障信号可以为外部硬件故障信号、数字信号处理DSP控制芯片或者微处理ARM控制芯片(DSP/ARM)输出的软件故障信号等，需要说明的是，在触发上述故障信号时既可以是立即响应也可以是有延时的。
通过本申请实施例，可以控制谐振电路驱动封波保护时间，避免大电流关断时产生电压尖峰超标损坏功率器件，保证功率器件可靠运行；同时保证了器件开关速度不受影响，发挥谐振电路器件高频工作的优势，同时降低了对功率器件布局以及叠层母排结构优化的要求，便于在实际项目中应用，提高了多管并联高频工作下大电流保护关断时功率器件的可靠性，解决了由此带来的过压炸机的技术问题。
作为一种可选的实施例，由于现有控制平台多为DSP+FPGA、ARM+FPGA、单FPGA，其中，前两种方案依靠DSP或ARM进行主要功能控制，并通过FPGA控制平台进行辅助，主要为功能拓展、保护实现等。单FPGA控制平台则将FPGA作为控制核心，实现前两种方案功能且主要依赖FPGA控制平台完成关断封波控制。
如图4所示，由于谐振电路的谐振电流流过功率器件的电流在导通中间时间段较大，在导通初期和导通末期电流分别处于上升初期和下降末期时较小。如图4阴影部分所示，在[t1,t2]区间内流过K1的谐振电流较大，此时关断K1驱动可能导致电压尖峰超标，属于非安全关断驱动时间范围；而在非安全关断驱动时间范围[t1,t2]之外则属于安全关断驱动时间范围。
需要说明的是，确定上述非安全关断驱动时间范围[t1,t2]以及[t1,t2]之外的安全关断驱动时间范围，主要与电路实际布局引线电感大小、功率器件开关速度以及功率器件耐压限值有关。例如，还可以通过搭建双脉冲实验平台或实际平台实测安全关断尖峰电压对应关断电流，从而确定安全关断驱动时间范围。
作为一种可选的实施例，由于FPGA控制平台的工作是基于内部时钟频率进行的，响应速度可在数10ns以内，因此较常和硬件搭配用于对保护时间要求较高的场合，
在本申请实施例中，需要及时对驱动信号进行采样处理，从而实现对驱动信号的即时控制，DSP+FPGA或ARM+FPGA控制平台信号处理过程示意图如图5所示，需要说明的是，单FPGA控制方案的不同点在于PWM驱动由FPGA控制平台本身产生，而非外部DSP或ARM控制芯片传入。
作为一种可选的实施例，当谐振电路故障，触发故障需要关断驱动时，FPGA控制平台首先确定接收到故障信号时的计时值tc，若tc∈非安全关断驱动时间范围[t1,t2],保持输出PWM驱动电平不变，直至
Figure BDA0002726689970000131
也即上述计时值处于安全关断驱动时间范围内(即[t1,t2]之外的范围)时，则停止输出脉冲宽度调制PWM驱动信号至功率器件，以关断上述功率器件；若FPGA控制平台接收到故障信号时，
Figure BDA0002726689970000132
则直接停止输出脉冲宽度调制PWM驱动信号至功率器件，以关断上述功率器件，且后续FPGA控制平台输出PWM驱动信号一直保持封波关断状态。若为DSP+FPGA或ARM+FPGA控制平台，DSP或ARM输入至FPGA控制平台的PWM驱动信号，仍可以保持输出不需关停。
在一种可选的实施例中，上述FPGA控制平台还用于若检测到上述计时值未处于上述安全关断驱动时间范围内，则保持当前输出的上述PWM驱动信号的驱动电平值，直至检测到上述计时值处于上述安全关断驱动时间范围内时，则停止输出上述PWM驱动信号。
在一种可选的实施例中，上述FPGA控制平台还用于在获取接收到故障信号时的计时值之前，获取上述谐振电路的安全关断尖峰电压值；确定上述安全关断尖峰电压值对应的关断电流值；基于上述关断电流值确定上述安全关断驱动时间范围。
由于确定上述非安全关断驱动时间范围[t1,t2]以及[t1,t2]之外则属于安全关断驱动时间范围，主要与电路实际布局引线电感大小、功率器件开关速度以及功率器件耐压限值有关，在上述可选的实施例中，FPGA控制平台可以但不限于获取上述谐振电路的安全关断尖峰电压值；确定上述安全关断尖峰电压值对应的关断电流值；基于上述关断电流值确定上述安全关断驱动时间范围。
例如，FPGA控制平台还可以通过搭建双脉冲实验平台或实际平台实测安全关断尖峰电压对应关断电流，从而确定安全关断驱动时间范围。
在一种可选的实施例中，上述FPGA控制平台还用于在获取接收到故障信号时的计时值之前，检测初始PWM驱动信号是否为导通电平信号；若检测到上述初始PWM驱动信号为上述导通电平信号，则重置并触发计时功能，以计算上述计时值。
在本申请实施例中，若为DSP+FPGA或ARM+FPGA控制平台，对DSP或ARM送入到FPGA控制平台的PWM驱动信号进行采样，若为FPGA控制平台，则内部对自身产生的PWM驱动信号进行检测，当PWM驱动信号为驱动功率器件导通的导通电平信号，则重置并触发计时功能，以计算上述计时值。
在一种可选的实施例中，上述FPGA控制平台还用于在未接收到上述故障信号时，接收数字信号处理DSP控制芯片或者微处理ARM控制芯片输入的上述PWM驱动信号，并直接将上述PWM驱动信号输出至上述功率器件。
在一种可选的实施例中，上述FPGA控制平台还用于在未接收到上述故障信号时，生成并输出上述PWM驱动信号至上述功率器件。
在上述可选的实施例中，在未接收到上述故障信号(即正常工作)时，若为DSP+FPGA控制平台或ARM+FPGA控制平台，接收数字信号处理DSP控制芯片或者微处理ARM控制芯片输入的上述PWM驱动信号，并直接将上述PWM驱动信号输出至上述功率器件；若为FPGA控制平台，在未接收到上述故障信号时，生成并输出上述PWM驱动信号至上述功率器件。
作为一种可选的实施例，还可以对上述保护关断逻辑进行改变，例如，当为DSP+FPGA或ARM+FPGA控制平台时，DSP控制芯片或ARM控制芯片输出的PWM驱动信号进入到FPGA控制平台，FPGA控制平台对其进行电平采样检测，当未接收到故障信号时，FPGA控制平台不对DSP或ARM控制芯片送入的PWM驱动信号处理直接输出，当FPGA接收到故障信号时，判断此时DSP或ARM送入FPGA控制平台的PWM驱动信号的电平状态或驱动电平值，若为使功率器件关断的电平状态，则直接进行驱动封波处理；若此时PWM驱动仍使功率器件导通，则等待DSP或ARM发送至FPGA控制平台的PWM驱动信号的驱动电平值为上述关断电平值。
例如，DSP或ARM发送至FPGA控制平台的PWM驱动信号的驱动电平值的电平转变瞬间，进行驱动封波处理，从而保证功率器件在安全区关断，并且，在本申请实施例中，后续DSP控制芯片或ARM控制芯片送入至FPGA控制平台的PWM驱动信号将不会被输出，FPGA控制平台输出的PWM驱动信号一直保持封波关断状态。
作为一种可选的实施例，仍如图6所示，如果DSP控制芯片或ARM芯片输出PWM驱动高电平使功率器件导通，故障信号在DSP控制芯片或ARM芯片输出高电平的中间时刻送入FPGA控制平台，此时DSP控制芯片或ARM芯片保持正常PWM发波送至FPGA控制平台，FPGA控制平台等待DSP控制芯片或ARM芯片送至FPGA控制平台的PWM驱动信号变为低电平瞬间进行封波，此后对DSP控制芯片或ARM芯片输入到FPGA控制平台的PWM驱动信号不响应，保持封波关断状态。
需要说明的是，此种方案只需要检测驱动电平值是否为关断电平值即可，如果为关断电平值则接收到故障信号时的计时值一定是处在安全关断驱动时间范围内，实现更为简单，但驱动关断及时性稍差，且需要DSP或ARM持续正常输出PWM驱动信号，不能出现PWM驱动信号处于[t1,t2]内关断情形，否则FPGA控制平台将依据输入PWM驱动信号处于[t1,t2]内关断，使器件过压损坏。
需要说明的是，在正常关机时，仍需要保证PWM驱动信号处于[t1,t2]范围外关断，其实现方式和故障保护方案基本相同。
作为另一种可选的实施例，当为DSP+FPGA或ARM+FPGA控制平台时，一是保证DSP或ARM正常输出PWM驱动信号，将关机指令送至FPGA控制平台，FPGA控制平台判断DSP或ARM正常输出的PWM在[t1,t2]范围外时进行封波关机；二是FPGA控制平台可不做处理，DSP和ARM在关机操作时，之后周期装载使功率器件关断的PWM电平并保持不变即可。若为FPGA控制平台，只需检测内部产生的PWM驱动信号在[t1,t2]范围外即可进行封波关机。
需要说明的是，本实施例的可选或优选实施方式可以参见实施例1中的相关描述，此处不再赘述。
实施例3
根据本发明实施例，还提供了一种用于实施上述谐振电路的故障保护方法的装置实施例，图8是根据本发明实施例的一种谐振电路的故障保护装置的结构示意图，如图8所示，上述谐振电路的故障保护装置，包括：获取模块80、检测模块82和故障保护模块84，其中：
获取模块80，用于获取接收到故障信号时的计时值，其中，在谐振电路发生故障时触发上述故障信号；检测模块82，用于检测上述计时值是否处于安全关断驱动时间范围内；故障保护模块84，用于若检测到上述计时值处于上述安全关断驱动时间范围内时，则停止输出脉冲宽度调制PWM驱动信号至功率器件，以关断上述功率器件。
需要说明的是，上述各个模块是可以通过软件或硬件来实现的，例如，对于后者，可以通过以下方式实现：上述各个模块可以位于同一处理器中；或者，上述各个模块以任意组合的方式位于不同的处理器中。
此处需要说明的是，上述获取模块80、检测模块82和故障保护模块84对应于实施例1中的步骤S102至步骤S106，上述模块与对应的步骤所实现的实例和应用场景相同，但不限于上述实施例1所公开的内容。需要说明的是，上述模块作为装置的一部分可以运行在计算机终端中。
根据本发明实施例，还提供了另一种用于实施上述谐振电路的故障保护方法的装置实施例，图9是根据本发明实施例的另一种谐振电路的故障保护装置的结构示意图，如图9所示，上述谐振电路的故障保护装置，包括：获取单元90、检测单元92和故障保护单元94，其中：
获取单元90，用于在接收到故障信号时，获取接收到的脉冲宽度调制PWM驱动信号的驱动电平值，其中，在谐振电路发生故障时触发上述故障信号；检测单元92，用于检测上述驱动电平值是否为关断电平值；故障保护单元94，用于若检测到上述驱动电平值为上述关断电平值，则停止输出上述PWM驱动信号至功率器件，以关断上述功率器件。
需要说明的是，上述各个模块是可以通过软件或硬件来实现的，例如，对于后者，可以通过以下方式实现：上述各个模块可以位于同一处理器中；或者，上述各个模块以任意组合的方式位于不同的处理器中。
此处需要说明的是，上述获取单元90、检测单元92和故障保护单元94对应于实施例1中的步骤S602至步骤S606，上述模块与对应的步骤所实现的实例和应用场景相同，但不限于上述实施例1所公开的内容。需要说明的是，上述模块作为装置的一部分可以运行在计算机终端中。
需要说明的是，本实施例的可选或优选实施方式可以参见实施例1中的相关描述，此处不再赘述。
上述的谐振电路的故障保护装置还可以包括处理器和存储器，上述获取单元90、检测单元92和故障保护单元94等均作为程序单元存储在存储器中，由处理器执行存储在存储器中的上述程序单元来实现相应的功能。
处理器中包含内核，由内核去存储器中调取相应的程序单元，上述内核可以设置一个或以上。存储器可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)，存储器包括至少一个存储芯片。
根据本申请实施例，还提供了一种非易失性存储介质的实施例。可选地，在本实施例中，上述非易失性存储介质包括存储的程序，其中，在上述程序运行时控制上述非易失性存储介质所在设备执行上述任意一种谐振电路的故障保护方法。
可选地，在本实施例中，上述非易失性存储介质可以位于计算机网络中计算机终端群中的任意一个计算机终端中，或者位于移动终端群中的任意一个移动终端中，上述非易失性存储介质包括存储的程序。
可选地，在程序运行时控制非易失性存储介质所在设备执行以下功能：获取接收到故障信号时的计时值，其中，在谐振电路发生故障时触发上述故障信号；检测上述计时值是否处于安全关断驱动时间范围内；若检测到上述计时值处于上述安全关断驱动时间范围内时，则停止输出脉冲宽度调制PWM驱动信号至功率器件，以关断上述功率器件。
可选地，在程序运行时控制非易失性存储介质所在设备执行以下功能：若检测到上述计时值未处于上述安全关断驱动时间范围内，则保持当前输出的上述PWM驱动信号的驱动电平值，直至检测到上述计时值处于上述安全关断驱动时间范围内时，则停止输出上述PWM驱动信号。
可选地，在程序运行时控制非易失性存储介质所在设备执行以下功能：获取上述谐振电路的安全关断尖峰电压值；确定上述安全关断尖峰电压值对应的关断电流值；基于上述关断电流值确定上述安全关断驱动时间范围。
可选地，在程序运行时控制非易失性存储介质所在设备执行以下功能：检测初始PWM驱动信号是否为导通电平信号；若检测到上述初始PWM驱动信号为上述导通电平信号，则重置并触发计时功能，以计算上述计时值。
可选地，在程序运行时控制非易失性存储介质所在设备执行以下功能：在未接收到上述故障信号时，接收数字信号处理DSP控制芯片或者微处理ARM控制芯片输入的上述PWM驱动信号，并直接将上述PWM驱动信号输出至上述功率器件。
可选地，在程序运行时控制非易失性存储介质所在设备执行以下功能：在未接收到上述故障信号时，生成并输出上述PWM驱动信号至上述功率器件。
可选地，在程序运行时控制非易失性存储介质所在设备执行以下功能：在接收到故障信号时，获取接收到的脉冲宽度调制PWM驱动信号的驱动电平值，其中，在谐振电路发生故障时触发上述故障信号；检测上述驱动电平值是否为关断电平值；若检测到上述驱动电平值为上述关断电平值，则停止输出上述PWM驱动信号至功率器件，以关断上述功率器件。
可选的，若检测到上述驱动电平值不为上述关断电平值，则等待上述驱动电平值转变为上述关断电平值时，停止输出上述PWM驱动信号至功率器件，以关断上述功率器件。
根据本申请实施例，还提供了一种处理器的实施例。可选地，在本实施例中，上述处理器用于运行程序，其中，上述程序运行时执行上述任意一种谐振电路的故障保护方法。
根据本申请实施例，还提供了一种电子装置的实施例，包括存储器和处理器，上述存储器中存储有计算机程序，上述处理器被设置为运行上述计算机程序以执行上述任意一种的谐振电路的故障保护方法。
根据本申请实施例，还提供了一种计算机程序产品的实施例，当在数据处理设备上执行时，适于执行初始化有上述任意一种的谐振电路的故障保护方法步骤的程序。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如上述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。
上述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
上述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取非易失性存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个非易失性存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例上述方法的全部或部分步骤。而前述的非易失性存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
以上上述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (17)

1.一种谐振电路的故障保护方法，其特征在于，包括：
获取接收到故障信号时的计时值，其中，在谐振电路发生故障时触发所述故障信号；
检测所述计时值是否处于安全关断驱动时间范围内；
若检测到所述计时值处于所述安全关断驱动时间范围内时，则停止输出脉冲宽度调制PWM驱动信号至功率器件，以关断所述功率器件。
2.根据权利要求1所述的方法，其特征在于，若检测到所述计时值未处于所述安全关断驱动时间范围内，则保持当前输出的所述PWM驱动信号的驱动电平值，直至检测到所述计时值处于所述安全关断驱动时间范围内时，则停止输出所述PWM驱动信号。
3.根据权利要求1所述的方法，其特征在于，在获取接收到故障信号时的计时值之前，所述方法还包括：
获取所述谐振电路的安全关断尖峰电压值；
确定所述安全关断尖峰电压值对应的关断电流值；
基于所述关断电流值确定所述安全关断驱动时间范围。
4.根据权利要求1所述的方法，其特征在于，在获取接收到故障信号时的计时值之前，所述方法还包括：
检测初始PWM驱动信号是否为导通电平信号；
若检测到所述初始PWM驱动信号为所述导通电平信号，则重置并触发计时功能，以计算所述计时值。
5.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在未接收到所述故障信号时，接收数字信号处理DSP控制芯片或者微处理ARM控制芯片输入的所述PWM驱动信号，并直接将所述PWM驱动信号输出至所述功率器件。
6.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在未接收到所述故障信号时，生成并输出所述PWM驱动信号至所述功率器件。
7.一种谐振电路的故障保护方法，其特征在于，包括：
在接收到故障信号时，获取接收到的脉冲宽度调制PWM驱动信号的驱动电平值，其中，在谐振电路发生故障时触发所述故障信号；
检测所述驱动电平值是否为关断电平值；
若检测到所述驱动电平值为所述关断电平值，则停止输出所述PWM驱动信号至功率器件，以关断所述功率器件。
8.根据权利要求7所述的方法，其特征在于，若检测到所述驱动电平值不为所述关断电平值，则等待所述驱动电平值转变为所述关断电平值时，停止输出所述PWM驱动信号至功率器件，以关断所述功率器件。
9.一种谐振电路的故障保护装置，其特征在于，包括：
获取模块，用于获取接收到故障信号时的计时值，其中，在谐振电路发生故障时触发所述故障信号；
检测模块，用于检测所述计时值是否处于安全关断驱动时间范围内；
故障保护模块，用于若检测到所述计时值处于所述安全关断驱动时间范围内时，则停止输出脉冲宽度调制PWM驱动信号至功率器件，以关断所述功率器件。
10.一种谐振电路的故障保护装置，其特征在于，包括：
获取单元，用于在接收到故障信号时，获取接收到的脉冲宽度调制PWM驱动信号的驱动电平值，其中，在谐振电路发生故障时触发所述故障信号；
检测单元，用于检测所述驱动电平值是否为关断电平值；
故障保护单元，用于若检测到所述驱动电平值为所述关断电平值，则停止输出所述PWM驱动信号至功率器件，以关断所述功率器件。
11.一种谐振电路的故障保护系统，其特征在于，包括：
谐振电路，用于进行功率转换；
采样及故障检测电路，与所述谐振电路连接，用于在发生故障时触发故障信号；
现场可编程逻辑门阵列FPGA控制平台，与所述采样及故障检测电路连接，用于确定获取到所述故障信号时的计时值，检测所述计时值是否处于安全关断驱动时间范围内，若检测到所述计时值处于所述安全关断驱动时间范围内时，则停止输出脉冲宽度调制PWM驱动信号；
驱动电路，与所述FPGA控制平台连接，用于在所述FPGA控制平台停止输出所述PWM驱动信号时关断功率器件。
12.根据权利要求11所述的系统，其特征在于，所述FPGA控制平台还用于若检测到所述计时值未处于所述安全关断驱动时间范围内，则保持当前输出的所述PWM驱动信号的驱动电平值，直至检测到所述计时值处于所述安全关断驱动时间范围内时，则停止输出所述PWM驱动信号。
13.根据权利要求11所述的系统，其特征在于，所述FPGA控制平台还用于在获取接收到故障信号时的计时值之前，获取所述谐振电路的安全关断尖峰电压值；确定所述安全关断尖峰电压值对应的关断电流值；基于所述关断电流值确定所述安全关断驱动时间范围。
14.根据权利要求11所述的系统，其特征在于，所述FPGA控制平台还用于在获取接收到故障信号时的计时值之前，检测初始PWM驱动信号是否为导通电平信号；若检测到所述初始PWM驱动信号为所述导通电平信号，则重置并触发计时功能，以计算所述计时值。
15.根据权利要求11所述的系统，其特征在于，所述FPGA控制平台还用于在未接收到所述故障信号时，接收数字信号处理DSP控制芯片或者微处理ARM控制芯片输入的所述PWM驱动信号，并直接将所述PWM驱动信号输出至所述功率器件。
16.根据权利要求11所述的系统，其特征在于，所述FPGA控制平台还用于在未接收到所述故障信号时，生成并输出所述PWM驱动信号至所述功率器件。
17.一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行如权利要求1至8中任意一项所述的谐振电路的故障保护方法。
CN202011105109.3A 2020-10-15 2020-10-15 谐振电路的故障保护方法、装置及系统、电子装置 Pending CN112350278A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011105109.3A CN112350278A (zh) 2020-10-15 2020-10-15 谐振电路的故障保护方法、装置及系统、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011105109.3A CN112350278A (zh) 2020-10-15 2020-10-15 谐振电路的故障保护方法、装置及系统、电子装置

Publications (1)

Publication Number Publication Date
CN112350278A true CN112350278A (zh) 2021-02-09

Family

ID=74362125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011105109.3A Pending CN112350278A (zh) 2020-10-15 2020-10-15 谐振电路的故障保护方法、装置及系统、电子装置

Country Status (1)

Country Link
CN (1) CN112350278A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102625553A (zh) * 2012-03-15 2012-08-01 重庆极光电器设备有限公司 无极灯高频发生电路
CN110932552A (zh) * 2018-09-20 2020-03-27 株洲中车时代电气股份有限公司 一种llc谐振电路的延时保护方法
CN111600488A (zh) * 2020-03-14 2020-08-28 青岛鼎信通讯股份有限公司 一种利用过零检测技术提高电力电子变压器效率的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102625553A (zh) * 2012-03-15 2012-08-01 重庆极光电器设备有限公司 无极灯高频发生电路
CN110932552A (zh) * 2018-09-20 2020-03-27 株洲中车时代电气股份有限公司 一种llc谐振电路的延时保护方法
CN111600488A (zh) * 2020-03-14 2020-08-28 青岛鼎信通讯股份有限公司 一种利用过零检测技术提高电力电子变压器效率的方法

Similar Documents

Publication Publication Date Title
CN103094884B (zh) 保护开路和/或短路状况下的电源变换系统的系统和方法
TWI450481B (zh) 並網逆變器的啟動裝置及其控制方法
WO2021031642A1 (zh) 一种飞跨电容型npc三电平拓扑
CN103713255B (zh) 一种电路故障检测方法、系统以及控制器
CN105811373A (zh) 免受功率开关处的硬换向事件的损害的保护
CN105811374A (zh) 免受功率开关处的硬换向事件的损害的保护
CN104270026A (zh) 一种三电平逐波限流控制方法和系统
CN109039221B (zh) 一种主动短路电路以及电机控制器
US20190131867A1 (en) Power converter
CN108809197B (zh) 交错式pfc控制电路及电机驱动电路
CN104659751A (zh) 一种整流电路的保护电路及电源
EP3758208B1 (en) Two-stage converter and method for starting the same, llc converter, and application system
CN108736446B (zh) 永磁同步电机的保护方法、保护系统和永磁同步电机
CN103683202A (zh) 一种用于检测变频器输出对地短路的装置和方法
CN102207531A (zh) 调节交流负载功率的可控硅状态检测方法、装置及电路
CN104836209A (zh) 一种数字电源保护电路及装置
TW201315074A (zh) 功率開關串聯電路及其控制方法
CN112350278A (zh) 谐振电路的故障保护方法、装置及系统、电子装置
CN111817416A (zh) 无线充电系统开机控制方法、装置及无线充电系统
CN104779584A (zh) 一种变频器检测保护电路
CN109379018A (zh) 一种三相交流电机的变频控制电路及控制方法
CN113964797B (zh) 一种变频器的硬件限流方法、装置及存储介质
CN113054959A (zh) 一种基于桥臂电流检测的igbt短路保护电路
CN108599636A (zh) 一种无刷直流电机无传感器精确换相的方法及装置
CN115021538A (zh) 用于三相dc-dc变换器的驱动电路、三相dc-dc变换器及驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210209

RJ01 Rejection of invention patent application after publication