CN112349692A - 一种气密高导热lcp封装基板及多芯片系统级封装结构 - Google Patents

一种气密高导热lcp封装基板及多芯片系统级封装结构 Download PDF

Info

Publication number
CN112349692A
CN112349692A CN202011038892.6A CN202011038892A CN112349692A CN 112349692 A CN112349692 A CN 112349692A CN 202011038892 A CN202011038892 A CN 202011038892A CN 112349692 A CN112349692 A CN 112349692A
Authority
CN
China
Prior art keywords
layer
chip
metal
lcp
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011038892.6A
Other languages
English (en)
Other versions
CN112349692B (zh
Inventor
戴广乾
曾策
易明生
廖翱
谢国平
林玉敏
笪余生
潘玉华
向伟玮
徐榕青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 29 Research Institute
Original Assignee
CETC 29 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 29 Research Institute filed Critical CETC 29 Research Institute
Priority to CN202011038892.6A priority Critical patent/CN112349692B/zh
Publication of CN112349692A publication Critical patent/CN112349692A/zh
Application granted granted Critical
Publication of CN112349692B publication Critical patent/CN112349692B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Abstract

本发明公开了一种气密高导热LCP封装基板及多芯片系统级封装结构，所述LCP封装基板包括从表面至底面分布的n层图形化金属线路层，表面的第一层图形化金属线路层的最外围至少一条边上，分布有所述LCP封装基板对外二次级联I/O焊接用焊盘或图形；位于相邻图形化金属线路层之间的n‑1层绝缘介质层；位于第一层图形化金属线路层和第二层图形化金属线路层之间的绝缘介质层中，且开口朝向表面的第一层图形化金属线路层的多个盲槽；位于绝缘介质层中且与大功率芯片安装盲槽的底部相接的金属块；贯穿并连接相邻图形化金属线路层的多个盲孔。本发明实现了一种能够满足多芯片、高气密要求、高电磁屏蔽、高导热要求、高可靠互联的系统级封装要求的LCP封装基板。

Description

一种气密高导热LCP封装基板及多芯片系统级封装结构
技术领域
本发明涉及集成电路、芯片封装技术领域，尤其是一种气密高导热LCP 封装基板及多芯片系统级封装结构，用于面向射频、微波、毫米波等高频应用的高可靠系统级封装。
背景技术
随着半导体及集成电路技术进步，系统集成要求进一步提升，当前的电子电路设计和制造，都朝着尺寸更小、集成密度更高方向发展，相当大的工作都在多芯片封装领域进行。在先进的封装形式中，通过SIP技术，将多个射频(RF) 芯片、数字集成电路(IC)芯片、微小型片式元器件等，组装在封装基板上，然后集成于一个封装体中。这种多芯片的封装形式，缩短了芯片之间的引脚距离，大大提高了封装密度，一定程度可以满足系统级封装的需求。
根据封装基板材料的不同，封装方式通常又可分为两种：一种是采用具有空腔结构的多层陶瓷封装，另一种是采用多层PCB基板作为芯片衬底材料的塑料封装。
陶瓷封装基板具有高集成密度、高可靠性、高气密性、高热导率、优良的耐腐蚀性等优点。但受制于陶瓷材料与PCB电路板材料的热失配，无法进行大尺寸的封装，同时陶瓷封装存在制造成本极高的问题。
塑料封装基板具有成本低，工艺相对简单，互联密度较高的特点，且可通过BGA等形式，实现与PCB母板的二次高密度互联。其最大不足是普通PCB 材料吸湿率高、阻挡水汽性能较差，无法做到气密封装；同时受限一般树脂材料的介电特性(介电常数、介质损耗)，无法应用于射频/微波传输。这些不足限制了塑料封装在高可靠、高性能芯片封装中的应用，目前其主要应用领域是消费类电子。
液晶聚合物(LCP)材料，由于具有优异的介电传输特性，极低的吸湿率、透水性和氧透过率，与铜匹配的平面热膨胀系数，高的耐热性和耐化学腐蚀性等突出优点，契合了射频/微波芯片对封装基板材料的严苛要求，是高可靠、高性能芯片封装应用领域潜力巨大、应用前景广阔的新一代基板材料。
中国专利CN106486427A、CN206259334U，公开了一种基于LCP基板的封装外壳及制备方法，以LCP基板作为芯片安装的衬底层，辅以芯片组装、金属围框、盖板焊接等技术，提供一个芯片气密封装的解决方案。该封装形式中，没有给出作为封装基板的具体结构和制造方法；其封装形式缺少对外互联接口，无法实现封装体的二次级联；LCP基板不具备电路分区特征，无法为多芯片复杂系统提供的良好电磁屏蔽基础，电路串扰问题难以规避。
中国专利CN102593077A，公开了一种液晶聚合物的封装结构，采用高熔点LCP复合盖板和低熔点LCP管壳热熔组合在一起，形成一种用于芯片气密封装的结构。该封装结构过于简单，没有涉及基板的具体结构特征和实现方法。
中国专利CN104282632B，公开了一种基于LCP基板的封装外壳及制备方法，利用LCP多层基板为载板，进行芯片的气密封装。其将LCP封装基板结构，按照表面密封层、芯片安装层、焊接层、互联层等进行划分，对各个组成结构特征进行限定，并提供了一种实现方法。在该基板结构中，线路互联层的孔，位于芯片密封区的四周，由于通孔的存在，芯片的外围是非气密的，这种基板结构，减少了基板的有效气密封装区域，对各层的线路互联设计有一定限制；其表面层定义为密封区，与内层键合层分开设计，电气互不连接或仅有接地连接，此种结构只适合单颗芯片的简单封装，不适用多芯片封装、多电磁屏蔽要求的复杂的系统级应用场合。而且，其公开的实现方法，采用的是多次叠层、热压的方式制作。LCP粘接膜材料本质是热塑性的，理论上无法进行多次层压的操作，故该结构的工艺实现实际还是非常困难、不现实的。
中国专利CN107324273B，公开了一种基于LCP多层堆叠技术的MEMS 器件的封装方法，采用多层LCP堆叠层压方式制备MEMS器件所用的盖帽，将LCP材料直接应用于单芯片的塑料封装。在该发明中，LCP材料仅起到封装盖帽的作用，应用领域不涉及封装基板，也无法进行布线设计。
中国专利CN102683220B，公开了一种制作多层有机液晶聚合物基板结构的方法，可同时将有源和无源器件埋置到多层液晶聚合物基板中，实现芯片的气密封装。其利用倒装焊技术将带有凸点的有源器件连接到LCP基板上，然后对LCP粘接膜开窗，层压，最后通过金属化通孔进行互联，最终形成封装结构体。此种封装结构，采用芯片内埋基板的制造路线，主要面向单芯片封装，对高电磁屏蔽要求的多芯片封装应用不适用；基板的互联孔通过一次钻孔金属化制作完成，基板互联功能简单，无法满足多芯片封装所需的复杂互联要求。
中国专利CN106252339B，公开了一种高密度射频多芯片封装结构，采用多层基片和壳体作为载体，将多个芯片和器件以在垂直方向上堆叠进行三维高密度混合集成。该种多芯片的封装，本质是多芯片封装体形式的混合集成，电磁屏蔽性能有限，且涉及多温度梯度及焊料的选择，工艺实现性困难。
中国专利CN103165479B，公开了一种多芯片系统级封装结构的制作方法，通过多芯片垂直堆叠的方式，将多个芯片集成于转接板上，形成系统封装的结构。该结构适用于IC芯片的高密度集成，但对多射频芯片的电磁屏蔽要求，则不再适用。
中国专利CN103930989B，公开了一种射频层叠封装电路，通过两个射频封装体的垂直堆叠，形成了射频层叠封装(PoP)电路的两级封装。该种结构封装体，没有详细涉及单个封装体内芯片的电磁屏蔽问题，且基板功能简单，基板结构方面也没有具体描述。
美国专利US2019/0080817Al，公开了一种LCP树脂多层基板的制造方法，通过特殊的LCP膏料，作为LCP多层基板粘合层和厚度调整层，可以起到提高平整度，避免缺胶引起的翘曲等制造问题。该基板结构的互联孔，采用导电浆料填充制作，由于导电浆料的粘接剂成分，高温下会有挥发造成基板起层、鼓泡甚至爆板风险，此种方式制作的基板，无法承受高温应用场合。且LCP 膏料与LCP层、LCP膏料与导电浆料的附着力，理论比常规LCP粘接膜层压方法要差很多。此种方式制作的多层LCP基板，不适用高互联孔可靠性的射频芯片封装应用场合。
现有已公开的技术，还没有利用LCP实现满足多芯片、高气密要求、高电磁屏蔽、高导热要求、高可靠互联的系统级封装要求的封装基板及系统级封装结构的技术解决方案。
发明内容
本发明所要解决的技术问题是：针对上述存在的问题，提供一种LCP封装基板及基于该基板的多芯片系统级封装结构，该LCP封装基板利用了液晶聚合物(LCP)材料优异的高频传输特性、极低的吸湿和透水性，以及内嵌金属块的高导热特性，以满足多芯片、高气密要求、高电磁屏蔽、高导热要求、高可靠互联的系统级封装要求。
本发明提供的一种气密高导热LCP封装基板，包括：
从表面至底面分布的n层图形化金属线路层，，表面的第一层图形化金属线路层的最外围至少一条边上，分布有所述LCP封装基板对外二次级联I/O焊接用焊盘或图形；；
位于相邻图形化金属线路层之间的n-1层绝缘介质层；
位于第一层图形化金属线路层和第二层图形化金属线路层之间的绝缘介质层中，且开口朝向表面的第一层图形化金属线路层的多个盲槽；所述盲槽包括普通芯片安装盲槽和大功率芯片安装盲槽；
位于绝缘介质层中且与大功率芯片安装盲槽的底部相接的金属块；
贯穿并连接相邻图形化金属线路层的多个盲孔，其中有若干盲孔分布在所述对外二次级联I/O焊接用焊盘或图形上。
进一步地，所述第一层图形化金属线路层包括在最外围的对外二次级联 I/O焊接用焊盘或图形，内侧的环绕金属层，以及在环绕金属层内侧的多组芯片I/O焊接及信号传输线路层，每组芯片I/O焊接及信号传输线路层的形状为矩形或异形的孤岛，且每组芯片I/O焊接及信号传输线路层经一个电绝缘区域与环绕金属层相接；该环绕金属层的电学属性为接地层、工艺属性为气密焊接层；所述第一层图形化金属线路层上表面依次设有涂覆层和上表面阻焊层；所述涂覆层覆盖所述对外二次级联I/O焊接用焊盘或图形、环绕金属层和每组芯片I/O焊接及信号传输线路层；所述上表面阻焊层包括第一环绕阻焊层和多个第二环绕阻焊层，其中，每个第二环绕阻焊层对应围绕每个电绝缘区域，所述第一环绕阻焊层围绕所有第二环绕阻焊层；
每组芯片I/O焊接及信号传输线路层内，包含芯片I/O焊盘及信号传输线路，以及一个或多个盲槽；每组芯片I/O焊接及信号传输用线路层内信号的传输，通过该组芯片I/O焊接及信号传输用线路层内的芯片I/O焊盘及信号传输线路，或者经由各层盲孔及下层图形化金属线路层中对应部分共同完成；两组及以上芯片I/O焊接及信号传输层之间，以及多组芯片I/O焊接及信号传输层与对外二次级联I/O焊接用焊盘或图形之间的信号传输，由各层盲孔及下层图形化金属线路层中对应部分共同完成。
进一步地，所述n-1层绝缘介质层均由LCP基板构成。
进一步地，所述普通芯片安装盲槽和大功率芯片安装盲槽在第一层图形化金属线路层的开口周围是芯片I/O焊盘或图形；所述普通芯片安装盲槽底部为第二层图形化金属线路层中的大面积金属接地层；所述普通芯片安装盲槽和大功率芯片安装盲槽的底部具有涂覆层。
进一步地，所述盲槽的数量和大小根据安装芯片的数量和大小确定。
进一步地，所述金属块的厚度根据大功率芯片的散热要求确定；并且所述金属块底部与其下方用于接地的盲孔相连接。
进一步地，所述金属块的材料为金属铜。
进一步地，所有盲孔在垂直方向上可对正或错排堆叠，用于实现n层图形化金属线路层中任意层互联要求；每个盲孔的直径相同，且盲孔深径比≤1，盲孔内填充实心电镀铜。
进一步地，第n层图形化金属线路层的工艺属性和电学属性为大面积金属地层。
本发明还提供一种多芯片系统级封装结构，包括：如上述的LCP封装基板，以及芯片、金属围框和金属盖板；
所述多芯片系统级封装结构以导电胶粘接或焊接的方式固定于PCB母板上，以位于所述LCP封装基板上的对外二次级联I/O焊接用焊盘或图形作为该多芯片系统级封装结构对外的二次级联I/O接口；
所述金属围框中分布有金属隔筋；所述金属围框和金属隔筋焊接于LCP 封装基板上表面并使所述对外二次级联I/O焊接用焊盘或图形在金属围框之外，所述金属盖板焊接于金属围框和金属隔筋上，使LCP封装基板和金属盖板之间，通过金属围框和金属隔筋形成具有气密封装性能和电磁屏蔽性能的多个空腔结构；每个空腔结构中包含一个或多个盲槽；每个盲槽用于安装一个芯片，当安装的芯片无电磁屏蔽要求时，则安装在同一空腔结构中，当安装的芯片有电磁屏蔽要求时，则安装在不同空腔结构中；所述芯片通过导电胶粘接于盲槽中，并通过金丝键合的方式与第一层图形化金属线路层中的芯片I/O焊接及信号传输用线路层实现电气互连。
综上所述，由于采用了上述技术方案，本发明的有益效果是：
1.本发明利用了液晶聚合物(LCP)材料优异的高频传输特性、极低的吸湿和透水性，以及内嵌金属块的高导热特性，实现了一种用于多芯片气密封装的LCP封装基板。
2.该LCP封装基板基于全LCP材料体系制造，可实现多层图形线路的任意层互联布线；含有多个芯片安装用盲槽，配合基板表层线路的电磁兼容性和工艺兼容性设计，和内嵌的散热金属块，是一种能够满足多芯片、高气密要求、高电磁屏蔽、高导热、高可靠互联的系统级封装要求的气密封装结构的LCP 封装基板。
3.采用本发明的LCP封装基板实现的多芯片系统级封装结构，该多芯片系统级封装结构以导电胶粘接或焊接方式固定于PCB母板上，以位于LCP封装基板最外围的对外二次级联I/O焊接用焊盘或图形，作为该多芯片系统级封装结构对外部的二次级联I/O接口，与PCB母板兼容性良好，且封装使用简单、组装效率高，可进行大尺寸、高集成密度的系统级封装。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例1的LCP封装基板结构示意图；
其中：1-LCP封装基板；11-图形化金属线路层；111-第一层图形化金属线路层；112-第二层至第n-1层图形化金属线路层；113-第n层图形化金属线路层；12-盲槽；121-普通芯片安装盲槽；122-大功率芯片安装盲槽；13-涂覆层； 14-盲孔；141-用于接地的盲孔；15-绝缘介质层；16-基板内信号传输路径；17- 上表面阻焊层；18-金属块；1111-对外二次级联I/O焊接用焊盘或图形。
图2为本发明实施例1的第一层图形化金属线路层结构示意图；
其中，21、22、23-芯片I/O焊接及信号传输用线路层；211、221、231- 芯片安装盲槽位置；212、222、232-芯片I/O焊盘及信号传输线路；213、223、 233-电绝缘区域；171、172、173-第二环绕阻焊层；24-环绕金属层；174-第一环绕阻焊层；16-基板内信号传输路径；1111-对外二次级联I/O焊接用焊盘或图形。
图3a、3b为本发明实施例1的金属块厚度展示示意图。
图4a、4b、4c为本发明实施例1的金属块制作过程结构示意图。其中： 181-盲槽开腔结构；182-抗电镀干膜。
图5为本发明实施例2的基于LCP封装基板的多芯片系统级封装结构的示意图；
其中：1-LCP封装基板；2-多芯片系统级封装结构；3-芯片；31-大功率芯片；4-金丝；5-金属围框；51-金属隔筋；6-金属盖板；7-空腔结构；12-盲槽； 16-基板内信号传输路径。
具体实施方式
以下结合实施例对本发明的特征和性能作进一步的详细描述。
实施例1
如图1所示，本实施例的一种气密高导热LCP封装基板，包括：
从表面至底面分布的n层图形化金属线路层，表面的第一层图形化金属线路层的最外围至少一条边上，分布有所述LCP封装基板对外二次级联I/O焊接用焊盘或图形；
位于相邻图形化金属线路层之间的n-1层绝缘介质层；
位于第一层图形化金属线路层和第二层图形化金属线路层之间的绝缘介质层中，且开口朝向表面的第一层图形化金属线路层的多个盲槽；所述盲槽包括普通芯片安装盲槽和大功率芯片安装盲槽；
位于绝缘介质层中且与大功率芯片安装盲槽的底部相接的金属块；
贯穿并连接相邻图形化金属线路层的多个盲孔，其中有若干盲孔分布在所述对外二次级联I/O焊接用焊盘或图形上。
1、n层图形化金属线路层：
如图2所示，所述第一层图形化金属线路层111包括在最外围的对外二次级联I/O焊接用焊盘或图形1111，内侧的环绕金属层24，以及在环绕金属层 24内侧的多组芯片I/O焊接及信号传输线路层21、22、23，每组芯片I/O焊接及信号传输线路层21、22、23的形状为矩形或异形的孤岛，且每组芯片I/O 焊接及信号传输线路层21、22、23经一个电绝缘区域213、223、233与环绕金属层24相接；该环绕金属层24的电学属性为接地层、工艺属性为气密焊接层；所述第一层图形化金属线路层111上表面依次设有涂覆层13和上表面阻焊层17；所述涂覆层13覆盖所述对外二次级联I/O焊接用焊盘或图形1111、环绕金属层24和每组芯片I/O焊接及信号传输线路层21、22、23；所述上表面阻焊层17包括第一环绕阻焊层174和多个第二环绕阻焊层171、172、173，其中，每个第二环绕阻焊层171、172、173对应围绕每个电绝缘区域213、223、 233，所述第一环绕阻焊层174围绕所有第二环绕阻焊层171、172、173；
每组芯片I/O焊接及信号传输线路层21、22、23内，包含芯片I/O焊盘及信号传输线路212、222、223，以及一个或多个盲槽12；每组芯片I/O焊接及信号传输用线路层21、22、23内信号的传输，通过该组芯片I/O焊接及信号传输用线路层21、22、23内的芯片I/O焊盘及信号传输线路212、222、223，或者经由各层盲孔14及下层图形化金属线路层(第二层至第n-1层图形化金属线路层112、第n层图形化金属线路层113)中对应部分共同完成；两组及以上芯片I/O焊接及信号传输层之间，以及多组芯片I/O焊接及信号传输层21、 22、23与对外二次级联I/O焊接用焊盘或图形1111之间的信号传输，由各层盲孔14及下层图形化金属线路层(第二层至第n-1层图形化金属线路层112、第n层图形化金属线路层113)中对应部分共同完成，如图2中的传输路径16。
第二层至第n-1层图形化金属线路层112包括多组芯片I/O焊接及信号传输线路层、电绝缘区域和环绕金属层，均为常规的图形化金属线路层，其具体结构在此不再赘述。第n层图形化金属线路层113的工艺属性和电学属性为大面积金属地层。
2、绝缘介质层
所述n-1层绝缘介质层15均由LCP基板构成，也就是说，绝缘介质层15 的材质为液晶聚合物(LCP)，以利用LCP材料优异的高频传输特性、极低的吸湿和透水性。
3、盲槽
所述普通芯片安装盲槽121和大功率芯片安装盲槽122在第一层图形化金属线路层111的开口周围是芯片I/O焊盘或图形(即芯片I/O焊盘及信号传输线路212、222、223中的芯片I/O焊盘或图形)；所述普通芯片安装盲槽121 底部为第二层图形化金属线路层122中的大面积金属接地层；所述普通芯片安装盲槽121和大功率芯片安装盲槽122的底部具有涂覆层13。所述盲槽12(121、 122)的数量和大小根据安装芯片的数量和大小确定。
4、金属块
所述金属块18的厚度根据大功率芯片的散热要求确定，例如图3a和3b 中，金属块可以占据1层绝缘介质层或2层绝缘介质层；并且所述金属块18 底部与其下方用于接地的盲孔141相连接。金属块18需要具有高导热特性，一般可以选择金属铜。
所述金属块18可以通过在大功率芯片安装盲槽122进行图形电镀增厚的方式制作；具体如下：
如图4a所示：在多层基板(可以看出该多层基板相比本发明需要的LCP 多层基板至少要少第一层图形化金属线路层和第一层绝缘介质层，这是由于金属块的起始是在盲槽底部)上下表面粘贴抗电镀干膜182，在预设盲槽处，采用激光等方式去除盲槽内的图形化金属线路层和绝缘介质层，形成预设盲槽开腔结构181。
如图4b所示：对盲槽开腔结构181进行图形电镀增厚，形成内嵌的金属块18。
如图4c所示：去除上下表面的抗电镀干膜182。最后压合一个单面覆铜的 LCP基板(在覆铜面制作第一层图形化金属线路层)形成本发明需要的LCP 多层基板。
5、盲孔
所有盲孔14在垂直方向上可对正或错排堆叠，用于实现n层图形化金属线路层11中任意层互联要求。另外，每个盲孔14的直径相同，且盲孔深径比≤1，盲孔14内填充实心电镀铜。所有盲孔14的直径相同，一方面是为了后期填充实心电镀铜可以统一制作完成；更重要地，可以在后期高温组装过程中均匀形变，从而提升整体封装基板互联可靠性。而盲孔深径比≤1，可以实现盲孔填孔实心电镀铜的过程更好实现，避免电镀铜空洞缺陷的出现。
实施例2
如图5所示，基于实施例1所述的LCP封装基板，本实施例提供一种多芯片系统级封装结构2，包括：如实施例1所述的LCP封装基板1，以及芯片 3、金属围框5和金属盖板6；
所述多芯片系统级封装结构2以导电胶粘接或焊接的方式固定于PCB母板上，以位于所述LCP封装基板1上的对外二次级联I/O焊接用焊盘或图形 1111作为该多芯片系统级封装结构61对外的二次级联I/O接口；
所述金属围框5中分布有金属隔筋51；所述金属围框5和金属隔筋51焊接于LCP封装基板1上表面并使所述对外二次级联I/O焊接用焊盘或图形1111 在金属围框5之外，所述金属盖板6焊接于金属围框5和金属隔筋51上，使 LCP封装基板1和金属盖板6之间，通过金属围框5和金属隔筋51形成具有气密封装性能和电磁屏蔽性能的多个空腔结构7；每个空腔结构7中包含一个或多个盲槽12(可以是普通芯片安装盲槽121和/或大功率芯片安装盲槽122)；每个盲槽12用于安装一个芯片3(芯片与盲槽需要对应，如是大功率芯片31 即安装在大功率芯片安装盲槽122中)，当安装的芯片3无电磁屏蔽要求时，则可以安装在同一空腔结构7中，当安装的芯片3有电磁屏蔽要求时，则安装在不同空腔结构7中；所述芯片3通过导电胶粘接于盲槽12中，并通过金丝4 键合的方式与第一层图形化金属线路层111中的芯片I/O焊接及信号传输用线路层21、22、23实现电气互连；
每组芯片I/O焊接及信号传输用线路层21、22、23内信号的传输，通过该组芯片I/O焊接及信号传输用线路层21、22、23内的芯片I/O焊盘及信号传输线路212、222、223，或者经由各层盲孔14及下层图形化金属线路层(第二层至第n-1层图形化金属线路层112、第n层图形化金属线路层113)中对应部分共同完成；两组及以上芯片I/O焊接及信号传输层21、22、23之间，以及多组芯片I/O焊接及信号传输层21、22、23与对外二次级联I/O焊接用焊盘或图形1111之间的信号传输，由各层盲孔14及下层图形化金属线路层(第二层至第n-1层图形化金属线路层112、第n层图形化金属线路层113)中对应部分共同完成，如图5中的传输路径16。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种气密高导热LCP封装基板，其特征在于，包括：
从表面至底面分布的n层图形化金属线路层，表面的第一层图形化金属线路层的最外围至少一条边上，分布有所述LCP封装基板对外二次级联I/O焊接用焊盘或图形；
位于相邻图形化金属线路层之间的n-1层绝缘介质层；
位于第一层图形化金属线路层和第二层图形化金属线路层之间的绝缘介质层中，且开口朝向表面的第一层图形化金属线路层的多个盲槽；所述盲槽包括普通芯片安装盲槽和大功率芯片安装盲槽；
位于绝缘介质层中且与大功率芯片安装盲槽的底部相接的金属块；
贯穿并连接相邻图形化金属线路层的多个盲孔，其中有若干盲孔分布在所述对外二次级联I/O焊接用焊盘或图形上。
2.根据权利要求1所述的LCP封装基板，其特征在于，所述第一层图形化金属线路层包括在最外围的对外二次级联I/O焊接用焊盘或图形，内侧的环绕金属层，以及在环绕金属层内侧的多组芯片I/O焊接及信号传输线路层，每组芯片I/O焊接及信号传输线路层的形状为矩形或异形的孤岛，且每组芯片I/O焊接及信号传输线路层经一个电绝缘区域与环绕金属层相接；该环绕金属层的电学属性为接地层、工艺属性为气密焊接层；所述第一层图形化金属线路层上表面依次设有涂覆层和上表面阻焊层；所述涂覆层覆盖所述对外二次级联I/O焊接用焊盘或图形、环绕金属层和每组芯片I/O焊接及信号传输线路层；所述上表面阻焊层包括第一环绕阻焊层和多个第二环绕阻焊层，其中，每个第二环绕阻焊层对应围绕每个电绝缘区域，所述第一环绕阻焊层围绕所有第二环绕阻焊层；
每组芯片I/O焊接及信号传输线路层内，包含芯片I/O焊盘及信号传输线路，以及一个或多个盲槽；每组芯片I/O焊接及信号传输用线路层内信号的传输，通过该组芯片I/O焊接及信号传输用线路层内的芯片I/O焊盘及信号传输线路，或者经由各层盲孔及下层图形化金属线路层中对应部分共同完成；两组及以上芯片I/O焊接及信号传输层之间，以及多组芯片I/O焊接及信号传输层与对外二次级联I/O焊接用焊盘或图形之间的信号传输，由各层盲孔及下层图形化金属线路层中对应部分共同完成。
3.根据权利要求1所述的LCP封装基板，其特征在于，所述n-1层绝缘介质层均由LCP基板构成。
4.根据权利要求1所述的LCP封装基板，其特征在于，所述普通芯片安装盲槽和大功率芯片安装盲槽在第一层图形化金属线路层的开口周围是芯片I/O焊盘或图形；所述普通芯片安装盲槽底部为第二层图形化金属线路层中的大面积金属接地层；所述普通芯片安装盲槽和大功率芯片安装盲槽的底部具有涂覆层。
5.根据权利要求1所述的LCP封装基板，其特征在于，所述盲槽的数量和大小根据安装芯片的数量和大小确定。
6.根据权利要求1所述的LCP封装基板，其特征在于，所述金属块的厚度根据大功率芯片的散热要求确定；并且所述金属块底部与其下方用于接地的盲孔相连接。
7.根据权利要求6所述的LCP封装基板，其特征在于，所述金属块的材料为金属铜。
8.根据权利要求1所述的LCP封装基板，其特征在于，所有盲孔在垂直方向上可对正或错排堆叠，用于实现n层图形化金属线路层中任意层互联要求；每个盲孔的直径相同，且盲孔深径比≤1，盲孔内填充实心电镀铜。
9.根据权利要求1所述的LCP封装基板，其特征在于，第n层图形化金属线路层的工艺属性和电学属性为大面积金属地层。
10.一种多芯片系统级封装结构，其特征在于，包括：如权利要求1-9任一项所述的LCP封装基板，以及芯片、金属围框和金属盖板；
所述多芯片系统级封装结构以导电胶粘接或焊接的方式固定于PCB母板上，以位于所述LCP封装基板上的对外二次级联I/O焊接用焊盘或图形作为该多芯片系统级封装结构对外的二次级联I/O接口；
所述金属围框中分布有金属隔筋；所述金属围框和金属隔筋焊接于LCP封装基板上表面并使所述对外二次级联I/O焊接用焊盘或图形在金属围框之外，所述金属盖板焊接于金属围框和金属隔筋上，使LCP封装基板和金属盖板之间，通过金属围框和金属隔筋形成具有气密封装性能和电磁屏蔽性能的多个空腔结构；每个空腔结构中包含一个或多个盲槽；每个盲槽用于安装一个芯片，当安装的芯片无电磁屏蔽要求时，则安装在同一空腔结构中，当安装的芯片有电磁屏蔽要求时，则安装在不同空腔结构中；所述芯片通过导电胶粘接于盲槽中，并通过金丝键合的方式与第一层图形化金属线路层中的芯片I/O焊接及信号传输用线路层实现电气互连。
CN202011038892.6A 2020-09-28 2020-09-28 一种气密高导热lcp封装基板及多芯片系统级封装结构 Active CN112349692B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011038892.6A CN112349692B (zh) 2020-09-28 2020-09-28 一种气密高导热lcp封装基板及多芯片系统级封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011038892.6A CN112349692B (zh) 2020-09-28 2020-09-28 一种气密高导热lcp封装基板及多芯片系统级封装结构

Publications (2)

Publication Number Publication Date
CN112349692A true CN112349692A (zh) 2021-02-09
CN112349692B CN112349692B (zh) 2023-06-23

Family

ID=74361166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011038892.6A Active CN112349692B (zh) 2020-09-28 2020-09-28 一种气密高导热lcp封装基板及多芯片系统级封装结构

Country Status (1)

Country Link
CN (1) CN112349692B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040080917A1 (en) * 2002-10-23 2004-04-29 Steddom Clark Morrison Integrated microwave package and the process for making the same
US20070107932A1 (en) * 2005-11-09 2007-05-17 Jauniskis Linas A Moisture resistant chip package
US20120243155A1 (en) * 2011-01-20 2012-09-27 Endicott Interconnect Technologies, Inc. Conductive metal nub for enhanced electrical interconnection, and information handling system utilizing same
JP2012191204A (ja) * 2011-03-11 2012-10-04 Ibiden Co Ltd プリント配線板の製造方法
US20160322289A1 (en) * 2015-04-28 2016-11-03 Shinko Electric Industries Co., Ltd. Wiring substrate
CN107248513A (zh) * 2017-06-19 2017-10-13 苏州博海创业微系统有限公司 北斗一体化封装电路
CN110739288A (zh) * 2019-11-12 2020-01-31 河北新华北集成电路有限公司 毫米波频段放大器芯片封装结构及制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040080917A1 (en) * 2002-10-23 2004-04-29 Steddom Clark Morrison Integrated microwave package and the process for making the same
US20070107932A1 (en) * 2005-11-09 2007-05-17 Jauniskis Linas A Moisture resistant chip package
US20120243155A1 (en) * 2011-01-20 2012-09-27 Endicott Interconnect Technologies, Inc. Conductive metal nub for enhanced electrical interconnection, and information handling system utilizing same
JP2012191204A (ja) * 2011-03-11 2012-10-04 Ibiden Co Ltd プリント配線板の製造方法
US20160322289A1 (en) * 2015-04-28 2016-11-03 Shinko Electric Industries Co., Ltd. Wiring substrate
CN107248513A (zh) * 2017-06-19 2017-10-13 苏州博海创业微系统有限公司 北斗一体化封装电路
CN110739288A (zh) * 2019-11-12 2020-01-31 河北新华北集成电路有限公司 毫米波频段放大器芯片封装结构及制作方法

Also Published As

Publication number Publication date
CN112349692B (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
US9153863B2 (en) Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications
US8345433B2 (en) Heterogeneous organic laminate stack ups for high frequency applications
CN112349693B (zh) 一种采用bga接口的宽带射频系统级封装结构
CN112349691B (zh) 一种气密高导热lcp封装基板、制造方法及多芯片系统级封装结构
CN112349700B (zh) 一种气密高导热lcp封装基板及多芯片系统级封装结构
CN112349698B (zh) 一种lcp封装基板、制造方法及多芯片系统级封装结构
CN112349686B (zh) 一种六层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112349696B (zh) 一种lcp封装基板、制造方法及多芯片系统级封装结构
CN112349689B (zh) 一种六层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112349694B (zh) 一种lcp封装基板、制造方法及多芯片系统级封装结构
CN112349683B (zh) 一种四层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112820694B (zh) 一种芯片屏蔽与气密封装方法和封装结构
CN112349692B (zh) 一种气密高导热lcp封装基板及多芯片系统级封装结构
CN112349697B (zh) 一种六层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112349688B (zh) 一种六层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112349699B (zh) 一种六层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112349685B (zh) 一种六层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112349695B (zh) 一种四层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112349684B (zh) 一种lcp封装基板、制造方法及多芯片系统级封装结构
JP2007318048A (ja) 多層配線板及びその製造方法
CN112349687B (zh) 一种六层布线任意层互联lcp封装基板、制造方法及多芯片系统级封装结构
JP3715120B2 (ja) ハイブリッドモジュール
CN112349690B (zh) 一种六层布线任意层互联lcp封装基板、制造方法及多芯片系统级封装结构
TWI830436B (zh) 具有電磁遮罩結構的封裝模組及其製作方法
JP4037520B2 (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant