CN112347011B - 双机通信方法、终端设备及存储介质 - Google Patents
双机通信方法、终端设备及存储介质 Download PDFInfo
- Publication number
- CN112347011B CN112347011B CN202011252148.6A CN202011252148A CN112347011B CN 112347011 B CN112347011 B CN 112347011B CN 202011252148 A CN202011252148 A CN 202011252148A CN 112347011 B CN112347011 B CN 112347011B
- Authority
- CN
- China
- Prior art keywords
- storage area
- data
- response data
- instruction
- instruction data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000006854 communication Effects 0.000 title claims abstract description 94
- 238000004891 communication Methods 0.000 title claims abstract description 79
- 238000000034 method Methods 0.000 title claims abstract description 57
- 230000004044 response Effects 0.000 claims abstract description 86
- 230000000694 effects Effects 0.000 abstract description 6
- 230000008569 process Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001953 sensory effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
- G06F13/1657—Access to multiple memories
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Telephone Function (AREA)
- Communication Control (AREA)
Abstract
本发明公开了一种双机通信方法，包括以下步骤：检测到指令数据时，将所述指令数据写入目标存储器的第一存储区域，其中，微处理器读取所述第一存储区域内保存的所述指令数据后，将所述指令数据对应的响应数据写入所述目标存储器的第二存储区域；读取所述第二存储区域保存的所述响应数据。本发明还公开了一种终端设备及计算机可读存储介质，达成了提高双机通信系统的通信效率的效果。
Description
技术领域
本发明涉及通信技术领域，尤其涉及双机通信方法、终端设备及计算机可读存储介质。
背景技术
在相关技术中，为了降低功耗，许多设备采用AP(Application Processor，应用处理器)和MCU(Microcontroller Unit，微控制单元)共同协作的双机控制架构。其中，AP与MCU之间基于SPI(Serial Peripheral Interface，串行外设接口)通信协议进行通信。并且，在APOLLO MCU(一种芯片)等芯片的使用过程中，采用一问一答的串行方式进行通信，这样导致传统双机设备的工作效率较低。
上述内容仅用于辅助理解本发明的技术方案，并不代表承认上述内容是现有技术。
发明内容
本发明的主要目的在于提供一种双机通信方法、终端设备及计算机可读存储介质，旨在达成提高双机通信系统的通信效率的效果。
为实现上述目的，本发明提供一种双机通信方法，所述双机通信方法包括以下步骤：
检测到指令数据时，将所述指令数据写入目标存储器的第一存储区域，其中，微处理器读取所述第一存储区域内保存的所述指令数据后，将所述指令数据对应的响应数据写入所述目标存储器的第二存储区域；
读取所述第二存储区域保存的所述响应数据。
可选地，所述目标存储器为先进先出存储器。
可选地，所述第一存储区域对应的指令地址段为连续地址段或者非连续的地址段；所述第二存储区域对应的结果地址段为连续地址段或者非连续地址段。
可选地，所述指令地址段和所述结果地址段均设置为非连续地址段时，所述指令地址段包括多个第一子地址段，所述结果地址段包括多个第二子地址段；所述第一子地址段和所述第二子地址段间隔设置。
可选地，所述读取所述第二存储区域保存的所述响应数据的步骤包括：
在所述第二存储区域保存有多个所述响应数据时，根据所述响应数据的写入顺序，依次读取所述响应数据。
此外，为实现上述目的，本发明提供一种双机通信方法，所述双机通信方法包括以下步骤：
读取所述第一存储区域内保存的所述指令数据；
获取所述指令数据对应的响应数据；
将所述响应数据写入第二存储区域。
可选地，所述双机通信方法还包括以下步骤：
获取所述第一存储区域的剩余存储空间或者已存储数据量；
在所述剩余存储空间小于第一阈值，或者所述已存储数据量大于第二阈值时，控制应用处理器停止向所述第一存储区域写入数据。
可选地，所述读取所述第一存储区域内保存的所述指令数据的步骤包括：
在所述第一存储区域内保存有多个所述指令数据时，根据所述指令数据的写入顺序，依次读取所述第一存储区域内保存的所述指令数据。
此外，为实现上述目的，本发明还提供一种终端设备，所述终端设备包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的双机通信程序，所述双机通信程序被所述处理器执行时实现如上所述的双机通信方法的步骤。
此外，为实现上述目的，本发明还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有双机通信程序，所述双机通信程序被处理器执行时实现如上所述的双机通信方法的步骤。
本发明实施例提出的一种双机通信方法、终端设备及计算机可读存储介质，将所述指令数据写入目标存储器的第一存储区域，其中，微处理器读取所述第一存储区域内保存的所述指令数据后，将所述指令数据对应的响应数据写入所述目标存储器的第二存储区域，以及读取所述第二存储区域保存的所述响应数据。由于在本实施例公开的技术方案中，指令数据与响应数据分别保存于不同的存储区域，使得指令数据写入操作与响应数据的读取操作，在一定场景中可以并行执行。并且，不会因为AP和MCU的数据处理速度的不同，导致指令数据丢失或者响应数据丢失的现象发生，因此，本发明提出的双机通信方法，达成了在提高双机通信系统的通信效率的同时，提高双机通信系统的稳定性的效果。
附图说明
图1是本发明实施例方案涉及的硬件运行环境的终端结构示意图；
图2为本发明双机通信方法的一实施例的流程示意图；
图3为本发明双机通信方法的另一实施例的流程示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
由于在相关技术中，为了降低功耗，许多设备采用AP(Application Processor，应用处理器)和MCU(Microcontroller Unit，微控制单元)共同协作的双机控制架构。其中，AP与MCU之间基于SPI(Serial Peripheral Interface，串行外设接口)通信协议进行通信。并且，在APOLLO MCU(一种芯片)等芯片的使用过程中，采用一问一答的串行方式进行通信，这样导致传统双机设备的工作效率较低。
为解决相关技术中存在的上述缺陷，本发明实施例提出一种双机通信方法，其主要解决方案包括以下步骤：
检测到指令数据时，将所述指令数据写入目标存储器的第一存储区域，其中，微处理器读取所述第一存储区域内保存的所述指令数据后，将所述指令数据对应的响应数据写入所述目标存储器的第二存储区域；
读取所述第二存储区域保存的所述响应数据。
由于在本实施例公开的技术方案中，指令数据与响应数据分别保存于不同的存储区域，使得指令数据写入操作与响应数据的读取操作，在一定场景中可以并行执行。并且，不会因为AP和MCU的数据处理速度的不同，导致指令数据丢失或者响应数据丢失的现象发生，因此，本发明提出的双机通信方法，达成了在提高双机通信系统的通信效率的同时，提高双机通信系统的稳定性的效果。
如图1所示，图1是本发明实施例方案涉及的硬件运行环境的终端结构示意图。
本发明实施例终端可以是智能手环、智能手表、音响或手机等终端设备。
如图1所示，该终端可以包括：处理器1001，例如CPU，网络接口1004，用户接口1003，存储器1005，通信总线1002。其中，通信总线1002用于实现这些组件之间的连接通信。用户接口1003可以包括显示屏(Display)、输入单元比如键盘(Keyboard)、鼠标等，可选用户接口1003还可以包括标准的有线接口、无线接口。网络接口1004可选的可以包括标准的有线接口、无线接口(如WI-FI接口)。存储器1005可以是高速RAM存储器，也可以是稳定的存储器(non-volatile memory)，例如磁盘存储器。存储器1005可选的还可以是独立于前述处理器1001的存储装置。
本领域技术人员可以理解，图1中示出的终端结构并不构成对终端的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
如图1所示，作为一种计算机存储介质的存储器1005中可以包括操作系统、网络通信模块、用户接口模块以及双机通信程序。
在图1所示的终端中，网络接口1004主要用于连接后台服务器，与后台服务器进行数据通信；处理器1001可以用于调用存储器1005中存储的双机通信程序，并执行以下操作：
检测到指令数据时，将所述指令数据写入目标存储器的第一存储区域，其中，微处理器读取所述第一存储区域内保存的所述指令数据后，将所述指令数据对应的响应数据写入所述目标存储器的第二存储区域；
读取所述第二存储区域保存的所述响应数据
进一步地，处理器1001可以调用存储器1005中存储的双机通信程序，还执行以下操作：
在所述第二存储区域保存有多个所述响应数据时，根据所述响应数据的写入顺序，依次读取所述响应数据。
可选地，处理器1001可以用于调用存储器1005中存储的双机通信程序，并执行以下操作：
读取所述第一存储区域内保存的所述指令数据；
获取所述指令数据对应的响应数据；
将所述响应数据写入第二存储区域。
进一步地，处理器1001可以调用存储器1005中存储的双机通信程序，还执行以下操作：
获取所述第一存储区域的剩余存储空间或者已存储数据量；
在所述剩余存储空间小于第一阈值，或者所述已存储数据量大于第二阈值时，控制应用处理器停止向所述第一存储区域写入数据。
进一步地，处理器1001可以调用存储器1005中存储的双机通信程序，还执行以下操作：
在所述第一存储区域内保存有多个所述指令数据时，根据所述指令数据的写入顺序，依次读取所述第一存储区域内保存的所述指令数据。
参照图2，在本发明双机通信方法的一实施例中，所述双机通信方法包括以下步骤：
AP(Application Processor，应用处理器)又称之为多媒体应用处理器(Multimedia Application Processor)简称MAP。应用处理器是在低功耗CPU(centralprocessing unit，中央处理器)的基础上扩展音视频功能和专用接口的超大规模集成电路。MAP是伴随着智能手机而产生的，普通手机只有通话和短信收发功能，称为语音压缩无线收发机更确切一些。非智能手机的处理器的技术核心是一个语音压缩芯片，即基带处理器。发送时对语音进行压缩，接收时解压缩，传输码率只是未压缩的几十分之一，在相同的带宽下可服务更多的人。智能手机上除通信功能外还增加了数码相机、MP3播放器、FM(Frequency Modulation，调频)广播接收、视频图像播放等功能，基带处理器已经没有能力处理这些新加的功能。另外视频、音频(高保真音乐)处理的方法和语音不一样，语音只要能听懂，达到传达信息的目的就行了。视频要求亮丽的彩色图像，动听的立体声伴音，目的使人能得到最大的感官享受。为了实现这些功能，需要另外一个协处理器专门处理这些信号，它就是应用处理器。
MCU(Microcontroller Unit，微控制单元)又称单片微型计算机(Single ChipMicrocomputer)或者单片机，是把CPU的频率与规格做适当缩减，并将内存(memory)、计数器(Timer)、USB(Universal Serial Bus，通用串行总线)、ADC(analog to digitalconverter，模数转换器)、UART(Universal Asynchronous Receiver/Transmitter，通用异步收发传输器)、PLC(Programmable Logic Controller，可编程逻辑控制器)、DMA(DirectMemory Access，直接存储器访问)等周边接口，甚至LCD(Liquid Crystal Display，液晶显示器)驱动电路都整合在单一芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。诸如手机、PC(Personal Computer个人计算机)外围、遥控器，至汽车电子、工业上的步进马达、机器手臂的控制等，都可见到MCU的身影。
为了降低设备的功耗，目前，在多种设备中均采用AP与MCU双机，基于SPI协议通信，以共同协作的双机控制架构。并且，目前的MCU，如APOLLO MCU，在使用过程中，采用的是“一问一答”的串行通信方式，这样导致传统双机设备的工作效率较低。
具体地，在传统的双机通信系统中，AP与MCU之间的通信流程如下：
AP将数据指令写入MCU的FIFO(First Input First Output，先进先出)存储器中，在写入完成后，MCU从FIFO存储器中读取AP写入的数据指令，并清空FIFO存储器；进而，MCU获取当前读取到的数据指令对应的响应数据，并将该响应数据写入FIFO存储器中；然后通过中断通知AP，使得AP在接收到中断时，从FIFO存储器中读取上述响应数据，并在AP读取结束后，清空FIFO存储器。
由于在传统双机通信系统中，指令数据和响应数据需要共用同一个FIFO存储器，因此，若MCU将响应数据写入FIFO存储器后，若AP没有读取该响应数据，而是继续写入指令数据的话，该响应数据会被清理掉。这样就造成了数据丢失。或者，当MCU还未读取AP写入的前一指令数据时，AP又写入一新的指令数据，则会导致前一指令数据丢失，而MCU直接根据当前写的新指令数据执行。如果AP一直不断的写指令会导致MCU处理不及时而崩溃。
基于上述原因，传统的双击通信系统采用的串行通信方案，存在通信效率地，通信系统稳定性差的缺陷。为解决这一缺陷，本发明实施例提出一种双机通信方法，其中，所述双击通信方法的主要解决方案包括以下步骤：
步骤S1、检测到指令数据时，将所述指令数据写入目标存储器的第一存储区域，其中，微处理器读取所述第一存储区域内保存的所述指令数据后，将所述指令数据对应的响应数据写入所述目标存储器的第二存储区域；
步骤S2、读取所述第二存储区域保存的所述响应数据。
在本实施例中，可以先确定用于存储指令数据和指令数据的响应数据的目标存储器。例如，在以终端设备中，可以将MCU的FIFO存储器作为目标存储器。可以理解的是，目标存储器在一些其它的实时方案中，也有可以能设置为独立与MCU和AP的其它存储器。本发明对此不作限定。
当确定目标存储器后，可以获取目标存储器中，用于存储指令数据的所述响应数据的目标地址段。然后将所述目标地址段根据预设规则划分为指令地址段和结果地址段。其中，所述指令地址段对应的存储区域为第一存储区域，所述结果地址段对应的存储区域为第二存储区域。可以理解的是，指令地址段和结果地址段的划分，是有系统的开发者预先设定的。
需要说明的是，指令地址段可以设置为连续地址段或者非连续的地址段，结果地址段也可以设置为连续地址段或者非连续地址段。所述指令地址段和所述结果地址段均设置为非连续地址段时，所述指令地址段包括多个第一子地址段，所述结果地址段包括多个第二子地址段；所述第一子地址段和所述第二子地址段间隔设置。
当前确定指令地址段后，当AP在运行中，需要与MCU进行通信时，可以将指令数据，根据所述指令地址段，写入第一存储区域。然后检测第二存储区域内是否保存有响应数据。如果是，则根据响应数据的写入顺序，依次读取所述第二存储区域保存的响应数据。
具体地，当目标存储器为FIFO存储器时，由于FIFO存储器的特性即为先进先出，因此，只需顺序读取即可。否则，在所述第二存储区域保存有多个所述响应数据时，先获取响应数据的写入顺序，进而根据响应数据的写入顺序，依次读取所述响应数据。即优先读取先写入的响应数据。以避免数据紊乱。
可以理解的是，上述指令地址和结果地址的划分，对于一个新设备来说，可以在其出厂前，生产者将指令地址和结果地址的划分数据，直接写入系统文件，设备装载系统后，可以直接根据系统文件获取。当基于一已经使用的设备，则可以在对设备进行系统更新是，对其系统文件以及MCU和AP通信控制逻辑进行更新，使得器可以获取指令地址和结果地址的划分数据，以及根据更新后的控制逻辑执行本发明提出的双机通信方法。这是因为实现本发明提出的双机通信方法无需对硬件进行改进。因此，本发明提出的双机通信方法存在适应性广的优点。
可选地，在AP读取第二存储区域内存储的响应数据后，若第二存储区域内仅保存有被读取的这一响应数据，则清空第二存储区域。当第二存储区域内保存有多个响应数据，则从所述第二存储区域内读取一响应数据后，清除所述应用处理器已读取的所述响应数据。
在本实施例公开的技术方案中，检测到指令数据时，将所述指令数据写入目标存储器的第一存储区域，其中，微处理器读取所述第一存储区域内保存的所述指令数据后，将所述指令数据对应的响应数据写入所述目标存储器的第二存储区域，以及读取所述第二存储区域保存的所述响应数据。由于在本实施例公开的技术方案中，指令数据与响应数据分别保存于不同的存储区域，使得指令数据写入操作与响应数据的读取操作，在一定场景中可以并行执行。并且，不会因为AP和MCU的数据处理速度的不同，导致指令数据丢失或者响应数据丢失的现象发生，因此，本发明提出的双机通信方法，达成了在提高双机通信系统的通信效率的同时，提高双机通信系统的稳定性的效果。
参照图3、在本发明双机通信方法的一实施例中，所述双机通信方法包括以下步骤：
步骤S10、读取所述第一存储区域内保存的所述指令数据；
步骤S20、获取所述指令数据对应的响应数据；
步骤S30、将所述响应数据写入第二存储区域。
在本实施例中、MCU可以检测第一存储区域内是否有指令数据写入，在检测到第一存储区域内有指令数据写入时，可以读取第一存储区域内保存的指令数据。其中，在所述第一存储区域内保存有多个所述指令数据时，根据所述指令数据的写入顺序，依次读取所述第一存储区域内保存的所述指令数据。可以理解的是，当第一存储区域为FIFO存储器中的一存储区域时，由于FIFO存储器具备先进先出的特性，因此只需顺序读取第一存储区域中保存的指令数据。否则，先获取指令数据的写入顺序，在根据所述指令数据的写入顺序，依次读取所述第一存储区域内保存的所述指令数据。
进一步地，在MCU读取第一存储区域内存储的指令数据后，若第一存储区域内仅保存有被读取的这一指令数据，则清空第一存储区域。当第一存储区域内保存有多个指令数据，则从所述第一存储区域内读取一指令数据后，清除所述应用处理器已读取的所述响应数据。
可选地、获取所述第一存储区域的剩余存储空间或者已存储数据量，在所述剩余存储空间小于第一阈值，或者所述已存储数据量大于第二阈值时，控制应用处理器停止向所述第一存储区域写入数据。其中，所述第一阈值和所述第二阈值为预先设定的固定数值。
在本实施例公开的技术方案中，先读取所述第一存储区域内保存的所述指令数据，然后获取所述指令数据对应的响应数据，进而将所述响应数据写入第二存储区域。由于在本实施例公开的技术方案中，指令数据与响应数据分别保存于不同的存储区域，使得指令数据写入操作与响应数据的读取操作，在一定场景中可以并行执行。并且，不会因为AP和MCU的数据处理速度的不同，导致指令数据丢失或者响应数据丢失的现象发生，因此，本发明提出的双机通信方法，达成了在提高双机通信系统的通信效率的同时，提高双机通信系统的稳定性的效果。
此外，本发明实施例还提出一种终端设备，所述终端设备包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的双机通信程序，所述双机通信程序被所述处理器执行时实现如上各个实施例所述的双机通信方法的步骤。
具体地，所述终端设备还可以设置有用户接口，从而通过用户接口与用户进行人机交互。在人机交互过程汇总，会使得AP产生指令数据。可选地，终端设备还设置有网络接口，使得终端可以与后台服务器进行数据通信，从而在于服务器的通信过程中，使AP产生指令数据。
此外，本发明实施例还提出一种计算机可读存储介质，所述计算机可读存储介质上存储有双机通信程序，所述双机通信程序被处理器执行时实现如上各个实施例所述的双机通信方法的步骤。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在如上所述的一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备执行本发明各个实施例所述的方法。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (9)
1.一种双机通信方法，其特征在于，所述双机通信方法应用于应用处理器，所述双机通信方法包括以下步骤：
检测到指令数据时，将所述指令数据写入目标存储器的第一存储区域，其中，微处理器读取所述第一存储区域内保存的所述指令数据后，将所述指令数据对应的响应数据写入所述目标存储器的第二存储区域，以使得所述指令数据的写入操作和所述响应数据的读取操作并行执行；其中，在确定所述目标存储器后，获取所述目标存储器中，用于存储所述响应数据的目标地址段，将所述目标地址段根据预设规则划分为指令地址段和结果地址段，所述指令地址段对应为所述第一存储区域，所述结果地址段对应为所述第二存储区域；
读取所述第二存储区域保存的所述响应数据；
若所述第二存储区域存储一个所述响应数据，则在读取所述响应数据后，清空所述第二存储区域；
若所述第二存储区域存储至少两个所述响应数据，则在读取一个所述响应数据后，清除所述应用处理器已读取的所述响应数据；
还包括获取所述第一存储区域的剩余存储空间或者已存储数据量；在所述剩余存储空间小于第一阈值，或者所述已存储数据量大于第二阈值时，控制应用处理器停止向所述第一存储区域写入数据。
2.如权利要求1所述的双机通信方法，其特征在于，所述目标存储器为先进先出存储器。
3.如权利要求1所述的双机通信方法，其特征在于，所述第一存储区域对应的指令地址段为连续地址段或者非连续的地址段；所述第二存储区域对应的结果地址段为连续地址段或者非连续地址段。
4.如权利要求3所述的双机通信方法，其特征在于，所述指令地址段和所述结果地址段均设置为非连续地址段时，所述指令地址段包括多个第一子地址段，所述结果地址段包括多个第二子地址段；所述第一子地址段和所述第二子地址段间隔设置。
5.如权利要求1所述的双机通信方法，其特征在于，所述读取所述第二存储区域保存的所述响应数据的步骤包括：
在所述第二存储区域保存有多个所述响应数据时，根据所述响应数据的写入顺序，依次读取所述响应数据。
6.一种双机通信方法，其特征在于，所述双机通信方法应用于微处理器，所述双机通信方法包括以下步骤：
在检测到目标存储器的第一存储区域内有指令数据时，根据所述指令数据的写入顺序依次读取所述指令数据；
获取所述指令数据对应的响应数据；
将所述响应数据写入所述目标存储器的第二存储区域，以使应用处理器中所述指令数据的写入操作和所述响应数据的读取操作并行执行；
其中，在所述目标存储器中设置有用于存储所述响应数据的目标地址段，所述目标地址段根据预设规则划分为指令地址段和结果地址段，所述指令地址段对应为所述第一存储区域，所述结果地址段对应为所述第二存储区域；
若所述第二存储区域存储一个所述响应数据，则在所述应用处理器读取所述响应数据后，清空所述第二存储区域；
若所述第二存储区域存储至少两个所述响应数据，则在所述应用处理器读取一个所述响应数据后，清除所述应用处理器已读取的所述响应数据；
获取所述第一存储区域的剩余存储空间或者已存储数据量；
在所述剩余存储空间小于第一阈值，或者所述已存储数据量大于第二阈值时，控制应用处理器停止向所述第一存储区域写入数据。
7.如权利要求6所述的双机通信方法，其特征在于，所述根据所述指令数据的写入顺序依次读取所述指令数据的步骤包括：
在所述第一存储区域内保存有多个所述指令数据时，根据所述指令数据的写入顺序，依次读取所述第一存储区域内保存的所述指令数据。
8.一种终端设备，其特征在于，所述终端设备包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的双机通信程序，所述双机通信程序被所述处理器执行时实现如权利要求1至7中任一项所述的双机通信方法的步骤。
9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有双机通信程序，所述双机通信程序被处理器执行时实现如权利要求1至7中任一项所述的双机通信方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011252148.6A CN112347011B (zh) | 2020-11-11 | 2020-11-11 | 双机通信方法、终端设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011252148.6A CN112347011B (zh) | 2020-11-11 | 2020-11-11 | 双机通信方法、终端设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112347011A CN112347011A (zh) | 2021-02-09 |
| CN112347011B true CN112347011B (zh) | 2024-04-05 |
Family
ID=74363209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011252148.6A Active CN112347011B (zh) | 2020-11-11 | 2020-11-11 | 双机通信方法、终端设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112347011B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4502110A (en) * | 1979-12-14 | 1985-02-26 | Nippon Electric Co., Ltd. | Split-cache having equal size operand and instruction memories |
| US5481677A (en) * | 1989-07-20 | 1996-01-02 | Oki Electric Industry Co., Ltd. | Data transfer system in which data is transferred to or from a data memory during an instruction fetch cycle |
| CN101441598A (zh) * | 2007-11-21 | 2009-05-27 | 仁宝电脑工业股份有限公司 | 数据储存方法 |
| CN102673610A (zh) * | 2012-05-29 | 2012-09-19 | 北京佳讯飞鸿电气股份有限公司 | 铁路防灾异物侵限监控系统 |
| CN107526537A (zh) * | 2016-06-22 | 2017-12-29 | 伊姆西公司 | 用于锁定存储系统中的存储区域的方法和系统 |
| CN111045952A (zh) * | 2019-12-16 | 2020-04-21 | 广州品唯软件有限公司 | 软件测试方法、流量回放装置、终端设备及可读存储介质 |
| CN111078618A (zh) * | 2019-12-12 | 2020-04-28 | 深圳市杰美康机电有限公司 | 电子设备以及双处理器的通信方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9395993B2 (en) * | 2013-07-29 | 2016-07-19 | Intel Corporation | Execution-aware memory protection |
-
2020
- 2020-11-11 CN CN202011252148.6A patent/CN112347011B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4502110A (en) * | 1979-12-14 | 1985-02-26 | Nippon Electric Co., Ltd. | Split-cache having equal size operand and instruction memories |
| US5481677A (en) * | 1989-07-20 | 1996-01-02 | Oki Electric Industry Co., Ltd. | Data transfer system in which data is transferred to or from a data memory during an instruction fetch cycle |
| CN101441598A (zh) * | 2007-11-21 | 2009-05-27 | 仁宝电脑工业股份有限公司 | 数据储存方法 |
| CN102673610A (zh) * | 2012-05-29 | 2012-09-19 | 北京佳讯飞鸿电气股份有限公司 | 铁路防灾异物侵限监控系统 |
| CN107526537A (zh) * | 2016-06-22 | 2017-12-29 | 伊姆西公司 | 用于锁定存储系统中的存储区域的方法和系统 |
| CN111078618A (zh) * | 2019-12-12 | 2020-04-28 | 深圳市杰美康机电有限公司 | 电子设备以及双处理器的通信方法 |
| CN111045952A (zh) * | 2019-12-16 | 2020-04-21 | 广州品唯软件有限公司 | 软件测试方法、流量回放装置、终端设备及可读存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112347011A (zh) | 2021-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10908976B2 (en) | Broadcast queue adjustment method, terminal, and storage medium | |
| US11822854B2 (en) | Automatic volume adjustment method and apparatus, medium, and device | |
| CN115407864A (zh) | 数据处理方法、数据处理装置、电子设备和可读存储介质 | |
| CN109753262B (zh) | 帧显示处理方法、装置、终端设备及存储介质 | |
| CN110708691A (zh) | 一种信息处理方法和电子设备 | |
| CN111435318A (zh) | 应用程序的dex优化方法及终端 | |
| CN110704012A (zh) | 一种音频数据处理方法、装置、电子设备和介质 | |
| CN112347011B (zh) | 双机通信方法、终端设备及存储介质 | |
| CN112437339A (zh) | 音频输出控制方法及装置、智能电视机、存储介质 | |
| CN111385513B (zh) | 通话方法以及相关设备 | |
| CN109041026B (zh) | 天线占比设置方法、装置、用户设备及存储介质 | |
| CN110365357B (zh) | 一种信号处理方法及设备、存储介质 | |
| CN112003928B (zh) | 多功能屏幕同步控制方法、装置及设备 | |
| CN108810596B (zh) | 一种视频编辑方法、装置及终端 | |
| CN109739642B (zh) | 一种cpu调频方法及装置、移动终端及计算机可读存储介质 | |
| WO2022213882A1 (zh) | 一种应用程序状态感知方法、相关设备以及相关系统 | |
| CN112770356B (zh) | 数据传输方法和电子设备 | |
| WO2023011418A1 (zh) | 一种跨设备输入方法、设备及系统 | |
| CN116700660B (zh) | 音频播放方法和电子设备 | |
| CN112929793B (zh) | 音频架构、音频控制方法及装置、设备 | |
| CN113014998B (zh) | 音频输出方法、装置、电视机以及计算机可读存储介质 | |
| WO2023005783A1 (zh) | 数据处理方法及电子设备 | |
| CN117311922A (zh) | 任务处理系统、方法及终端 | |
| KR100539897B1 (ko) | 이동 통신단말기의 시간 정보 표시 방법 | |
| CN114779918A (zh) | 一种动态调频省电方法、系统、终端设备和存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |