CN112346757A - Cpld远程升级方法及系统 - Google Patents
Cpld远程升级方法及系统 Download PDFInfo
- Publication number
- CN112346757A CN112346757A CN202011035492.XA CN202011035492A CN112346757A CN 112346757 A CN112346757 A CN 112346757A CN 202011035492 A CN202011035492 A CN 202011035492A CN 112346757 A CN112346757 A CN 112346757A
- Authority
- CN
- China
- Prior art keywords
- cpld
- data stream
- gpio
- mcu module
- application data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
Abstract
本发明提供了一种CPLD远程升级方法,所述方法应用于MCU模块和待升级CPLD,所述MCU模块通过GPIO模拟JTAG端口与所述CPLD通信,所述方法包括:步骤S1、配置系统参数至所述CPLD;步骤S2、读取所述CPLD的系统参数,并通过所述GPIO模拟JTAG端口写入所述MCU模块;步骤S3、读取所述MCU模块的应用数据流,并通过所述GPIO模拟JTAG端口写入所述CPLD。本发明通过GPIO模拟JTAG端口与所述CPLD通信,读取CPLD的系统参数并写入所述MCU模块;以及读取所述MCU模块的应用数据流并写入所述CPLD。本发明通过MCU的GPIO模拟JTAG端口连接到CPLD,升级过程中使CPLD的GPIO状态保持在升级位流前的状态。
Description
【技术领域】
本发明涉及通信技术领域,尤其涉及一种CPLD远程升级方法及系统。
【背景技术】
CPLD(Complex Programmable Logic Device,复杂可编程逻辑器件)作为一种用户可自行构造逻辑功能的大规模数字集成电路,广泛应用于工业控制、通信设备、消费电子等多个领域。而CPLD的固件版本往往并非一成不变的,当用户要求新增功能或者出现了一些bug(缺陷)时就需要进行CPLD升级。
为了适应通信设备可维护性的要求,CPLD的升级目前主要通过远程升级的方式;但是,在升级过程中大多数通信设备的应用场景需要CPLD的GPIO保持在升级前的状态,以防止升级后通信设备工作异常。一般升级方式只能进行位流升级,但在升级过程中CPLD的GPIO状态不能保持在升级位流前的状态,这就容易导致CPLD的GPIO状态异常,进而导致通信设备重启或工作异常。
【发明内容】
本发明的目的在于提供了一种GPIO保持升级位流前的状态的CPLD远程升级方法。
为达到上述目的,本发明提供一种CPLD远程升级方法,所述方法应用于MCU模块和待升级CPLD,所述MCU模块通过GPIO模拟JTAG端口与所述CPLD通信,所述方法包括:
步骤S1、配置系统参数至所述CPLD;
步骤S2、读取所述CPLD的系统参数,并通过所述GPIO模拟JTAG端口写入所述MCU模块;
步骤S3、读取所述MCU模块的应用数据流,并通过所述GPIO模拟JTAG端口写入所述CPLD。
优选的,所述步骤S1还包括备份黄金数据流至所述MCU模块的缓存空间。
优选的,所述步骤S1、配置系统参数至所述CPLD,包括:
S11、将黄金数据流写入所述CPLD;
S12、JTAG编程特征控制位并开启主自加载模式;
S13、复位并自黄金数据流开始运行;
S14、将当前系统参数写入所述CPLD的EFlash。
优选的,步骤S2之前还包括,步骤S20、判断是否触发升级,若是则执行步骤S2。
优选的,所述步骤S3、读取所述MCU模块的应用数据流,并通过所述GPIO模拟JTAG端口写入所述CPLD,包括:
步骤S31、按页读取所述SPI FLASH中的应用数据流至所述MCU模块的缓存空间;
步骤S32、通过所述GPIO模拟JTAG端口将读取到所述缓存空间的应用数据流烧写到所述CPLD的CRAM;同时,所述CPLD进行边界扫描并通过ISC升级应用数据流。
优选的,所述方法还包括,
步骤S33、判断升级是否成功,若是则退出ISC模式、释放IO口;否则执行步骤S4;
步骤S4、加载黄金数据流至所述CPLD的CRAM;判断双启动是否成功,若是则退出ISC模式、释放IO口;否则执行步骤S3。
本发明还提供了一种CPLD远程升级系统,包括MCU模块和待升级的CPLD;所述MCU模块包括SPI FLASH、以及MCU;所述SPI FLASH用于存储应用数据流和黄金数据流;所述MCU包括SPI FLASH数据读取单元、GPIO模拟JTAG端口、以及缓存空间;所述MCU通过所述SPIFLASH数据读取单元与所述SPI FLASH通信,以读取存储的应用数据流和黄金数据流;所述MCU通过GPIO模拟JTAG端口与所述CPLD通信;所述远程升级系统还包括,应用于所述远程升级系统的前述CPLD远程升级方法。
优选的,所述CPLD包括EFlash、CRAM;所述EFlash通过主自加载配置接口与所述CRAM连接。
本发明的有益效果在于:提供了一种CPLD远程升级方法,通过GPIO模拟JTAG端口与所述CPLD通信,读取CPLD的系统参数并写入所述MCU模块;以及读取所述MCU模块的应用数据流并写入所述CPLD。本发明通过MCU的GPIO模拟JTAG端口连接到CPLD,升级过程中使CPLD的GPIO状态保持在升级位流前的状态。
【附图说明】
图1为本发明实施例CPLD远程升级方法的流程图;
图2为本发明实施例CPLD远程升级方法的步骤S3的流程图;
图3为本发明实施例CPLD远程升级系统的结构示意图。
【具体实施方式】
下面结合附图和实施方式对本发明作进一步说明。
需要说明的是,本发明实施例中所有方向性指示(诸如上、下、左、右、前、后、内、外、顶部、底部……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
请一并参考图1和图2,本发明实施例提供一种CPLD远程升级方法,所述方法应用于MCU模块和待升级CPLD,所述MCU(微处理器)模块通过GPIO(General-Purpose I/O port,通用输入输出接口)模拟JTAG(Joint Test ActionGroup,联合测试工作组)端口与所述CPLD通信。本发明通过MCU的GPIO模拟JTAG端口连接到CPLD,在远程升级过程中使CPLD的GPIO状态保持在升级位流前的状态。
请一并参考图1,所述CPLD远程升级方法包括:
初始阶段
步骤S1、配置系统参数至所述CPLD。即,通过GPIO模拟JTAG端口将系统参数写入所述CPLD。
所述步骤S1中还包括,备份黄金数据流至所述MCU模块的缓存空间。所述备份黄金数据流至所述MCU模块的缓存空间,具体为,将预先存储在所述MCU模块SPI(SerialPeripheral Interface,串行外设接口)FLASH中的黄金数据流按页读取到所述MCU模块的缓存空间。
所述步骤S1、配置系统参数至所述CPLD,包括:
S11、将黄金数据流写入所述CPLD。通过GPIO模拟JTAG接口和JTAG编程主自加载数据流写入黄金数据流至所述CPLD的CRAM。
S12、JTAG编程特征控制位并开启主自加载模式。通过GPIO模拟JTAG接口和JTAG编程特征控制位并开启主自加载模式,所述特征控制位为(系统)参数。
S13、复位并自黄金数据流开始运行。通过GPIO模拟JTAG接口和JTAG RESET(复位),所述CPLD从黄金数据流开始运行。
S14、将当前系统参数写入所述CPLD的EFlash。通过GPIO模拟JTAG接口和JTAG编程用户Flsah,写入系统参数至所述CPLD的EFlash(嵌入式闪存)。
触发阶段
步骤S2、读取所述CPLD的系统参数,并通过所述GPIO模拟JTAG端口写入所述MCU模块。所述MCU模块通过所述GPIO模拟JTAG端口读取配置在所述CPLD的系统参数,用于判断已升级的数据流版本以及其他系统参数。
优选的,步骤S2之前还包括,步骤S20判断是否触发升级,若是则执行步骤S2。其中,所述触发升级通过所述MCU模块的按键触发,当所述MCU模块的按键按下(触发升级),则执行步骤S2;当所述MCU模块的按键未按下,未触发升级,循环检测直至按键按下执行步骤S2。
升级阶段
如图2所示,步骤S3、读取所述MCU模块的应用数据流,并通过所述GPIO模拟JTAG端口写入所述CPLD。具体的,按页读取所述MCU模块的应用数据流,并通过所述GPIO模拟JTAG端口写入所述CPLD。
所述步骤S3、读取所述MCU模块的应用数据流,并通过所述GPIO模拟JTAG端口写入所述CPLD,包括:
步骤S31、按页读取所述SPI FLASH中的应用数据流至所述MCU模块的缓存空间。
步骤S32、通过所述GPIO模拟JTAG端口将读取到所述缓存空间的应用数据流烧写到所述CPLD的CRAM;同时,所述CPLD进行边界扫描并通过ISC升级应用数据流。
所述进行边界扫描并通过ISC升级应用数据流包括,通过JTAG编程边界扫描,互联测试确定IO口状态;通过JTAG编程进入ISC模式,写入ISC_ENABLE(ISC使能)指令锁定IO口;通过JTAG编程进入ISC配置,升级应用数据流(写入应用数据流)。在升级应用数据流之前还包括,进入Run Test Idel状态。
其中,所述边界扫描包括,通过JTAG编程写入SAMPLE(采样/预装)指令,读取当前IO口状态,写入当前IO口状态,写入EXTEST(外部测试)指令,进入Run Test Idel状态。
升级阶段还进一步包括步骤S33、判断升级是否成功,若是则退出ISC模式、释放IO口;否则执行步骤S4。具体的,通过读状态寄存器判断升级是否成功;所述判断升级是否成功,为判断init_complete是否拉高,若拉高即升级成功。读状态寄存器即所述MCU读取CPLD的状态寄存器。
所述退出ISC模式、释放IO口包括,通过JTAG编程退出ISC模式,写入ISC_DISABLE指令释放IO口;通过JTAG编程写入EXTEST指令;通过JTAG编程写入IDCODE(标识)指令,完成在线升级。
当判断升级成功(通过CPLD的init_complete引脚拉高),通过JTAG编程退出ISC模式,写入ISC_DISABLE指令释放IO口,进入Run Test Idel状态;通过JTAG编程写入EXTEST指令,进入Run Test Idel状态;通过JTAG编程写入IDCODE指令,进入Run Test Idel状态,完成在线升级。其中,Run Test Idel为JTAG的一个指令状态-等待测试状态。
双启动阶段
步骤S4、加载黄金数据流至所述CPLD的CRAM;判断双启动是否成功,若是则退出ISC模式、释放IO口;否则执行步骤S3。具体的,通过读状态寄存器判断双启动是否成功,同样的,判断init_complete是否拉高。
所述步骤S4、加载黄金数据流至所述CPLD的CRAM,包括:
步骤S41、通过JTAG编程写入RESET(复位)指令,加载所述CPLD的EFlash中的黄金数据流至所述CRAM。所述EFlash中的黄金数据流,读取自所述MCU模块并通过所述GPIO模拟JTAG端口写入。
步骤S42、通过JTAG编程发送CFGI(配置)指令,等待复位生效,复位生效后判断双启动是否成功。
本发明通过MCU的GPIO模拟JTAG端口连接到CPLD的JTAG专用管脚,利用JTAG端口配置CPLD工作在ISC模式下,升级过程中使CPLD的GPIO状态保持在升级位流前的状态。
请参考图3,本发明实施例提供一种CPLD远程升级系统,包括作为主控设备的MCU模块100和待升级的CPLD(CPLD芯片)210。
所述MCU模块100包括时钟复位110、SPI FLASH 120、以及作为配置控制器的MCU130。所述SPI FLASH 120用于存储应用数据流和黄金数据流。所述MCU 130包括SPI FLASH数据读取单元131、GPIO模拟JTAG端口132、以及缓存空间133。
所述MCU 130通过所述SPI FLASH数据读取单元131与所述SPI FLASH 120通信,以读取存储的应用数据流和黄金数据流。所述MCU 130通过GPIO模拟JTAG端口132与所述CPLD210通信,以实现对所述CPLD 210的升级控制。
所述CPLD 210设置在CPLD板卡(图中未示出)上。所述CPLD 210包括EFlash(嵌入式闪存)211、CRAM(配置随机存储器)212、以及SRAM(静态随机存储器)213。所述EF l ash211通过主自加载配置接口与所述CRAM 212连接。
本发明实施例中,所述MCU模块100即为MCU板卡。本发明利用MCU 130的GPIO模拟JTAG端口132并连接到CPLD 210的JTAG专用管脚,从而实现对CPLD 210的EFlash进行读/写控制。
本发明实施例的CPLD远程升级系统还包括应用于该系统的CPLD远程升级方法。所述CPLD远程升级方法包括:
初始阶段
步骤S1、配置系统参数至所述CPLD 210。即,通过GPIO模拟JTAG端口132将系统参数写入所述CPLD 210。
所述步骤S1中还包括,备份黄金数据流至所述MCU 130的缓存空间133。所述备份黄金数据流至所述MCU 130的缓存空间133,具体为,将预先存储在所述SPI FLASH 120中的黄金数据流通过SPI FLASH数据读取单元131按页读取到所述MCU 130的缓存空间133。
所述步骤S1、配置系统参数至所述CPLD 210,包括:
S11、将黄金数据流写入所述CPLD 210。通过GPIO模拟JTAG接口132和JTAG编程主自加载数据流写入黄金数据流至所述CPLD 210的CRAM 212。
S12、JTAG编程特征控制位并开启主自加载模式。通过GPIO模拟JTAG接口132和JTAG编程特征控制位并开启主自加载模式,所述特征控制位为(系统)参数。
S13、复位并自黄金数据流开始运行。通过GPIO模拟JTAG接口132和JTAG RESET(复位),所述CPLD 210从黄金数据流开始运行。
S14、将当前系统参数写入所述CPLD 210的EFlash 211。通过GPIO模拟JTAG接口132和JTAG编程用户Flsah,写入系统参数至所述CPLD 210的EFlash211。
触发阶段
步骤S2、读取所述CPLD 210的系统参数,并通过所述GPIO模拟JTAG端口132写入所述MCU模块100。所述MCU模块100通过所述GPIO模拟JTAG端口132读取配置在所述CPLD 210的系统参数,用于判断已升级的数据流版本以及其他系统参数。
优选的,步骤S2之前还包括,步骤S20判断是否触发升级,若是则执行步骤S2。在远程升级系统运行中,所述触发升级通过所述MCU模块100的按键触发,当所述MCU模块100的按键按下(触发升级操作),则执行步骤S2;当所述MCU模块100的按键未按下,未触发升级,循环检测直至按键按下执行步骤S2。
升级阶段
步骤S3、读取所述MCU模块100的应用数据流,并通过所述GPIO模拟JTAG端口132写入所述CPLD 210。具体的,按页读取所述MCU模块100的应用数据流,并通过所述GPIO模拟JTAG端口132写入所述CPLD 210。
所述步骤S3、读取所述MCU模块100的应用数据流,并通过所述GPIO模拟JTAG端口132写入所述CPLD 210,包括:
步骤S31、按页读取所述SPI FLASH 120中的应用数据流至所述MCU 130的缓存空间133。将预先存储在所述SPI FLASH 120中的应用数据流通过SPI FLASH数据读取单元131按页读取到所述MCU 130的缓存空间133。
步骤S32、通过所述GPIO模拟JTAG端口132将读取到所述缓存空间133的应用数据流烧写到所述CPLD 210的CRAM 212;同时,所述CPLD 210进行边界扫描并通过ISC升级应用数据流。
所述进行边界扫描并通过ISC升级应用数据流包括,通过JTAG编程边界扫描,互联测试确定IO口状态;通过JTAG编程进入ISC模式,写入ISC_ENABLE指令锁定IO口;通过JTAG编程进入ISC配置,升级应用数据流(写入应用数据流)。在升级应用数据流之前还包括,进入Run Test Idel状态。
其中,所述边界扫描包括,通过JTAG编程写入SAMPLE指令,读取当前IO口状态,写入当前IO口状态,写入EXTEST指令,进入Run Test Idel状态。
升级阶段还进一步包括步骤S33、判断升级是否成功,若是则退出ISC模式、释放IO口;否则执行步骤S4。具体的,通过读状态寄存器判断升级是否成功;所述判断升级是否成功,为判断init_complete是否拉高,若拉高即升级成功。
所述退出ISC模式、释放IO口包括,通过JTAG编程退出ISC模式,写入ISC_DISABLE指令释放IO口;通过JTAG编程写入EXTEST指令;通过JTAG编程写入IDCODE指令,完成在线升级。
当判断升级成功(init_complete拉高),通过JTAG编程退出ISC模式,写入ISC_DISABLE指令释放IO口,进入Run Test Idel状态;通过JTAG编程写入EXTEST指令,进入RunTest Idel状态;通过JTAG编程写入IDCODE指令,进入Run Test Idel状态,完成在线升级。
双启动阶段
步骤S4、加载黄金数据流至所述CPLD 210的CRAM 212;判断双启动是否成功,若是则退出ISC模式、释放IO口;否则执行步骤S3。具体的,通过读状态寄存器判断双启动是否成功,同样的,判断init_complete是否拉高。
所述步骤S4、加载黄金数据流至所述CPLD 210的CRAM 212,包括:
步骤S41、通过JTAG编程写入RESET指令,加载所述EFlash 211中的黄金数据流至所述CRAM 212。所述EFlash 211中的黄金数据流,读取自所述MCU模块100并通过所述GPIO模拟JTAG端口132写入。
步骤S42、通过JTAG编程发送CFGI指令,等待复位生效,复位生效后判断双启动是否成功。
其中,应用数据流为待写入升级的数据流,黄金数据流为CPLD升级前的数据流。
本发明通过MCU的GPIO模拟JTAG端口连接到CPLD的JTAG专用管脚,利用JTAG端口配置CPLD工作在ISC模式下,升级过程中使CPLD的GPIO状态保持在升级位流前的状态。
本发明的远程升级系统,采用MCU作为配置控制器,通过MCU的GPIO模拟JTAG端口的方式,对CPLD进行寄存器的配置和读/写控制,可以自由搭建硬件系统,软件代码移植简单、可维护性强。
以上所述的仅是本发明的实施方式,在此应当指出,对于本领域的普通技术人员来说,在不脱离本发明创造构思的前提下,还可以做出改进,但这些均属于本发明的保护范围。
Claims (8)
1.一种CPLD远程升级方法,其特征在于,所述方法应用于MCU模块和待升级CPLD,所述MCU模块通过GPIO模拟JTAG端口与所述CPLD通信,所述方法包括:
步骤S1、配置系统参数至所述CPLD;
步骤S2、读取所述CPLD的系统参数,并通过所述GPIO模拟JTAG端口写入所述MCU模块;
步骤S3、读取所述MCU模块的应用数据流,并通过所述GPIO模拟JTAG端口写入所述CPLD。
2.根据权利要求1所述的CPLD远程升级方法,其特征在于,所述步骤S1还包括备份黄金数据流至所述MCU模块的缓存空间。
3.根据权利要求1所述的CPLD远程升级方法,其特征在于,所述步骤S1、配置系统参数至所述CPLD,包括:
S11、将黄金数据流写入所述CPLD;
S12、JTAG编程特征控制位并开启主自加载模式;
S13、复位并自黄金数据流开始运行;
S14、将当前系统参数写入所述CPLD的EFlash。
4.根据权利要求1所述的CPLD远程升级方法,其特征在于,步骤S2之前还包括,步骤S20、判断是否触发升级,若是则执行步骤S2。
5.根据权利要求2所述的CPLD远程升级方法,其特征在于,所述步骤S3、读取所述MCU模块的应用数据流,并通过所述GPIO模拟JTAG端口写入所述CPLD,包括:
步骤S31、按页读取所述SPI FLASH中的应用数据流至所述MCU模块的缓存空间;
步骤S32、通过所述GPIO模拟JTAG端口将读取到所述缓存空间的应用数据流烧写到所述CPLD的CRAM;同时,所述CPLD进行边界扫描并通过ISC升级应用数据流。
6.根据权利要求5所述的CPLD远程升级方法,其特征在于,所述方法还包括,
步骤S33、判断升级是否成功,若是则退出ISC模式、释放IO口;否则执行步骤S4;
步骤S4、加载黄金数据流至所述CPLD的CRAM;判断双启动是否成功,若是则退出ISC模式、释放IO口;否则执行步骤S3。
7.一种CPLD远程升级系统,其特征在于,包括MCU模块和待升级的CPLD;
所述MCU模块包括SPI FLASH、以及MCU;所述SPI FLASH用于存储应用数据流和黄金数据流;所述MCU包括SPI FLASH数据读取单元、GPIO模拟JTAG端口、以及缓存空间;所述MCU通过所述SPI FLASH数据读取单元与所述SPI FLASH通信,以读取存储的应用数据流和黄金数据流;所述MCU通过GPIO模拟JTAG端口与所述CPLD通信;
所述远程升级系统还包括,应用于所述远程升级系统的权利要求1-6中任意权利要求中的CPLD远程升级方法。
8.根据权利要求7所述的CPLD远程升级系统,其特征在于,所述CPLD包括EFlash、CRAM;所述EFlash通过主自加载配置接口与所述CRAM连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011035492.XA CN112346757A (zh) | 2020-09-27 | 2020-09-27 | Cpld远程升级方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011035492.XA CN112346757A (zh) | 2020-09-27 | 2020-09-27 | Cpld远程升级方法及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112346757A true CN112346757A (zh) | 2021-02-09 |
Family
ID=74361147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011035492.XA Pending CN112346757A (zh) | 2020-09-27 | 2020-09-27 | Cpld远程升级方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112346757A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090089473A1 (en) * | 2007-10-01 | 2009-04-02 | Wangping He | Data transmission system and method thereof |
CN101853172A (zh) * | 2010-05-24 | 2010-10-06 | 中兴通讯股份有限公司 | 复杂可编程逻辑器件cpld动态升级装置及方法 |
CN104035794A (zh) * | 2014-06-03 | 2014-09-10 | 瑞斯康达科技发展股份有限公司 | 一种实现逻辑器件固件升级的方法及装置 |
CN109408088A (zh) * | 2018-10-09 | 2019-03-01 | 郑州云海信息技术有限公司 | Cpld升级方法、装置、系统和计算机可读存储介质 |
-
2020
- 2020-09-27 CN CN202011035492.XA patent/CN112346757A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090089473A1 (en) * | 2007-10-01 | 2009-04-02 | Wangping He | Data transmission system and method thereof |
CN101853172A (zh) * | 2010-05-24 | 2010-10-06 | 中兴通讯股份有限公司 | 复杂可编程逻辑器件cpld动态升级装置及方法 |
CN104035794A (zh) * | 2014-06-03 | 2014-09-10 | 瑞斯康达科技发展股份有限公司 | 一种实现逻辑器件固件升级的方法及装置 |
CN109408088A (zh) * | 2018-10-09 | 2019-03-01 | 郑州云海信息技术有限公司 | Cpld升级方法、装置、系统和计算机可读存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5651784B2 (ja) | 内蔵自己試験を使用するデバッガベースのメモリダンプ | |
CN107704285B (zh) | 现场可编程门阵列多版本配置芯片、系统和方法 | |
JPH11212817A (ja) | ハードウェア支援ファームウェア追跡方法及び装置 | |
US7356684B2 (en) | Booting system and/or method for initializing peripherals | |
JP2007206885A (ja) | コンピュータシステム及びシステム起動方法 | |
US20070260790A1 (en) | Embedded controller and method for updating the firmware thereof | |
US20200250313A1 (en) | Bios recovery and update | |
JP2000065899A (ja) | 半導体装置およびそのデータ書き換え方法 | |
US20210224158A1 (en) | Data storage device restoring method | |
US20020162052A1 (en) | Method for entering system firmware recovery mode using software-detectable buttons | |
US8484447B2 (en) | Selecting a compatible processor to control a peripheral component interconnect express (PCI-E) slot unit within a predetermined interval via a setting menu | |
KR20140083530A (ko) | 하드웨어를 디버깅하는 부트 쉘을 포함하는 시스템온칩 및 이의 구동 방법 | |
US20080126862A1 (en) | System and Method for Testing Software Code for Use on a Target Processor | |
CN115344308A (zh) | 安全启动装置及方法 | |
CN106683706A (zh) | 一种nvdimm_adr功能的测试方法 | |
CN110955566B (zh) | 侦错方法 | |
CN112346757A (zh) | Cpld远程升级方法及系统 | |
CN105068835B (zh) | 移动终端及其调试信息显示方法 | |
WO2022199622A1 (zh) | 一种电子设备的启动程序的运行方法和电子设备 | |
CN114996056A (zh) | 一种基于spi的dsp备份启动实现方法 | |
US8990624B2 (en) | Emulator verification system, emulator verification method | |
US20080215870A1 (en) | Method and apparatus for loading boot code | |
CN111913097B (zh) | 一种用于测试SoC功能的测试电路、测试方法和SoC | |
CN113672260A (zh) | 一种处理器cpu初始化方法 | |
CN114489743A (zh) | 一种片上可编程系统的程序烧写及加载运行方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210209 |