CN112346645A - 一种基于fpga与单板pc的多通道高速信号采集处理板卡 - Google Patents

一种基于fpga与单板pc的多通道高速信号采集处理板卡 Download PDF

Info

Publication number
CN112346645A
CN112346645A CN201910720256.2A CN201910720256A CN112346645A CN 112346645 A CN112346645 A CN 112346645A CN 201910720256 A CN201910720256 A CN 201910720256A CN 112346645 A CN112346645 A CN 112346645A
Authority
CN
China
Prior art keywords
fpga
electrically connected
interface
board
signal acquisition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910720256.2A
Other languages
English (en)
Inventor
李羚梅
云天嵩
朱宝攀
何海星
刘政鹏
蒋航
李鑫儒
苏晓旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Optical Electrical Communication Technology Co Ltd
Original Assignee
Tianjin Optical Electrical Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Optical Electrical Communication Technology Co Ltd filed Critical Tianjin Optical Electrical Communication Technology Co Ltd
Priority to CN201910720256.2A priority Critical patent/CN112346645A/zh
Publication of CN112346645A publication Critical patent/CN112346645A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3852—Converter between protocols
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种基于FPGA与单板PC的多通道高速信号采集处理板卡，包括第一FPGA、第二FPGA、单板PC和模数转换芯片ADC，第一FPGA与第二FPGA电连接，第二FPGA与单板PC电连接，多路中频信号分别各自通过一模数转换芯片ADC与第一FPGA电连接，第一晶振与时钟管理芯片电连接，时钟管理芯片分别与模数转换芯片ADC电连接，第三晶振与第一FPGA电连接，第二晶振与第二FPGA电连接，第二FPGA还与NAND FALSH存储器、接口驱动芯片电连接，接口驱动芯片与扩展接口电连接，电源网络为板卡供电。本板卡采用FPGA加单板PC的架构，可实现最多8路模拟信号采集处理、算法程序动态配置、数据高速上传、接口扩展等功能；具有高精度、高速率、高集成度等优点，满足当前技术背景下高速信号采集处理的需求。

Description

一种基于FPGA与单板PC的多通道高速信号采集处理板卡
技术领域
本发明属于电子技术领域，尤其是涉及一种基于FPGA与单板PC的多通道高速信号采集处理板卡。
背景技术
数据采集在工业领域里有着广泛的应用，尤其是在检测系统中，需要提取大量数据进行连续的数据分析，这就需要多通道、高速同步采集以确保采集的数据的准确性和实时性。然而，传统的设计一般采用单一的单片机来实现多通道采样，存在板卡精度低、速率慢、零散化的设计不容易统一等缺点。随着电子行业的发展，对板卡设计提出了更高的要求，因此，本专利提出了一种硬件板卡设计思路，具有高精度、高速率、高集成度等优点，满足当前技术背景下高速信号采集处理的需求。
发明内容
有鉴于此，本发明旨在提出一种基于FPGA与单板PC的多通道高速信号采集处理板卡，以满足当前技术背景下高速信号采集处理的需求。
为达到上述目的，本发明的技术方案是这样实现的：
一种基于FPGA与单板PC的多通道高速信号采集处理板卡，包括第一FPGA、第二FPGA、单板PC和模数转换芯片ADC，所述第一FPGA与第二FPGA电连接，所述第二FPGA与单板PC电连接，多路中频信号分别各自通过一模数转换芯片ADC与第一FPGA电连接，第一晶振与时钟管理芯片电连接，所述时钟管理芯片分别与模数转换芯片ADC电连接，为模数转换芯片ADC提供采样时钟，第三晶振与第一FPGA电连接，第二晶振与第二FPGA电连接，第二晶振和第三晶振分别为两个FPGA提供系统时钟。所述第二FPGA还与NAND FALSH存储器、接口驱动芯片电连接，NAND FALSH存储器实现第二FPGA程序上电配置，所述接口驱动芯片与扩展接口电连接，接口驱动芯片提供TTL、RS232、RS485等电平转换，实现接口扩展功能。
进一步的，所述单板PC还与网络接口、USB接口、VGA接口和固态硬盘电连接，可实现数据接收、指令下发等功能，外挂固态硬盘、USB、VGA、网络接口等基本外设连接。
进一步的，所述多路中频信号为八路。
进一步的，本板卡通过电源网络为其供电，所述电源网络包括电源模块PTH08T220WAH、电源模块TPS512000DRCT、电源模块PTH05010WAH和电源模块TPD73701DRBT。
进一步的，所述第一FPGA通过LVDS接口与第二FPGA电连接；所述第二FPGA的LVDS接口与第一FPGA的CFG管脚电连接，实现对第一FPGA的动态配置。
进一步的，所述模数转换芯片ADC的数据输出及时钟同步接口与第一FPGA的AD采集模块接口电连接。
进一步的，所述第二FPGA2的PCIEX4接口与单板PC的PCIEX4高速接口电连接，通过PCIEX1协议将数据上传至单板PC。
进一步的，所述第一晶振与时钟管理芯片电连接，所述时钟管理芯片的时钟输出接口与模数转换芯片ADC的CLK+/-管脚时钟输入接口电连接，所述第二晶振与第二FPGA的全局时钟接口电连接，所述第三晶振与第一FPGA的全局时钟接口电连接。
相对于现有技术，本发明所述的多通道高速信号采集处理板卡具有以下优势：本板卡采用FPGA加单板PC的架构，在一块板卡上实现数据采集处理，上传及上位机控制等功能，可实现最多8路模拟信号采集处理、算法程序动态配置、数据高速上传、接口扩展等功能；具有高精度、高速率、高集成度等优点，满足当前技术背景下高速信号采集处理的需求。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明的原理框图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。
下面将参考附图并结合实施例来详细说明本发明。
一种基于FPGA与单板PC的多通道高速信号采集处理板卡，包括第一FPGA、第二FPGA、单板PC和模数转换芯片ADC，所述第一FPGA与第二FPGA电连接，所述第二FPGA与单板PC电连接，八路中频信号分别各自通过一模数转换芯片ADC与第一FPGA电连接，第一晶振与时钟管理芯片电连接，所述时钟管理芯片分别与模数转换芯片ADC电连接，为模数转换芯片ADC提供采样时钟，第三晶振与第一FPGA电连接，第二晶振与第二FPGA电连接，第二晶振和第三晶振分别为两个FPGA提供系统时钟。所述第二FPGA还与NAND FALSH存储器、接口驱动芯片电连接，NAND FALSH存储器实现第二FPGA程序上电配置，所述接口驱动芯片与扩展接口电连接，接口驱动芯片提供TTL、RS232、RS485等电平转换，实现接口扩展功能。所述单板PC还与网络接口、USB接口、VGA接口和固态硬盘电连接，可实现数据接收、指令下发等功能，外挂固态硬盘、USB、VGA、网络接口等基本外设连接。本板卡通过电源网络为其供电，所述电源网络包括电源模块PTH08T220WAH、电源模块TPS512000DRCT、电源模块PTH05010WAH和电源模块TPD73701DRBT。
所述第一FPGA通过LVDS接口与第二FPGA电连接；所述第二FPGA的LVDS口与第一FPGA的CFG管脚电连接，实现对第一FPGA的动态配置。所述第二FPGA2的PCIEX4接口与单板PC的PCIEX4高速接口电连接，通过PCIEX1协议将数据上传至单板PC。所述第一晶振与时钟管理芯片电连接，所述时钟管理芯片的时钟输出接口与模数转换芯片ADC的CLK+/-管脚时钟输入接口电连接，第三晶振与第一FPGA的全局时钟接口电连接，第二晶振与第二FPGA的全局时钟接口电连接。所述模数转换芯片ADC的数据输出及时钟同步接口与第一FPGA的AD采集模块接口电连接。
第一FPGA的产品型号为XC7K325TFFG900，第二FPGA的产品型号为XC7K325TFFG676，模数转换芯片ADC的产品型号为AD9268BCPA，接口驱动芯片的产品型号为MAX3094EEUE或MAX3232EEUE，时钟管理芯片的产品型号为8SLVP1208ANBGI，晶振的产品型号为XO75。
本实施例具体工作过程如下:8路中频信号通过8路模数转换芯片ADC实现数据采集，第一晶振和时钟管理芯片为8路ADC提供采样时钟，第二晶振和第三晶振分别为两个FPGA提供系统时钟。第一FPGA实现数据处理并通过并行LVDS传输给第二FPGA,第二FPGA通过PCIEX1协议将数据上传至单板PC。此外第二FPGA还可实现对第一FPGA1动态配置。NANDFALSH实现第二FPGA程序上电配置。接口驱动芯片提供TTL、RS232、RS485等电平转换，实现接口扩展功能，单板PC可实现数据接收、指令下发等功能，外挂固态硬盘、USB、VGA、网络接口等基本外设连接。电源网络为整个板卡提供电源。
本专利采用FPGA加单板PC的架构，该板卡设计采用高集成度的方式，在一块板卡上实现数据采集处理，上传及上位机控制等功能，可实现最多8路模拟信号采集处理、算法程序动态配置，数据高速上传、接口扩展等功能，是一种高效率、高精度、多通道、高集成度的硬件设计解决方案。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种基于FPGA与单板PC的多通道高速信号采集处理板卡，其特征在于：包括第一FPGA、第二FPGA、单板PC和模数转换芯片ADC，所述第一FPGA与第二FPGA电连接，所述第二FPGA与单板PC电连接，多路中频信号分别各自通过一模数转换芯片ADC与第一FPGA电连接，第一晶振与时钟管理芯片电连接，所述时钟管理芯片分别与模数转换芯片ADC电连接，第三晶振与第一FPGA电连接，第二晶振与第二FPGA电连接，所述第二FPGA还与NAND FALSH存储器、接口驱动芯片电连接，所述接口驱动芯片与扩展接口电连接。
2.根据权利要求1所述的一种基于FPGA与单板PC的多通道高速信号采集处理板卡，其特征在于：所述单板PC还与网络接口、USB接口、VGA接口和固态硬盘电连接。
3.根据权利要求1或2所述的一种基于FPGA与单板PC的多通道高速信号采集处理板卡，其特征在于：本板卡通过电源网络为其供电，所述电源网络包括电源模块PTH08T220WAH、电源模块TPS512000DRCT、电源模块PTH05010WAH和电源模块TPD73701DRBT。
4.根据权利要求1所述的一种基于FPGA与单板PC的多通道高速信号采集处理板卡，其特征在于：所述多路中频信号为八路。
5.根据权利要求3所述的一种基于FPGA与单板PC的多通道高速信号采集处理板卡，其特征在于：所述第一FPGA通过LVDS接口与第二FPGA电连接，所述第二FPGA的LVDS接口与第一FPGA的CFG管脚电连接。
6.根据权利要求5所述的一种基于FPGA与单板PC的多通道高速信号采集处理板卡，其特征在于：所述模数转换芯片ADC的数据输出及时钟同步接口与第一FPGA的AD采集模块接口电连接。
7.根据权利要求6所述的一种基于FPGA与单板PC的多通道高速信号采集处理板卡，其特征在于：所述第二FPGA2的PCIEX4接口与单板PC的PCIEX4高速接口电连接，通过PCIEX1协议将数据上传至单板PC。
8.根据权利要求1所述的一种基于FPGA与单板PC的多通道高速信号采集处理板卡，其特征在于：所述时钟管理芯片的时钟输出接口与模数转换芯片ADC的CLK+/-管脚时钟输入接口电连接。
9.根据权利要求8所述的一种基于FPGA与单板PC的多通道高速信号采集处理板卡，其特征在于：所述第二晶振与第二FPGA的全局时钟接口电连接，所述第三晶振与第一FPGA的全局时钟接口电连接。
CN201910720256.2A 2019-08-06 2019-08-06 一种基于fpga与单板pc的多通道高速信号采集处理板卡 Pending CN112346645A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910720256.2A CN112346645A (zh) 2019-08-06 2019-08-06 一种基于fpga与单板pc的多通道高速信号采集处理板卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910720256.2A CN112346645A (zh) 2019-08-06 2019-08-06 一种基于fpga与单板pc的多通道高速信号采集处理板卡

Publications (1)

Publication Number Publication Date
CN112346645A true CN112346645A (zh) 2021-02-09

Family

ID=74366437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910720256.2A Pending CN112346645A (zh) 2019-08-06 2019-08-06 一种基于fpga与单板pc的多通道高速信号采集处理板卡

Country Status (1)

Country Link
CN (1) CN112346645A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010060237A1 (zh) * 2008-11-03 2010-06-03 北京瑞智创通系统科技有限公司 一种基于fpga的网络计算机
CN102928821A (zh) * 2012-11-02 2013-02-13 北京理工大学 一种多功能雷达信号处理板
CN204360377U (zh) * 2014-12-11 2015-05-27 南京长峰航天电子科技有限公司 单板多通道宽带信号同步采集系统
CN107769793A (zh) * 2017-12-13 2018-03-06 天津光电通信技术有限公司 一种vpx架构宽带射频采集系统
CN208506739U (zh) * 2018-04-20 2019-02-15 天津光电丰泰科技有限公司 一种多接口四通道模拟信号采集处理板卡
CN109581440A (zh) * 2018-12-18 2019-04-05 中国电子科技集团公司第五十四研究所 一种集中分布式多系统导航信号处理平台
CN208922463U (zh) * 2018-07-25 2019-05-31 天津光电丰泰科技有限公司 一种基于zynq的多通道无线信号采集设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010060237A1 (zh) * 2008-11-03 2010-06-03 北京瑞智创通系统科技有限公司 一种基于fpga的网络计算机
CN102928821A (zh) * 2012-11-02 2013-02-13 北京理工大学 一种多功能雷达信号处理板
CN204360377U (zh) * 2014-12-11 2015-05-27 南京长峰航天电子科技有限公司 单板多通道宽带信号同步采集系统
CN107769793A (zh) * 2017-12-13 2018-03-06 天津光电通信技术有限公司 一种vpx架构宽带射频采集系统
CN208506739U (zh) * 2018-04-20 2019-02-15 天津光电丰泰科技有限公司 一种多接口四通道模拟信号采集处理板卡
CN208922463U (zh) * 2018-07-25 2019-05-31 天津光电丰泰科技有限公司 一种基于zynq的多通道无线信号采集设备
CN109581440A (zh) * 2018-12-18 2019-04-05 中国电子科技集团公司第五十四研究所 一种集中分布式多系统导航信号处理平台

Similar Documents

Publication Publication Date Title
CN201130946Y (zh) 一种基于pxi总线的多通道同步数据采集卡
CN104899167A (zh) 一种基于fpga的便携式高速数据采集方法
CN110118955B (zh) 基于MiniVPX的雷达信号采集处理装置
CN103064006A (zh) 集成电路的测试装置
CN103616935A (zh) 一种嵌入式计算机主板
CN105790763A (zh) 一种基于pc104总线的六通道模数转换模块
CN112346645A (zh) 一种基于fpga与单板pc的多通道高速信号采集处理板卡
CN113703370A (zh) 一种多通道高分辨率数据采集系统
CN103322954A (zh) 数显量具多通道数据采集仪
CN105320633A (zh) 一种双通道高速模拟数字信号采集处理板卡
CN204831576U (zh) 一种基于nrf905的低功耗多点无线温度采集系统
CN106950885A (zh) 一种信号的时域和频域分析系统
Zhang Design of low-power wireless communication system based on MSP430 and nRF2401
CN214122753U (zh) 一种多通道的射频直采系统
CN214409638U (zh) 一种射频数据采集处理主板及装置
CN114326496B (zh) 高速数据采集仪及其采集方法
CN115524532A (zh) 一种信号采集电路与信号采集方法
JP4952809B2 (ja) データ収集装置
CN205642545U (zh) 一种地下水位远程监控系统
CN201134098Y (zh) 一种基于pxi总线的数据采集卡
CN102890664A (zh) 一种扩容式数据采集板及其数据存储方法
CN220067432U (zh) 4+1通道无线电监测设备中频采集处理板卡
CN216593563U (zh) 高速数据采集仪
CN207884602U (zh) 用于信号接收并处理发射的处理板卡
CN206726000U (zh) 信号处理板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210209