CN216593563U - 高速数据采集仪 - Google Patents

Abstract

本实用新型公开了一种高速数据采集仪，用于数据采集，包括数据处理板和若干数据采集板，所述数据采集板和所述数据处理板电性连接，每一个所述数据采集板均包括ADC采集单元和若干信号输入通道，每一个若干信号输入通道均设有信源选择电路、程控放大电路、低通滤波电路和单端转差分电路。本实用新型公开的一种高速数据采集仪，其单台采集仪可同时采集多个通道的振动、应变、温度、电压等数据，多台采集仪可以通过以太网级联使用，在实现多通道、高采样率的情况下保证采集和存储的数据的实时、准确、完整。

Description

高速数据采集仪

技术领域

本实用新型属于数据采集技术领域，具体涉及一种高速数据采集仪。

背景技术

传统的高速数据采集仪一般采用x86系统架构和PCI、PCIE等板卡式架构进行扩展，当通道数量增多时，体积、重量和功耗也随之增大，部署不便，使用不灵活。另外，板卡式的架构仅适用于实验室环境下，在强振动、冲击的外场环境下容易造成连接松动，影响数据采集的可靠性。而一些小体积、低功耗的数据采集系统中，单片机、DSP常被选为主控制器，这些器件虽然可以实现采集功能，但是采集信号单一、采样频率低、存储带宽低、数据传输速率低，仅能满足一些低速的采集应用领域。另外，传统的数据采集设备，往往每个通道仅具有一种信号采集功能，如果要采集不同的信号，需要配置不同的采集板卡或转接板，增加系统的复杂性，降低了系统的可靠性。

因此，针对上述问题，予以进一步改进。

实用新型内容

本实用新型的主要目的在于提供高速数据采集仪，其单台采集仪可同时采集多个通道的振动、应变、温度、电压等数据，多台采集仪可以通过以太网级联使用，在实现多通道、高采样率的情况下保证采集和存储的数据的实时、准确、完整，可以满足航天、航空、船舶、高铁、汽车等行业振动、应变、温度、电压等测试的需求。

本实用新型的另一目的在于提供高速数据采集仪，其具有小型化、多通道、多功能和高速数据采集，可以同时采集多个通道的振动、应变、铂电阻、热电偶、电压等数据，可在高采样率、多通道的情况下，保证数据的实时性，准确性和完整性。

为达到以上目的，本实用新型提供一种高速数据采集仪，用于数据采集，包括数据处理板和若干数据采集板，所述数据采集板和所述数据处理板电性连接，每一个所述数据采集板均包括ADC采集单元和若干信号输入通道，每一个若干信号输入通道均设有信源选择电路、程控放大电路、低通滤波电路和单端转差分电路，其中：

所述信源选择电路的输入端输入从信号输入通道输入的模拟信号并且所述信源选择电路的输出端与所述程控放大电路的输入端电性连接，所述程控放大电路的输出端与所述低通滤波电路的输入端电性连接并且所述低通滤波电路的输出端与所述单端转差分电路的输入端电性连接，所述单端转差分电路的输出端与所述ADC采集单元的相对应通道的输入端电性连接。

作为上述技术方案的进一步优选的技术方案，所述数据处理板包括第一处理单元和第二处理单元，所述第一处理单元通过SPI接口与多个ADC采集单元电性连接，所述第二处理单元包括千兆以太网接口、GPS授时接口、天线接口和电源接口。

作为上述技术方案的进一步优选的技术方案，所述信源选择电路包括航插连接单元J1、模拟开关U2和恒流源U1，其中：

所述航插连接单元J1的2管脚与所述模拟开关U2的5管脚电性连接，所述航插连接单元J1的6管脚与所述模拟开关U2的12管脚电性连接，所述航插连接单元J1的10管脚与所述模拟开关U2的10管脚电性连接。

值得一提的是，信源选择电路还包括运放器U3A，所述运放器U3A的负极输入端与所述航插连接单元J1的8管脚电性连接并且所述运放器U3A的输出端与所述航插连接单元J1的7管脚电性连接，所述航插连接单元J1的3管脚依次通过电阻R5、电阻R6和电阻R7接地，所述电阻R6和所述电阻R7的共接端连接所述航插连接单元J1的5管脚。

作为上述技术方案的进一步优选的技术方案，所述程控放大电路包括放大器U4，所述放大器U4的1管脚通过电阻R9与所述模拟开关U2的9管脚电性连接并且所述放大器U4的10管脚通过电阻R12与所述模拟开关U2的8管脚电性连接，所述放大器U4的1管脚和10管脚之间连接有电容C8，所述电容C8靠近所述电阻R9的一端还通过电容C7接地并且所述电容C8靠近所述电阻R12的一端还通过电容C10接地。

作为上述技术方案的进一步优选的技术方案，所述低通滤波电路包括运放器U3B和模拟开关U7，其中：

所述放大器U4的7管脚依次通过电阻R10和电阻R11与所述运放器U3B的正极输入端电性连接；

所述电阻R10和所述电阻R11的共接端与所述模拟开关U7的8管脚电性连接并且所述运放器U3B的输出端通过电容C18与所述模拟开关U7的4管脚电性连接，所述运放器U3B的正极输入端与所述模拟开关U7的9管脚电性连接。

作为上述技术方案的进一步优选的技术方案，所述单端转差分电路包括单端转差分器U6，所述运放器U3B的输出端通过电阻R14与所述单端转差分器U6的正极输入端电性连接。

附图说明

图1是本实用新型的高速数据采集仪的结构示意图。

图2是本实用新型的高速数据采集仪的数据采集板的结构示意图。

图3是本实用新型的高速数据采集仪的数据处理板的结构示意图。

图4是本实用新型的高速数据采集仪的数据处理板的信源选择电路图。

图5是本实用新型的高速数据采集仪的程控放大电路、低通滤波电路和单端转差分电路图。

具体实施方式

以下描述用于揭露本实用新型以使本领域技术人员能够实现本实用新型。以下描述中的优选实施例只作为举例，本领域技术人员可以想到其他显而易见的变型。在以下描述中界定的本实用新型的基本原理可以应用于其他实施方案、变形方案、改进方案、等同方案以及没有背离本实用新型的精神和范围的其他技术方案。

本实用新型公开了高速数据采集仪，下面结合优选实施例，对实用新型的具体实施例作进一步描述。

在本实用新型的实施例中，本领域技术人员注意，本实用新型涉及的模拟信号等可被视为现有技术。

优选实施例。

本实用新型公开了一种高速数据采集仪，用于数据采集，包括数据处理板和若干数据采集板，所述数据采集板和所述数据处理板电性连接，每一个所述数据采集板均包括ADC采集单元和若干信号输入通道，每一个若干信号输入通道均设有信源选择电路、程控放大电路、低通滤波电路和单端转差分电路，其中：

所述信源选择电路的输入端输入从信号输入通道输入的模拟信号并且所述信源选择电路的输出端与所述程控放大电路的输入端电性连接，所述程控放大电路的输出端与所述低通滤波电路的输入端电性连接并且所述低通滤波电路的输出端与所述单端转差分电路的输入端电性连接，所述单端转差分电路的输出端与所述ADC采集单元的相对应通道的输入端电性连接。

具体的是，所述数据处理板包括第一处理单元和第二处理单元，所述第一处理单元通过SPI接口与多个ADC采集单元电性连接，所述第二处理单元包括千兆以太网接口、GPS授时接口、天线接口和电源接口。

更具体的是，所述信源选择电路包括航插连接单元J1、模拟开关U2和恒流源U1，其中：

所述航插连接单元J1的2管脚与所述模拟开关U2的5管脚电性连接，所述航插连接单元J1的6管脚与所述模拟开关U2的12管脚电性连接，所述航插连接单元J1的10管脚与所述模拟开关U2的10管脚电性连接。

值得一提的是，信源选择电路还包括运放器U3A，所述运放器U3A的负极输入端与所述航插连接单元J1的8管脚电性连接并且所述运放器U3A的输出端与所述航插连接单元J1的7管脚电性连接，所述航插连接单元J1的3管脚依次通过电阻R5、电阻R6和电阻R7接地，所述电阻R6和所述电阻R7的共接端连接所述航插连接单元J1的5管脚。

进一步的是，所述程控放大电路包括放大器U4，所述放大器U4的1管脚通过电阻R9与所述模拟开关U2的9管脚电性连接并且所述放大器U4的10管脚通过电阻R12与所述模拟开关U2的8管脚电性连接，所述放大器U4的1管脚和10管脚之间连接有电容C8，所述电容C8靠近所述电阻R9的一端还通过电容C7接地并且所述电容C8靠近所述电阻R12的一端还通过电容C10接地。

更进一步的是，所述低通滤波电路包括运放器U3B和模拟开关U7，其中：

所述放大器U4的7管脚依次通过电阻R10和电阻R11与所述运放器U3B的正极输入端电性连接；

所述电阻R10和所述电阻R11的共接端与所述模拟开关U7的8管脚电性连接并且所述运放器U3B的输出端通过电容C18与所述模拟开关U7的4管脚电性连接，所述运放器U3B的正极输入端与所述模拟开关U7的9管脚电性连接。

优选地，所述单端转差分电路包括单端转差分器U6，所述运放器U3B的输出端通过电阻R14与所述单端转差分器U6的正极输入端电性连接。

本实用新型的原理为：

系统组成及原理框图见图1所示。一种小型化、多通道、多功能、高速数据采集仪优选采用4块数据采集板和一块数据处理板组成。在机壳内，自下而上分别为：数据采集板4、数据采集板3、数据采集板2、数据采集板1、数据处理板。每块数据采集板支持8路模拟信号的采集，共支持32路模拟信号的采集、存储与传输。需要说明的是，本实用新型中为4块数据采集板共组成32通道，这种数量的组合方式不局限于4块数据采集板和32通道。数据处理板具有千兆以太网接口、GPS授时接口、天线接口、和电源接口。千兆以太网接口用于用户指令交互和采集数据的传输，GPS授时接口用于设备的精确授时和多台设备之间的采集同步，天线接口用于无线采集与无线传输，电源接口用于系统供电。

数据采集板的组成见图2所示。一种小型化、多通道、多功能、高速数据采集仪的数据采集板由24位8通道并行的信源选择电路、程控放大电路、低通滤波电路、单端转差分电路以及24位8通道同步采样ADC组成。采用24位8通道并行处理的模拟电路和24位8通道同步采样ADC，可以保证每一通道数据采集的独立性，某个通道的损坏不会影响其它通道的正常工作。

信源选择电路如图4所示。J1接多芯航空插头，10芯航空插头和J1的10个脚分别连接，通过不同的接线方式和和模拟开关U2的选择可以切换不同的信号输入。信源选择电路采用四选一模拟开关U2实现振动、应变、铂电阻、热电偶、电压等多种不同模拟信号的接入。

U1为恒流源电路，R2调节恒流源的电流，为ICP型振动传感器提供恒流源，C4和R3组成高通滤波电路，高通滤波后的振动信号接入U2的4脚，U2的13脚通过下拉电阻R1接地。如果外部振动传感器接入J1的4、9脚，数据处理板控制模拟开关的16脚、1脚分别设置为低电平(即档位00)即可实现振动信号的采集。

R5、R6、R7组成应变电桥电路，模拟开关选择档位01，与J1一起可以实现全桥、半桥、四分之一桥、四分之一桥三线制的接法：如果外部应变片接入J1的1、2、6、9脚，则可实现全桥应变电路；如果外部应变片接入J1的1、2、9脚，同时航空插头的5、6脚短接，则可实现半桥应变电路；如果外部应变片接入J1的3、9脚，同时航空插头的2、3脚短接，5、6脚短接，则可实现四分之桥应变电路；如果外部应变片接入J1的2、3、9脚(2、3脚接应变片的一端，9脚接应变片的另一端)，同时航空插头的5、6脚短接，则可实现四分之桥三线制应变电路。

U3A和R8组成第二恒流源电路，用于为四线制铂热电阻提供精密恒流源，电流由U3A的3脚电压Vref和R8确定，电流为Vref/R8。四线制铂热电阻接入J1的2、7和6、8脚，同时模拟开关选择档位10，即可实现四线制精密温度测量电路。

电阻R4为热电偶提供直流回路，如果热电偶接入J1的2、10脚，同时模拟开关选择档位11，即可实现热电偶测量电路。

如果电压信号接入J1的2、6脚，同时模拟开关选择档位01，即可实现任意电压的测量。

程控放大电路、低通滤波电路、单端转差分电路如图5所示。程控放大电路U4主要完成信号的放大，U4的放大档位选择管脚4、5、6脚来自于数据处理板。R9、R12、C7、C8、C10实现射频干扰滤波电路。

运算放大器U3B和模拟开关U7极其附近的电阻电容组成四档模拟巴特沃兹低通滤波器，实现低通滤波功能，滤波档位分别为100Hz、1kHz、10kHz、50kHz，模拟开关U7的1脚和16脚实现滤波档位选择的功能，滤波档位选择管脚来自于数据处理板。

一种小型化、多通道、多功能、高速数据采集仪选用的ADC为差分输入类型。单端转差分器U6用于将滤波后的模拟信号调理成ADC芯片适用的差分信号类型。一种小型化、多通道、多功能、高速数据采集仪的数据采集板采用24位8通道同步采样ADC，保证了所有通道的高精度同步数据采集。8通道同步采样ADC与数据处理板通过SPI接口连接。

数据处理板见图3所示。数据处理板由ZYNQ处理器架构来实现高速数据的采集、处理、传输与存储。ZYNQ处理器架构内部由PL和PS两部分组成：PL部分即逻辑部分，由FPGA实现；PS即系统部分，由双核Cortex-A9 ARM处理器组成。

FPGA通过多个SPI口实现多个AD芯片的并行控制和数据采集，并将采集的数据缓存至FPGA内部的FIFO中。双核ARM处理器使用DMA方式数据ADC采集的读取，并缓存至DDR3中，并实现以太网通讯、数据存储等逻辑功能。双核ARM处理器的CPU0通过EMMC接口控制EMMC芯片实现数据存储，并完成GPS模块的串口时间数据解析和时间同步功能。双核ARM处理器的CPU1实现千兆以太网的数据传输，用户可通过以太网控制数据采集、查看数据、下载数据。CPU1与无线模块连接，可控制无线模块实现无线采集控制和无线数据收发，实现远程遥控采集控制。CPU1与实时时钟连接，实现时钟功能，用于在没有GPS的情况下实现数据采集时间的记录功能。

一种小型化、多通道、多功能、高速数据采集仪的主要创新点、技术进步点有：

(1)体积小。采用四块数据采集板和一块数据处理板自下而上堆叠的方式，是的数据采集仪的体积小巧。一种小型化、多通道、多功能、高速数据采集仪的体积在210mm×120mm×85mm以内，小巧轻便、便于携带。

(2)多通道。通过电路组成结构的优化，在体积小巧的同时保证了通道的数量，单台数据采集仪实现了高达32通道数据的采集。可通过千兆以太网将多台数据采集仪级联，实现更多通道的数据采集。

(3)多功能数据采集。一台数据采集仪可以同时兼顾振动、应变、铂电阻、热电偶、电压等多种信号，航空插头不同的芯对应不同的信号输入，无需采用转换板或更换其它类型的采集板卡，使用更加方便灵活，使用场景更广泛。

(4)采样频率高、采集精度高。采用FPGA+双核Cortex-A9 ARM处理器的ZYNQ系统架构，兼顾了FPGA的并行高速数据处理和ARM处理器的存储、网络性能。使用24位同步ADC芯片，最高采样频率最高可达144KHz，噪声水平优于50uv，满足大多数数据采集领域。

(5)存储和传输带宽高。采用FPGA+双核Cortex-A9 ARM处理器的ZYNQ系统架构，FPGA负责控制前端ADC采集芯片的数据的采集与缓存，ZYNQ利用双核Cortex-A9 ARM处理器将数据存储至本地EMMC，并通过LWIP网络协议栈把数据实时发送至上位机。实现了实时数据存储与数据传输，实现数据“双保险”。

(6)同步性高。每路信号均使用独立模拟调理电路，并采用24位同步ADC芯片实现同步采集，保证了多通道数据采集的同步性。

(7)功耗低。采用FPGA+双核Cortex-A9 ARM处理器的ZYNQ系统架构，抛弃了传统数据采集仪的基于x86架构和采集板卡的模式，功耗大大降低，功耗小于10W，采用12V～24V便携式电源或电池即可供电，满足各种数据采集和监测的使用场合。

值得一提的是，本实用新型专利申请涉及的模拟信号等技术特征应被视为现有技术，这些技术特征的具体结构、工作原理以及可能涉及到的控制方式、空间布置方式采用本领域的常规选择即可，不应被视为本实用新型专利的发明点所在，本实用新型专利不做进一步具体展开详述。

对于本领域的技术人员而言，依然可以对前述各实施例所记载的技术方案进行修改，或对其中部分技术特征进行等同替换，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围。

Claims (6)

1.一种高速数据采集仪，用于数据采集，其特征在于，包括数据处理板和若干数据采集板，所述数据采集板和所述数据处理板电性连接，每一个所述数据采集板均包括ADC采集单元和若干信号输入通道，每一个若干信号输入通道均设有信源选择电路、程控放大电路、低通滤波电路和单端转差分电路，其中：

所述信源选择电路的输入端输入从信号输入通道输入的模拟信号并且所述信源选择电路的输出端与所述程控放大电路的输入端电性连接，所述程控放大电路的输出端与所述低通滤波电路的输入端电性连接并且所述低通滤波电路的输出端与所述单端转差分电路的输入端电性连接，所述单端转差分电路的输出端与所述ADC采集单元的相对应通道的输入端电性连接。

2.根据权利要求1所述的一种高速数据采集仪，其特征在于，所述数据处理板包括第一处理单元和第二处理单元，所述第一处理单元通过SPI接口与多个ADC采集单元电性连接，所述第二处理单元包括千兆以太网接口、GPS授时接口、天线接口和电源接口。

3.根据权利要求2所述的一种高速数据采集仪，其特征在于，所述信源选择电路包括航插连接单元J1、模拟开关U2和恒流源U1，其中：

所述航插连接单元J1的2管脚与所述模拟开关U2的5管脚电性连接，所述航插连接单元J1的6管脚与所述模拟开关U2的12管脚电性连接，所述航插连接单元J1的10管脚与所述模拟开关U2的10管脚电性连接。

4.根据权利要求3所述的一种高速数据采集仪，其特征在于，所述程控放大电路包括放大器U4，所述放大器U4的1管脚通过电阻R9与所述模拟开关U2的9管脚电性连接并且所述放大器U4的10管脚通过电阻R12与所述模拟开关U2的8管脚电性连接，所述放大器U4的1管脚和10管脚之间连接有电容C8，所述电容C8靠近所述电阻R9的一端还通过电容C7接地并且所述电容C8靠近所述电阻R12的一端还通过电容C10接地。

5.根据权利要求4所述的一种高速数据采集仪，其特征在于，所述低通滤波电路包括运放器U3B和模拟开关U7，其中：

所述放大器U4的7管脚依次通过电阻R10和电阻R11与所述运放器U3B的正极输入端电性连接；

所述电阻R10和所述电阻R11的共接端与所述模拟开关U7的8管脚电性连接并且所述运放器U3B的输出端通过电容C18与所述模拟开关U7的4管脚电性连接，所述运放器U3B的正极输入端与所述模拟开关U7的9管脚电性连接。

6.根据权利要求5所述的一种高速数据采集仪，其特征在于，所述单端转差分电路包括单端转差分器U6，所述运放器U3B的输出端通过电阻R14与所述单端转差分器U6的正极输入端电性连接。

Images