CN112312641A - 电路板 - Google Patents

电路板 Download PDF

Info

Publication number
CN112312641A
CN112312641A CN201910702929.1A CN201910702929A CN112312641A CN 112312641 A CN112312641 A CN 112312641A CN 201910702929 A CN201910702929 A CN 201910702929A CN 112312641 A CN112312641 A CN 112312641A
Authority
CN
China
Prior art keywords
circuit
circuit board
hollowed
circuit layers
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910702929.1A
Other languages
English (en)
Inventor
喻思
钟福伟
何明展
胡先钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Original Assignee
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avary Holding Shenzhen Co Ltd, Qing Ding Precision Electronics Huaian Co Ltd filed Critical Avary Holding Shenzhen Co Ltd
Priority to CN201910702929.1A priority Critical patent/CN112312641A/zh
Publication of CN112312641A publication Critical patent/CN112312641A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种电路板，包括多个线路层，至少两个该线路层中设有信号线以及与该信号线电性相连的至少一导电垫，两个该线路层中的该导电垫通过一第一导通孔电性连接，该线路层围绕该导电垫设有一第一挖空区域。在设有该第一挖空区域并通过该第一导通孔与该导电垫直接连接的线路层外的所有线路层中对应该第一挖空区域及该导电垫的位置处设有第二挖空区域。本发明提供的电路板，通过设置第一挖空区域，减少导电垫和围绕所述导电垫的部分线路层之间的第一耦合电容，同时通过设置第二挖空区域，消除该导电垫与其它线路层的对应该导电垫区域产生的第二耦合电容，从而提高信号经过导电垫时的阻抗值，减少反射并提高信号的传输性能。

Description

电路板
技术领域
本发明涉及电子领域，尤其涉及一种电路板。
背景技术
在电路板中，通常需要设置过孔以连接所述电路板的各层导电线路。然而，过孔作为信号走线的一部分，当信号经过时，过孔本身所产生的电感与电容对阻抗的匹配起重要作用，在设计不合理时，会造成阻抗失配，反射增加，影响信号整体传输性能。
发明内容
因此，有必要提供一种能够实现阻抗匹配、减少反射并提高信号的传输性能的电路板。
一种电路板，包括多个线路层，至少两个所述线路层中设有信号线以及与所述信号线电性相连的至少一导电垫，两个所述线路层中的所述导电垫通过一第一导通孔电性连接，所述线路层围绕所述导电垫设有一第一挖空区域。在设有所述第一挖空区域并通过所述第一导通孔与所述导电垫直接连接的线路层外的所有线路层中对应所述第一挖空区域及所述导电垫的位置处设有第二挖空区域。
进一步地，沿所述电路板的厚度方向上所述第二挖空区域与所述第一挖空区域及所述导电垫的投影相重合，且所述第二挖空区域的直径与所述第一挖空区域的外径相等。
进一步地，所述线路层沿所述信号线延伸方向形成有信号槽，所述信号槽与所述第一挖空区域连通。
进一步地，所述第一导通孔的两端分别与两个所述线路层的所述导电垫电性连接，两个所述线路层可以是相邻的，也可以是不相邻的。
进一步地，所述电路板还包括设于每相邻两个所述线路层之间的基材层，所述线路层附着于所述基材层的至少一侧，所述基材层的材质选自环氧树脂、酚醛树脂和聚四氟乙烯树脂中的一种或多种。
进一步地，所述电路板还包括至少一粘接层，所述粘接层用于粘接相邻的线路层及基材层。
进一步地，所述电路板还开设有多个第二导通孔，所述第二导通孔用于电性连接所有所述线路层。
本发明提供的电路板，通过扩大导电垫周围的挖空区域，同时掏空其它线路层上与所述挖空区域及所述导电垫对应的投影位置，使得所述导电垫与所述其他线路层的投影距离变为无穷大，从而提高信号经过导电垫时的阻抗值，使得信号经过所述信号线的阻抗值与信号经过所述导电垫时的阻抗值匹配，进而达到减少反射并提高信号的传输性能的目的。
附图说明
图1为本发明实施例提供的电路板的分解图。
图2为图1所示电路板沿II-II线的截面图。
图3为图1所示电路板的线路层的示意图。
主要元件符号说明
Figure BDA0002151330300000021
Figure BDA0002151330300000031
如下具体实施方式将结合上述附图说明进一步说明本发明。
具体实施方式
下面将结合具体实施例附图1-3对本发明的技术方案进行清楚、完整地描述。显然，所描述的实施方式仅是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
请一并参见图1及图2，本发明实施例提供的电路板100，包括多个线路层10，至少两个所述线路层10中设有信号线20以及与所述信号线20电性相连的至少一导电垫30，两个所述线路层10中的所述导电垫30通过第一导通孔40电性连接，所述线路层10围绕所述导电垫30设有一第一挖空区域11。
在本实施例中，所述导电垫30及所述第一导通孔40相当于背景技术中的过孔(图未示)，当所述第一导通孔40的设计确定后，所述过孔的电感确定。由于所述导电垫30和围绕所述导电垫30的部分线路层10之间存在第一耦合电容Cs(所述第一耦合电容指所述导电垫30与围绕所述导电垫30的所述线路层10耦合所产生的电容)，而所述第一耦合电容Cs过大会导致信号经过所述导电垫30时，阻抗减少，致使信号传输过程中阻抗不匹配。本实施例中通过设置所述第一挖空区域11，增大所述导电垫30与所述线路层10之间的距离，达到减少所述第一耦合电容Cs，从而达到增大阻抗的作用，使得信号经过过孔与经过所述信号线20时的阻抗相匹配。
在本实施例中，在设有所述第一挖空区域11并通过所述第一导通孔40与所述导电垫30直接连接的线路层10外的所有线路层10中对应所述第一挖空区域11及所述导电垫30的位置处设有第二挖空区域12。
同时通过在其他所述线路层10中与所述第一挖空区域11及所述导电垫30对应的位置设置所述第二挖空区域12，使得所述导电垫30的第二耦合电容得以消除(所述第二耦合电容指所述导电垫30在所述电路板100的厚度方向上的电容效应)。其原理在于：通过设置所述第二挖空区域12，所述导电垫30于所述电路板100的厚度方向上与所述线路层10的距离变为无穷大，从而消除了所述导电垫30的第二耦合电容。
在本实施例中，请参见图3，所述导电垫30呈圆形，直径为285-315μm，所述第一挖空区域11呈环形，宽度L1为125-200μm。通常业界将在直径为285-315μm的所述导电垫30周围设置的所述第一挖空区域11的宽度L1设为100μm，本实施例中通过将第一挖空区域11的宽度L1由100μm增大为125-200μm，即增大所述导电垫30与所述线路层10之间的距离，可以减少电容，从而达到增大阻抗的作用。
在本实施例中，请参见图1及图2，沿所述电路板100的厚度方向上所述第二挖空区域12与所述第一挖空区域11及所述导电垫30的投影相重合，且所述第二挖空区域12的直径L2与所述第一挖空区域11的外径相等。
在本实施例中，所述线路层10沿所述信号线20延伸方向形成有信号槽13，所述信号槽13与所述第一挖空区域11连通，所述信号线20收容于所述信号槽13内。
在本实施例中，所述第一导通孔40的两端分别与两个相邻的所述线路层10的所述导电垫30电性连接。在本发明的另一实施例中，所述第一导通孔40的两端分别与两个不相邻的所述线路层10的所述导电垫30电性连接。
在本实施例中，所述电路板100还包括设于每相邻两个所述线路层10之间的基材层50，所述线路层10附着于所述基材层50的至少一侧。
在本实施例中，所述基材层50的材质选自环氧树脂、酚醛树脂和聚四氟乙烯树脂中的一种或多种。
在本实施例中，所述电路板100还包括至少一粘接层60，所述粘接层60用于粘接相邻的线路层10及基材层50。
在另一实施例中，所述电路板100还开设有多个第二导通孔70，所述第二导通孔70贯通所有所述线路层10、所有所述基材层50及所有所述粘接层60，并电性连接所有所述线路层10。
在本实施例中，所述电路板100还包括形成于最外层的线路层10上的绝缘覆盖层80。
本发明提供的电路板，通过扩大导电垫周围的挖空区域，同时掏空其它线路层上与所述挖空区域及所述导电垫对应的位置，使得所述导电垫与所述其他线路层的投影距离变为无穷大，从而提高信号经过导电垫时的阻抗值，使得信号经过所述信号线的阻抗值与信号经过所述导电垫时的阻抗值匹配，进而达到减少反射并提高信号的传输性能的目的。
另外，本技术领域的普通技术人员应当认识到，以上的实施方式仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围之内，对以上实施例所作的适当改变和变化都落在本发明要求保护的范围之内。

Claims (8)

1.一种电路板，包括多个线路层，至少两个所述线路层中设有信号线以及与所述信号线电性相连的至少一导电垫，两个所述线路层中的所述导电垫通过一第一导通孔电性连接，其特征在于：
所述线路层围绕所述导电垫设有一第一挖空区域，
在设有所述第一挖空区域并通过所述第一导通孔与所述导电垫直接连接的线路层外的所有线路层中对应所述第一挖空区域及所述导电垫的位置处设有第二挖空区域。
2.如权利要求1所述的电路板，其特征在于，沿所述电路板的厚度方向上所述第二挖空区域与所述第一挖空区域及所述导电垫的投影相重合，且所述第二挖空区域的直径与所述第一挖空区域的外径相等。
3.如权利要求1所述的电路板，其特征在于，所述线路层沿所述信号线延伸方向形成有信号槽，所述信号槽与所述第一挖空区域连通。
4.如权利要求1所述的电路板，其特征在于，所述第一导通孔的两端分别与两个相邻的所述线路层的所述导电垫电性连接。
5.如权利要求1所述的电路板，其特征在于，所述第一导通孔的两端分别与两个不相邻的所述线路层的所述导电垫电性连接。
6.如权利要求1所述的电路板，其特征在于，所述电路板还包括设于每相邻两个所述线路层之间的基材层，所述线路层附着于所述基材层的至少一侧，所述基材层的材质选自环氧树脂、酚醛树脂和聚四氟乙烯树脂中的一种或多种。
7.如权利要求6所述的电路板，其特征在于，所述电路板还包括至少一粘接层，所述粘接层用于粘接相邻的线路层及基材层。
8.如权利要求1所述的电路板，其特征在于，所述电路板还开设有多个第二导通孔，所述第二导通孔用于电性连接所有所述线路层。
CN201910702929.1A 2019-07-31 2019-07-31 电路板 Pending CN112312641A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910702929.1A CN112312641A (zh) 2019-07-31 2019-07-31 电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910702929.1A CN112312641A (zh) 2019-07-31 2019-07-31 电路板

Publications (1)

Publication Number Publication Date
CN112312641A true CN112312641A (zh) 2021-02-02

Family

ID=74485329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910702929.1A Pending CN112312641A (zh) 2019-07-31 2019-07-31 电路板

Country Status (1)

Country Link
CN (1) CN112312641A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039732A (ja) * 2002-07-01 2004-02-05 Fujitsu Ltd 高周波回路基板及びそれを用いた半導体装置
CN103987191A (zh) * 2014-05-16 2014-08-13 浪潮电子信息产业股份有限公司 一种减小ac耦合电容pad对高速串行信号传输影响的方法
JP2017011094A (ja) * 2015-06-22 2017-01-12 イビデン株式会社 プリント配線板
WO2018166059A1 (zh) * 2017-03-17 2018-09-20 深圳市大疆创新科技有限公司 遥控器、电子设备以及无人机

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039732A (ja) * 2002-07-01 2004-02-05 Fujitsu Ltd 高周波回路基板及びそれを用いた半導体装置
CN103987191A (zh) * 2014-05-16 2014-08-13 浪潮电子信息产业股份有限公司 一种减小ac耦合电容pad对高速串行信号传输影响的方法
JP2017011094A (ja) * 2015-06-22 2017-01-12 イビデン株式会社 プリント配線板
WO2018166059A1 (zh) * 2017-03-17 2018-09-20 深圳市大疆创新科技有限公司 遥控器、电子设备以及无人机

Similar Documents

Publication Publication Date Title
US7457132B2 (en) Via stub termination structures and methods for making same
US7989708B2 (en) Multi-layer wiring board
CA2712949A1 (en) A radio frequency circuit board topology
CN108029191B (zh) 具有三层电介质和四层接地层结构的柔性电路板
US20060237228A1 (en) Printed circuit board having reduced parasitic capacitance pad
KR102653216B1 (ko) 인쇄회로기판 및 이를 포함하는 전자기기
JP2005183949A (ja) 低クロストークノイズのプリント回路ボード、及びその製造方法
KR20170036339A (ko) 벤딩 내구성이 개선된 연성회로기판
US9040835B2 (en) Attenuation reduction grounding structure for differential-mode signal transmission lines of flexible circuit board
KR20070108258A (ko) 프린트 배선판
US20150327359A1 (en) Printed Circuit Board
US8680403B2 (en) Apparatus for broadband matching
JP2004146810A (ja) プリント配線基板、ビルドアップ基板、プリント配線基板の製造方法、電子機器
CN108633172B (zh) 印刷电路板和显示装置
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
US8227699B2 (en) Printed circuit board
JP3539331B2 (ja) 多層プリント配線板
CN112312641A (zh) 电路板
KR102040790B1 (ko) 무선통신용 연성회로기판
US20060118332A1 (en) Multilayered circuit board for high-speed, differential signals
CN112312642B (zh) 电路板
WO2018163315A1 (ja) 基板モジュール
US9560743B2 (en) Multilayer circuit substrate having core layer with through-hole
JP6448501B2 (ja) プリント回路基板
JP6525917B2 (ja) 多層プリント配線板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210202