CN112310209A - 一种场效应晶体管及其制备方法 - Google Patents
一种场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN112310209A CN112310209A CN201910708685.8A CN201910708685A CN112310209A CN 112310209 A CN112310209 A CN 112310209A CN 201910708685 A CN201910708685 A CN 201910708685A CN 112310209 A CN112310209 A CN 112310209A
- Authority
- CN
- China
- Prior art keywords
- semiconductor material
- layer
- material layer
- electrically connected
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 239000000463 material Substances 0.000 claims abstract description 264
- 239000004065 semiconductor Substances 0.000 claims abstract description 264
- 230000005669 field effect Effects 0.000 claims abstract description 38
- 230000003247 decreasing effect Effects 0.000 claims abstract description 23
- 230000005533 two-dimensional electron gas Effects 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 39
- 230000007423 decrease Effects 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical group [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 58
- 239000011787 zinc oxide Substances 0.000 description 28
- 239000000758 substrate Substances 0.000 description 24
- 239000011701 zinc Substances 0.000 description 23
- 230000004888 barrier function Effects 0.000 description 17
- 238000001451 molecular beam epitaxy Methods 0.000 description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 10
- 238000000151 deposition Methods 0.000 description 10
- 239000001301 oxygen Substances 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 10
- 239000010931 gold Substances 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000006911 nucleation Effects 0.000 description 6
- 238000010899 nucleation Methods 0.000 description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000004549 pulsed laser deposition Methods 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 229910002601 GaN Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- -1 i.e. Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种场效应晶体管及其制备方法。其中，所述场效应晶体管包括：第一半导体材料层，第二半导体材料层，源极，以及漏极，其中：所述第一半导体材料层上的朝向所述第二半导体材料层的一侧形成有二维电子气2DEG通道；所述源极与所述漏极分别电连接到所述2DEG通道的两侧；所述漏极至少与所述第二半导体材料层直接电连接；所述第二半导体材料层的禁带宽度大于所述第一半导体材料层的禁带宽度；沿所述2DEG通道与所述源极电连接的一侧到与所述漏极电连接的一侧的方向上，所述第二半导体材料层的禁带宽度递减。
Description
技术领域
本发明涉及电力电子器件技术领域，尤其涉及一种场效应晶体管及其制备方法。
背景技术
电力电子器件广泛应用于家用电器、工业设备、电动汽车等众多领域。随着电子学的发展，人们对于器件的使用效率、功率密度以及高温环境下的工作可靠性等方面提出了更高的要求，新一代电力电子器件面临着巨大的挑战。传统的硅基电力电子器件由于各方面性能已经趋近其材料的理论极限，逐渐不能满足新一代电力电子器件的要求。因此，本领域将越来越多的注意力投向基于宽禁带半导体材料的电力电子器件。
作为典型的宽禁带半导体材料在电力电子器件中的应用，氮化镓(GaN)基场效应晶体管(FET)，如高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)凭借其良好的高频特性吸引了大量关注。GaN基HEMT通过栅极的电压控制AlGaN/GaN界面的二维电子气(Two-dimensional Electron Gas，2DEG)浓度以及器件的开关。然而，在漏源极电压达到一定程度之后，器件的漏极电流相对于饱和电流会有下降的现象，这被称为电流崩塌(Current Collapse)效应。电流崩塌效应会导致器件性能的退化，严重影响器件的实用性。
发明内容
有鉴于此，本发明的主要目的在于提供一种场效应晶体管及其制备方法。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例提供了一种场效应晶体管，包括：第一半导体材料层，第二半导体材料层，源极，以及漏极，其中：
所述第一半导体材料层上的朝向所述第二半导体材料层的一侧形成有二维电子气2DEG通道；
所述源极与所述漏极分别电连接到所述2DEG通道的两侧；所述漏极至少与所述第二半导体材料层直接电连接；
所述第二半导体材料层的禁带宽度大于所述第一半导体材料层的禁带宽度；沿所述2DEG通道与所述源极电连接的一侧到与所述漏极电连接的一侧的方向上，所述第二半导体材料层的禁带宽度递减。
上述方案中，所述第一半导体材料层为ZnO层；所述第二半导体材料层为MgxZn1-xO层，其中，0<x<1，x沿所述2DEG通道与所述源极电连接的一侧到与所述漏极电连接的一侧的方向上减小，以使所述第二半导体材料层的禁带宽度递减。
上述方案中，沿所述2DEG通道与所述源极电连接的一侧到与所述漏极电连接的一侧的方向上，x从0.4减小至0.25。
上述方案中，还包括第三半导体材料层，所述第三半导体材料层位于所述第一半导体材料层与所述第二半导体材料层之间；所述第三半导体材料层的禁带宽度大于所述第一半导体材料层的禁带宽度。
上述方案中，所述第三半导体材料层的禁带宽度等于所述第二半导体材料层的禁带宽度的最大值。
上述方案中，所述第三半导体材料层为MgyZn1-yO层，其中，0<y<1。
上述方案中，所述第二半导体材料层与所述第三半导体材料层的厚度之和的范围为10nm-50nm。
上述方案中，所述第二半导体材料层与所述第三半导体材料层的厚度的比例范围为1:3-1:5。
本发明实施例还提供了一种场效应晶体管的制备方法，所述方法包括：
提供第一半导体材料层以及第二半导体材料层；所述第一半导体材料层上的朝向所述第二半导体材料层的一侧形成有二维电子气2DEG通道；
形成源极以及漏极，所述源极与所述漏极分别电连接到所述2DEG通道的两侧；所述漏极至少与所述第二半导体材料层直接电连接；其中，
所述第二半导体材料层的禁带宽度大于所述第一半导体材料层的禁带宽度；沿所述2DEG通道与所述源极电连接的一侧到与所述漏极电连接的一侧的方向上，所述第二半导体材料层的禁带宽度递减。
上述方案中，所述第一半导体材料层为ZnO层；所述第二半导体材料层为MgxZn1-xO层，其中，0<x<1，x沿所述2DEG通道与所述源极电连接的一侧到与所述漏极电连接的一侧的方向上减小，以使所述第二半导体材料层的禁带宽度递减。
上述方案中，沿所述2DEG通道与所述源极电连接的一侧到与所述漏极电连接的一侧的方向上，x从0.4减小至0.25。
上述方案中，所述方法还包括在所述第一半导体材料层上形成第三半导体材料层，所述第二半导体材料层形成在所述第三半导体材料层上；所述第三半导体材料层的禁带宽度大于所述第一半导体材料层的禁带宽度。
上述方案中，所述第三半导体材料层的禁带宽度等于所述第二半导体材料层的禁带宽度的最大值。
上述方案中，所述第三半导体材料层为MgyZn1-yO层，其中，0<y<1。
上述方案中，所述第二半导体材料层与所述第三半导体材料层的厚度之和的范围为10nm-50nm。
上述方案中，所述第二半导体材料层与所述第三半导体材料层的厚度的比例范围为1:3-1:5。
本发明实施例所提供的场效应晶体管及其制备方法，包括：第一半导体材料层，第二半导体材料层，源极，以及漏极，其中：所述第一半导体材料层上的朝向所述第二半导体材料层的一侧形成有二维电子气2DEG通道；所述源极与所述漏极分别电连接到所述2DEG通道的两侧；所述漏极至少与所述第二半导体材料层直接电连接；所述第二半导体材料层的禁带宽度大于所述第一半导体材料层的禁带宽度；沿所述2DEG通道与所述源极电连接的一侧到与所述漏极电连接的一侧的方向上，所述第二半导体材料层的禁带宽度递减。如此，通过所述第二半导体材料层的禁带宽度的变化，在所述第二半导体材料层内形成电场，以收集从漏极或从二维电子气中泄露的电子，所述电子通过漏极与第二半导体材料层之间的直接电连接传导回所述漏极，从而抑制甚至避免电流崩塌效应发生。
附图说明
图1为本发明一具体示例中场效应晶体管的剖面示意图；
图2为本发明另一具体示例中场效应晶体管的剖面示意图；
图3为本发明实施例提供的场效应晶体管的制备方法的流程示意图；
图4a至图4j为本发明一具体示例提供的场效应晶体管的制备过程中的器件结构剖面示意图。
附图标记说明：
100、200-场效应晶体管；
10-衬底；
20-第一半导体材料层；
320-第二半导体材料层；
310-第三半导体材料层；
40-源极；50-漏极；70-栅极；
60-介电层；
80、90-掩膜层。
具体实施方式
下面将参照附图更详细地描述本发明公开的示例性实施方式。虽然附图中显示了本发明的示例性实施方式，然而应当理解，可以以各种形式实现本发明，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本发明，并且能够将本发明公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本发明必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
本发明实施例提供了一种场效应晶体管。图1为一具体示例中场效应晶体管的剖面示意图，如图所示，场效应晶体管100包括：第一半导体材料层20，第二半导体材料层320，源极40，以及漏极50，其中：
所述第一半导体材料层20上的朝向所述第二半导体材料层320的一侧形成有2DEG通道；
所述源极40与所述漏极50分别电连接到所述2DEG通道的两侧；所述漏极50至少与所述第二半导体材料层320直接电连接；
所述第二半导体材料层320的禁带宽度大于所述第一半导体材料层20的禁带宽度；沿所述2DEG通道与所述源极40电连接的一侧到与所述漏极50电连接的一侧的方向上，所述第二半导体材料层320的禁带宽度递减。
应当理解，本发明实施例提供的场效应晶体管除包括源极和漏极以外，还包括栅极(如图1中栅极70)，所述栅极可以位于所述源极与所述漏极之间的所述第二半导体材料层之上；所述第一半导体材料层具体可为沟道层，沟道层内的2DEG通道形成为场效应晶体管工作时载流子的沟道。所述源极和漏极的材料可以包括：钛(Ti)、铝(Al)、镍(Ni)、金(Au)中的至少一种；所述栅极的材料可以包括：钛(Ti)、铝(Al)、金(Au)、铜(Cu)中的至少一种。
本发明实施例提供的场效应晶体管具体可以为高电子迁移率晶体管，或称为异质结场效应晶体管、调制掺杂场效应晶体管(MODFET)、二维电子气场效应晶体管(2DEGFET)、选择掺杂异质结晶体管(SDHT)等。
在一可选实施例中，所述场效应晶体管100还可以包括衬底10，所述第一半导体材料层20、所述第二半导体材料层320、所述源极40以及所述漏极50均形成在所述衬底10上。所述衬底10可以为半导体衬底，其材料例如包括蓝宝石(Sapphire，即氧化铝Al2O3)、硅(Si)、碳化硅(SiC)等。
所述第一半导体材料层20可以为本征半导体层；其厚度的范围为1um-3um(微米)。在一实施例中，所述第一半导体材料层20例如为氧化锌(ZnO)层。在实际器件中，所述ZnO层具体还可以包括ZnO薄膜成核层以及ZnO薄膜沟道层，例如，在衬底10上先沉积一层ZnO薄膜成核层，再在所述ZnO薄膜成核层上沉积形成ZnO薄膜沟道层。
所述第二半导体材料层320可以为掺杂半导体层，即作为器件的势垒层。在一实施例中，所述第二半导体材料层320例如为掺镁氧化锌(MgxZn1-xO)层，其中，0<x<1，x沿所述2DEG通道与所述源极电连接的一侧到与所述漏极电连接的一侧的方向上减小，以使所述第二半导体材料层的禁带宽度递减。由此，所述第二半导体材料层与所述第一半导体材料层形成掺杂、可调制的MgZnO/ZnO的异质结结构。
应当理解，ZnO作为一种II-VI族宽禁带半导体材料，具有比GaN更高的电子饱和漂移速度、更强的抗辐照能力等优势；特别是在其形成MgZnO/ZnO异质结时，具有晶格失配和热失配小、缺陷少以及大带阶等特点。因此，基于MgZnO/ZnO异质结的HEMT具有更加广泛的应用前景。然而，如同GaN基HEMT一样，ZnO基HEMT同样存在着电流崩塌效应，并成为影响ZnO基HEMT器件工作性能的严重问题。
所述源极与所述漏极分别电连接到所述2DEG通道的两侧，可以包括如图1所示的源极40与漏极50分别形成在所述2DEG通道的两侧，即所述源极40与漏极50被形成为插入所述第一半导体材料层20的内部，分别与所述2DEG通道的两侧直接接触；也可以包括所述源极与漏极被形成在所述第二半导体材料层320上的情况；此外，所述源极与漏极可以被多样化地形成。
所述漏极至少与所述第二半导体材料层直接电连接，可以包括如图1所示的漏极50形成在第二半导体材料层320的一侧，即所述漏极50与所述第二半导体材料层320直接接触；也可以包括所述漏极与所述第二半导体材料层之间还存在其他结构，但其他结构对所述漏极与所述第二半导体材料层之间的电荷移动影响可忽略不计的情况。
在一可选实施例中，沿所述2DEG通道与所述源极40电连接的一侧到与所述漏极50电连接的一侧的方向上，x从0.4减小至0.25。
所述第二半导体材料层的禁带宽度递减，可以包括：所述第二半导体材料层的禁带宽度连续变化递减，或者所述第二半导体材料层的禁带宽度呈阶梯变化递减。相应地，Mg的掺杂组分x沿所述2DEG通道与所述源极电连接的一侧到与所述漏极电连接的一侧的方向上减小，可以包括：x连续变化递减，或者x呈阶梯变化递减。
所述第一半导体材料层和所述第二半导体材料层的形成工艺具体可以选用分子束外延(Molecular Beam Epitaxy，MBE)，也可以选用脉冲激光沉积(Pulsed LaserDeposition，PLD)或者金属有机化合物化学气相沉积(Metal Organic Chemical VaporDeposition，MOCVD)等。所述第二半导体材料层的禁带宽度递减可以通过多步、分区域遮挡的方式形成；在通过调节掺杂浓度实现禁带宽度递减的实施例中，可以采用调节掺杂元素的离子注入浓度递减以形成第二半导体材料层的禁带宽度递减。
在一可选实施例中，所述场效应晶体管100还包括第三半导体材料层310，所述第三半导体材料层310位于所述第一半导体材料层20与所述第二半导体材料层320之间；所述第三半导体材料层310的禁带宽度大于所述第一半导体材料层20的禁带宽度。
可以理解地，所述第三半导体材料层310可以为掺杂半导体层，即作为器件的势垒层。在包括第三半导体材料层的实施例中，所述第三半导体材料层作为器件的主势垒层，所述第二半导体材料层作为器件的辅势垒层。
在实际器件中，所述第三半导体材料层310可以形成在所述第一半导体材料层20上，与所述第一半导体材料层20直接接触。所述第二半导体材料层320可以与所述第三半导体材料层310直接接触。
所述第三半导体材料层也可以采用MBE、PLD、MOCVD等工艺形成。
在一可选实施例中，所述第三半导体材料层310为MgyZn1-yO层，其中，0<y<1。进一步地，y等于一固定值，即所述第三半导体材料层310中Mg的掺杂组分不变。
在一可选实施例中，所述第三半导体材料层310的禁带宽度等于所述第二半导体材料层320的禁带宽度的最大值。在第三半导体材料层310为MgyZn1-yO层、所述第二半导体材料层320为MgxZn1-xO层的实施例中，y可以等于x取值范围的最大值；进一步地，y等于0.4。
在一可选实施例中，所述第二半导体材料层320与所述第三半导体材料层310的厚度之和的范围为10nm-50nm。所述第二半导体材料层320与所述第三半导体材料层310的厚度的比例范围为1:3-1:5。
此外，本发明实施例中场效应晶体管100或场效应晶体管200，还可以包括介电层60。所述介电层60位于栅极70两侧；其材料可以包括MgZnO、Si3N4等高介电常数的材料。
本发明实施例还提供了一种场效应晶体管的制备方法。图3示出了所述场效应晶体管的制备方法的流程示意图，如图所示，所述方法包括：
步骤101、提供第一半导体材料层以及第二半导体材料层；所述第一半导体材料层上的朝向所述第二半导体材料层的一侧形成有二维电子气2DEG通道；
步骤102、形成源极以及漏极，所述源极与所述漏极分别电连接到所述2DEG通道的两侧；所述漏极至少与所述第二半导体材料层直接电连接；其中，所述第二半导体材料层的禁带宽度大于所述第一半导体材料层的禁带宽度；沿所述2DEG通道与所述源极电连接的一侧到与所述漏极电连接的一侧的方向上，所述第二半导体材料层的禁带宽度递减。
下面，结合图4a至图4j对应的具体示例提供的场效应晶体管的制备过程中的器件结构剖面示意图，对本发明实施例提供的场效应晶体管的制备方法做进一步详细说明。
首先，请参考图4a。在一可选实施例中，在步骤101之前，所述方法还可以包括提供衬底10，所述第一半导体材料层20、所述第二半导体材料层320、所述源极40以及所述漏极50均形成在所述衬底10上。所述衬底10可以为半导体衬底，其材料例如包括蓝宝石(Sapphire，即氧化铝Al2O3)、硅(Si)、碳化硅(SiC)等。
接下来，请参考图4b。所述提供第一半导体材料层以及第二半导体材料层可以包括：在衬底10上提供第一半导体材料层20。所述第一半导体材料层20可以为本征半导体层；其厚度的范围为1um-3um(微米)。在一实施例中，所述第一半导体材料层20例如为氧化锌(ZnO)层。在实际应用中，所述ZnO层具体还可以包括ZnO薄膜成核层以及ZnO薄膜沟道层，例如，在衬底10上先沉积一层ZnO薄膜成核层，再在所述ZnO薄膜成核层上沉积形成ZnO薄膜沟道层。
接下来，请参考图4c。所述提供第一半导体材料层以及第二半导体材料层可以包括：在所述第一半导体材料层20上提供第二半导体材料层320。在一实施例中，所述第二半导体材料层320直接形成在所述第一半导体材料层20上；在另一实施例中，所述第二半导体材料层320与所述第一半导体材料层20之间还有其他层，例如层310。所述第二半导体材料层320可以为掺杂半导体层，即作为器件的势垒层。在一实施例中，所述第二半导体材料层320例如为MgxZn1-xO层，其中，0<x<1。
所述第二半导体材料层320被形成为具有大于所述第一半导体材料层20的禁带宽度；所述第二半导体材料层320的禁带宽度渐变，具体为从所述2DEG通道的一侧到另一侧的方向上逐渐递减，其中，禁带宽度大的一侧为后续需要与源极电连接的一侧，禁带宽度小的一侧为后续需要与漏极电连接的一侧。在所述第二半导体材料层320为MgxZn1-xO层的实施例中，x沿所述2DEG通道需要与所述源极电连接的一侧到需要与所述漏极电连接的一侧的方向上减小，以使所述第二半导体材料层的禁带宽度递减。在一可选实施例中，沿所述2DEG通道与所述源极40电连接的一侧到与所述漏极50电连接的一侧的方向上，x从0.4减小至0.25。
所述第二半导体材料层的禁带宽度递减，可以包括：所述第二半导体材料层的禁带宽度连续变化递减，或者所述第二半导体材料层的禁带宽度呈阶梯变化递减。相应地，Mg的掺杂组分x沿所述2DEG通道与所述源极电连接的一侧到与所述漏极电连接的一侧的方向上减小，可以包括：x连续变化递减，或者x呈阶梯变化递减。
所述第一半导体材料层和所述第二半导体材料层的形成工艺具体可以选用MBE、PLD、MOCVD等。所述第二半导体材料层的禁带宽度递减可以通过多步、分区域遮挡的方式形成；在通过调节掺杂浓度实现禁带宽度递减的实施例中，可以采用调节掺杂元素的离子注入浓度递减以形成第二半导体材料层的禁带宽度递减。
请继续参考图4c。在一可选实施例中，所述方法还包括在所述第一半导体材料层20上形成第三半导体材料层310，所述第二半导体材料层320形成在所述第三半导体材料层310上；所述第三半导体材料层310的禁带宽度大于所述第一半导体材料层20的禁带宽度。
可以理解地，所述第三半导体材料层310可以为掺杂半导体层，即作为器件的势垒层。在包括第三半导体材料层的实施例中，所述第三半导体材料层作为器件的主势垒层，所述第二半导体材料层作为器件的辅势垒层。
在实际应用中，所述第三半导体材料层310可以与所述第一半导体材料层20直接接触；所述源极40与漏极50可以分别形成在所述第一半导体材料层20的两侧，分别与所述第一半导体材料层20直接接触。所述第二半导体材料层320可以形成在所述第三半导体材料层310上，与所述第三半导体材料层310直接接触；所述第二半导体材料层320沿所述2DEG通道方向上的宽度可以与所述第三半导体材料层310相等。
所述第三半导体材料层也可以采用MBE、PLD、MOCVD等工艺形成。
在一可选实施例中，所述第三半导体材料层310为MgyZn1-yO层，其中，0<y<1。进一步地，y等于一固定值，即所述第三半导体材料层310中Mg的掺杂组分不变。
在一可选实施例中，所述第三半导体材料层310的禁带宽度等于所述第二半导体材料层320的禁带宽度的最大值。在第三半导体材料层310为MgyZn1-yO层、所述第二半导体材料层320为MgxZn1-xO层的实施例中，y可以等于x取值范围的最大值；进一步地，y等于0.4。
在一可选实施例中，所述第二半导体材料层320与所述第三半导体材料层310的厚度之和的范围为10nm-50nm。所述第二半导体材料层320与所述第三半导体材料层310的厚度的比例范围为1:3-1:5。
接下来，请参考图4d。在图4c中器件结构上形成掩膜层80，通过光刻工艺去掉所述掩膜层80上部分区域，形成图案化的掩膜层，以暴露所述器件结构中需要形成源极以及漏极的区域。
接下来，请参考图4e。将所述掩膜层80的图案转移到所述器件结构中；具体地，去掉部分所述第二半导体材料层320以及部分所述第一半导体材料层20；在包括第三半导体材料层310的实施例中，所述方法还包括去掉部分所述第三半导体材料层310。该步骤可以采用刻蚀工艺完成，具体地，可以采用反应离子刻蚀(Reactive Ion Etching，RIE)完成。
接下来，请参考图4f。在图4e中器件结构被去掉的部分上形成源极40以及漏极50。所述源极40以及漏极50可以与所述第一半导体材料层310以及所述第二半导体材料层320直接接触。所述源极40和漏极50的材料可以包括：钛(Ti)、铝(Al)、镍(Ni)、金(Au)中的至少一种。
在一实施例中，所述方法还可以包括快速退火的步骤，从而形成源/漏极欧姆接触。
应当理解，图4c至图4f所对应的步骤仅为源极40以及漏极50形成方法的一种举例，在其他实施例中，还可以采用先利用光阻占据源极与漏极的形成区域，再在所述第一半导体材料层310上所述光阻以外的区域形成所述第二半导体材料层320，然后去掉光阻，在所述光阻去掉的位置处形成所述源极40以及漏极50的方式形成。
接下来，请参考图4g。所述方法还包括形成介电层60的步骤。所述介电层60可以形成在所述第二半导体材料层320上；其材料可以包括MgZnO、Si3N4等高介电常数的材料。
接下来，请参考图4h。在图4g中器件结构上形成掩膜层90，通过光刻工艺去掉所述掩膜层90上部分区域，形成图案化的掩膜层，以暴露所述器件结构中需要形成栅极的区域。
接下来，请参考图4i。将所述掩膜层90的图案转移到所述器件结构中；具体地，去掉部分所述介电层60。该步骤可以采用刻蚀工艺完成，具体地，可以采用RIE完成。
最后，请参考图4j。在图4i中器件结构被去掉的部分上形成栅极70。所述栅极70的材料可以包括：钛(Ti)、铝(Al)、金(Au)、铜(Cu)中的至少一种。如此，完成所述场效应晶体管的制备。
下面，通过具体实施例对本发明实施例提供的场效应晶体管的制备方法做进一步详细说明。
实施例1
本实施例提供的场效应晶体管的制备方法，包括以下步骤：
首先，采用MBE的方法在硅衬底上沉积100nm的ZnO薄膜成核层；其中，Zn束源炉的温度为330℃，氧等离子体的生成功率及流量分别为300W和2标况毫升每分钟(Standard-state Cubic Centimeter per Minute，SCCM)，衬底温度为400℃；
接下来，采用MBE的方法沉积ZnO薄膜沟道层；其中，Zn束源炉的温度为345℃，氧等离子体的生成功率及流量分别为300W和2SCCM，衬底温度为400℃，厚度为1微米；
接下来，采用MBE方法在ZnO薄膜沟道层上外延生长Mg组分不变的主MgZnO势垒层；其中，Zn束源炉的温度为322℃，Mg源温度为315℃，氧等离子体的生成功率及流量分别为340W和2.6SCCM，衬底温度为400℃，厚度为20nm；
接下来，采用MBE方法分步骤外延不同Mg组分的辅MgZnO势垒层；其中，Zn束源炉的温度为322℃，Mg源温度从315℃渐变为308℃，氧等离子体的生成功率及流量分别为340W和2.6SCCM，衬底温度为400℃，各区域厚度为5nm；
接下来，通过掩膜光刻的方法，再采用RIE方法去除两端的主/辅MgZnO层和部分ZnO层；然后，沉积源极和漏极；最后，快速退火，形成欧姆接触；
接下来，在辅MgZnO势垒层上，沉积未掺杂的MgZnO介电层；其中，Zn束源炉的温度为320℃，Mg源温度为320℃，氧等离子体的生成功率及流量分别为340W和2.6SCCM，衬底温度为400℃，厚度为5nm；
最后，通过掩膜光刻的方法，去除部分MgZnO介电层；再沉积栅极；从而，在形成的场效应晶体管器件中，所述源极和所述栅极之间为Mg组分不变的主MgZnO势垒层，所述漏极和所述栅极之间为Mg组分渐变的辅MgZnO势垒层。
实施例2
本实施例提供的场效应晶体管的制备方法，包括以下步骤：
首先，采用MBE的方法在蓝宝石衬底上沉积200nm的ZnO薄膜成核层；其中，Zn束源炉的温度为330℃，氧等离子体的生成功率及流量分别为300W和2SCCM，衬底温度为400℃；
接下来，采用MBE的方法沉积ZnO薄膜沟道层；其中，Zn束源炉的温度为345℃，氧等离子体的生成功率及流量分别为300W和2SCCM，衬底温度为400℃，厚度为2微米；
接下来，采用MBE方法在ZnO薄膜沟道层上外延生长Mg组分不变的主MgZnO势垒层；其中，Zn束源炉的温度为322℃，Mg源温度为317℃，氧等离子体的生成功率及流量分别为340W和2.6SCCM，衬底温度为400℃，厚度为30nm；
接下来，形成光阻，利用光阻定义势垒层形成区域，采用MBE方法，分步骤外延不同Mg组分的辅MgZnO势垒层；其中，Zn束源炉的温度为324℃，Mg源温度从为317℃渐变为308℃，氧等离子体的生成功率及流量分别为340W和2.6SCCM，衬底温度为400℃，各区域厚度为7nm；
接下来，去掉光阻，沉积源极和漏极，并快速退火，形成欧姆接触；
接下来，在辅MgZnO势垒层上，沉积未掺杂的MgZnO介电层；其中，Zn束源炉的温度为320℃，Mg源温度为320℃，氧等离子体的生成功率及流量分别为340W和2.6SCCM，衬底温度为400℃，厚度为5nm；
最后，通过掩膜光刻的方法，去除部分MgZnO介电层；再沉积栅极。
需要说明的是，本发明实施例所记载的技术方案中各技术特征之间，在不冲突的情况下，可以任意组合。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (16)
1.一种场效应晶体管，其特征在于，包括：第一半导体材料层，第二半导体材料层，源极，以及漏极，其中：
所述第一半导体材料层上的朝向所述第二半导体材料层的一侧形成有二维电子气2DEG通道；
所述源极与所述漏极分别电连接到所述2DEG通道的两侧；所述漏极至少与所述第二半导体材料层直接电连接；
所述第二半导体材料层的禁带宽度大于所述第一半导体材料层的禁带宽度；沿所述2DEG通道与所述源极电连接的一侧到与所述漏极电连接的一侧的方向上，所述第二半导体材料层的禁带宽度递减。
2.根据权利要求1所述的场效应晶体管，其特征在于，所述第一半导体材料层为ZnO层；所述第二半导体材料层为MgxZn1-xO层，其中，0<x<1，x沿所述2DEG通道与所述源极电连接的一侧到与所述漏极电连接的一侧的方向上减小，以使所述第二半导体材料层的禁带宽度递减。
3.根据权利要求2所述的场效应晶体管，其特征在于，沿所述2DEG通道与所述源极电连接的一侧到与所述漏极电连接的一侧的方向上，x从0.4减小至0.25。
4.根据权利要求1至3中任意一项所述的场效应晶体管，其特征在于，还包括第三半导体材料层，所述第三半导体材料层位于所述第一半导体材料层与所述第二半导体材料层之间；所述第三半导体材料层的禁带宽度大于所述第一半导体材料层的禁带宽度。
5.根据权利要求4所述的场效应晶体管，其特征在于，所述第三半导体材料层的禁带宽度等于所述第二半导体材料层的禁带宽度的最大值。
6.根据权利要求4所述的场效应晶体管，其特征在于，所述第三半导体材料层为MgyZn1- yO层，其中，0<y<1。
7.根据权利要求4所述的场效应晶体管，其特征在于，所述第二半导体材料层与所述第三半导体材料层的厚度之和的范围为10nm-50nm。
8.根据权利要求4所述的场效应晶体管，其特征在于，所述第二半导体材料层与所述第三半导体材料层的厚度的比例范围为1:3-1:5。
9.一种场效应晶体管的制备方法，其特征在于，所述方法包括：
提供第一半导体材料层以及第二半导体材料层；所述第一半导体材料层上的朝向所述第二半导体材料层的一侧形成有二维电子气2DEG通道；
形成源极以及漏极，所述源极与所述漏极分别电连接到所述2DEG通道的两侧；所述漏极至少与所述第二半导体材料层直接电连接；其中，
所述第二半导体材料层的禁带宽度大于所述第一半导体材料层的禁带宽度；沿所述2DEG通道与所述源极电连接的一侧到与所述漏极电连接的一侧的方向上，所述第二半导体材料层的禁带宽度递减。
10.根据权利要求9所述的方法，其特征在于，所述第一半导体材料层为ZnO层；所述第二半导体材料层为MgxZn1-xO层，其中，0<x<1，x沿所述2DEG通道与所述源极电连接的一侧到与所述漏极电连接的一侧的方向上减小，以使所述第二半导体材料层的禁带宽度递减。
11.根据权利要求10所述的方法，其特征在于，沿所述2DEG通道与所述源极电连接的一侧到与所述漏极电连接的一侧的方向上，x从0.4减小至0.25。
12.根据权利要求9至11中任意一项所述的方法，其特征在于，所述方法还包括在所述第一半导体材料层上形成第三半导体材料层，所述第二半导体材料层形成在所述第三半导体材料层上；所述第三半导体材料层的禁带宽度大于所述第一半导体材料层的禁带宽度。
13.根据权利要求12所述的方法，其特征在于，所述第三半导体材料层的禁带宽度等于所述第二半导体材料层的禁带宽度的最大值。
14.根据权利要求12所述的方法，其特征在于，所述第三半导体材料层为MgyZn1-yO层，其中，0<y<1。
15.根据权利要求12所述的方法，其特征在于，所述第二半导体材料层与所述第三半导体材料层的厚度之和的范围为10nm-50nm。
16.根据权利要求12所述的方法，其特征在于，所述第二半导体材料层与所述第三半导体材料层的厚度的比例范围为1:3-1:5。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910708685.8A CN112310209A (zh) | 2019-08-01 | 2019-08-01 | 一种场效应晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910708685.8A CN112310209A (zh) | 2019-08-01 | 2019-08-01 | 一种场效应晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112310209A true CN112310209A (zh) | 2021-02-02 |
Family
ID=74485464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910708685.8A Pending CN112310209A (zh) | 2019-08-01 | 2019-08-01 | 一种场效应晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112310209A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008218801A (ja) * | 2007-03-06 | 2008-09-18 | National Institute Of Advanced Industrial & Technology | 高電子移動度ＺｎＯデバイス |
| JP2010056137A (ja) * | 2008-08-26 | 2010-03-11 | Sanken Electric Co Ltd | 半導体装置 |
| CN102709321A (zh) * | 2012-04-20 | 2012-10-03 | 程凯 | 增强型开关器件及其制造方法 |
| CN105609552A (zh) * | 2015-12-31 | 2016-05-25 | 深圳市华讯方舟微电子科技有限公司 | 高电子迁移率晶体管及其制造方法 |
| CN208315552U (zh) * | 2017-02-02 | 2019-01-01 | 半导体元件工业有限责任公司 | GaN增强型HEMT和增强型GaN FET |
-
2019
- 2019-08-01 CN CN201910708685.8A patent/CN112310209A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008218801A (ja) * | 2007-03-06 | 2008-09-18 | National Institute Of Advanced Industrial & Technology | 高電子移動度ＺｎＯデバイス |
| JP2010056137A (ja) * | 2008-08-26 | 2010-03-11 | Sanken Electric Co Ltd | 半導体装置 |
| CN102709321A (zh) * | 2012-04-20 | 2012-10-03 | 程凯 | 增强型开关器件及其制造方法 |
| CN105609552A (zh) * | 2015-12-31 | 2016-05-25 | 深圳市华讯方舟微电子科技有限公司 | 高电子迁移率晶体管及其制造方法 |
| CN208315552U (zh) * | 2017-02-02 | 2019-01-01 | 半导体元件工业有限责任公司 | GaN增强型HEMT和增强型GaN FET |
Non-Patent Citations (1)
| Title |
|---|
| 赵正平: "《宽禁带半导体高频及微波功率器件与电路》", 31 December 2017 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200111876A1 (en) | Algan/gan heterojunction hemt device compatible with si-cmos process and manufacturing method therefor | |
| US7019336B2 (en) | Semiconductor device and method for manufacturing the same | |
| US8551821B2 (en) | Enhancement normally off nitride semiconductor device manufacturing the same | |
| JP5126733B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2007149794A (ja) | 電界効果トランジスタ | |
| JP2010171416A (ja) | 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法 | |
| US9385001B1 (en) | Self-aligned ITO gate electrode for GaN HEMT device | |
| CN113555429B (zh) | 高击穿电压和低导通电阻的常开hfet器件及其制备方法 | |
| KR101172857B1 (ko) | 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법 | |
| CN111863957B (zh) | 一种常闭型高电子迁移率晶体管及其制造方法 | |
| CN111584628B (zh) | 增强型GaN HEMT器件及其制备方法 | |
| CN112201689B (zh) | 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法 | |
| CN210897283U (zh) | 一种半导体器件 | |
| JP2011210785A (ja) | 電界効果トランジスタ、およびその製造方法 | |
| TWI728165B (zh) | 三族氮化物高速電子遷移率場效應電晶體元件 | |
| CN108352408B (zh) | 半导体装置、电子部件、电子设备以及半导体装置的制造方法 | |
| WO2022190414A1 (ja) | ノーマリーオフ型分極超接合ＧａＮ系電界効果トランジスタおよび電気機器 | |
| KR101935928B1 (ko) | 게이트 누설 전류가 감소된 고 전자 이동도 트랜지스터 | |
| KR20130004760A (ko) | 파워소자 및 이의 제조방법 | |
| CN109659358A (zh) | 一种氮化镓hemt低欧姆接触电阻结构及其制作方法 | |
| CN106449406B (zh) | 一种垂直结构GaN基增强型场效应晶体管及其制造方法 | |
| KR20160102792A (ko) | 반도체 소자 및 그의 제조방법 | |
| WO2021106236A1 (ja) | ダイオード、ダイオードの製造方法および電気機器 | |
| CN112310209A (zh) | 一种场效应晶体管及其制备方法 | |
| US9236441B2 (en) | Nitride-based semiconductor device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210202 |