CN112306775B - 双路cpu间通信链路的测试方法、装置、设备及介质 - Google Patents

双路cpu间通信链路的测试方法、装置、设备及介质 Download PDF

Info

Publication number
CN112306775B
CN112306775B CN202011302096.9A CN202011302096A CN112306775B CN 112306775 B CN112306775 B CN 112306775B CN 202011302096 A CN202011302096 A CN 202011302096A CN 112306775 B CN112306775 B CN 112306775B
Authority
CN
China
Prior art keywords
cpu
signal
communication link
cpus
eye pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011302096.9A
Other languages
English (en)
Other versions
CN112306775A (zh
Inventor
戴明甫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Original Assignee
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd filed Critical Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority to CN202011302096.9A priority Critical patent/CN112306775B/zh
Publication of CN112306775A publication Critical patent/CN112306775A/zh
Application granted granted Critical
Publication of CN112306775B publication Critical patent/CN112306775B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Abstract

本申请公开了一种双路CPU间通信链路的测试方法、装置、电子设备及计算机可读存储介质，该双路CPU间通信链路的测试方法包括：将所述双路CPU的pcie接口通过转接卡与外接设备连接；进行参数配置，以便调用所述双路CPU中第一CPU的核以及第二CPU的内存运行针对于所述外接设备的性能测试；基于眼图工具生成测试信号的信号眼图，以便根据所述信号眼图判断通信链路的信号良性。本申请通过对双路CPU的外接设备进行性能测试，建立双CPU间交互的通信链路，进而可有效验证双CPU之间的信号良性和稳定性，也给CPU的质量筛选提供了参考数据。

Description

双路CPU间通信链路的测试方法、装置、设备及介质
技术领域
本申请涉及电子测试技术领域，特别涉及一种双路CPU间通信链路的测试方法、装置、电子设备及计算机可读存储介质。
背景技术
目前的国产服务器中，单颗CPU的机型比较多，技术也比较成熟，而双路及以上CPU的机型并不多。这主要是因为CPU在处理多线程、多数据交换时，内部核心之间、CPU与CPU之间需保证同步，并且内存资源需要突破现有限制而实现共享，这些相关的处理和优化技术目前还并不成熟。因此，对双路CPU之间的信号联通稳定性的验证十分重要，这是突破双CPU设备产品应用瓶颈的关键一点。鉴于此，提供一种解决上述技术问题的方案，已经是本领域技术人员所亟需关注的。
发明内容
本申请的目的在于提供一种双路CPU间通信链路的测试方法、装置、电子设备及计算机可读存储介质，以便有效验证双路CPU之间通信链路的信号良性。
为解决上述技术问题，第一方面，本申请公开了一种双路CPU间通信链路的测试方法，包括：
将所述双路CPU的pcie接口通过转接卡与外接设备连接；
进行参数配置，以便调用所述双路CPU中第一CPU的核以及第二CPU的内存运行针对于所述外接设备的性能测试；
基于眼图工具生成测试信号的信号眼图，以便根据所述信号眼图判断通信链路的信号良性。
可选地，还包括：
更换参数配置，以便切换调用所述第二CPU的核以及所述第一CPU的内存运行针对于所述外接设备的性能测试；
基于眼图工具生成测试信号的信号眼图，以便根据所述信号眼图判断通信链路的信号良性。
可选地，所述根据所述信号眼图判断通信链路的信号良性，包括：
判断所述信号眼图的眼图宽度和眼图高度是否均分别大于对应的预设值；
若是，则判定信号良性正常；
若否，则判定信号良性异常。
可选地，所述外接设备为GPU或者网卡。
第二方面，本申请还公开了一种双路CPU间通信链路的测试装置，所述双路CPU的pcie接口通过转接卡与外接设备连接；所述装置应用于所述双路CPU中的第一CPU，包括：
测试模块，用于进行参数配置，以便调用所述双路CPU中第一CPU的核以及第二CPU的内存运行针对于所述外接设备的性能测试；
判断模块，用于基于眼图工具生成测试信号的信号眼图，以便根据所述信号眼图判断通信链路的信号良性。
可选地，所述测试模块还用于：
更换参数配置，以便切换调用所述第二CPU的核以及所述第一CPU的内存运行针对于所述外接设备的性能测试。
可选地，所述判断模块具体用于：
判断所述信号眼图的眼图宽度和眼图高度是否均分别大于对应的预设值；若是，则判定信号良性正常；若否，则判定信号良性异常。
可选地，所述外接设备为GPU或者网卡。
第三方面，本申请还公开了一种电子设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序以实现如上所述的任一种双路CPU间通信链路的测试方法的步骤。
第四方面，本申请还公开了一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，所述计算机程序被处理器执行时用以实现如上所述的任一种双路CPU间通信链路的测试方法的步骤。
本申请所提供的双路CPU间通信链路的测试方法包括：将所述双路CPU的pcie接口通过转接卡与外接设备连接；进行参数配置，以便调用所述双路CPU中第一CPU的核以及第二CPU的内存运行针对于所述外接设备的性能测试；基于眼图工具生成测试信号的信号眼图，以便根据所述信号眼图判断通信链路的信号良性。
本申请所提供的双路CPU间通信链路的测试方法、装置、电子设备及计算机可读存储介质所具有的有益效果是：本申请通过对双路CPU的外接设备进行性能测试，建立双CPU间交互的通信链路，进而可有效验证双CPU之间的信号良性和稳定性，也给CPU的质量筛选提供了参考数据。
附图说明
为了更清楚地说明现有技术和本申请实施例中的技术方案，下面将对现有技术和本申请实施例描述中需要使用的附图作简要的介绍。当然，下面有关本申请实施例的附图描述的仅仅是本申请中的一部分实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图，所获得的其他附图也属于本申请的保护范围。
图1为本申请实施例公开的一种双路CPU间通信链路的测试方法的流程图；
图2为本申请实施例公开的又一种双路CPU间通信链路的测试方法的示意图；
图3为本申请实施例公开的一种双路CPU间通信链路的测试装置的结构框图；
图4为本申请实施例公开的一种电子设备的结构框图。
具体实施方式
本申请的核心在于提供一种双路CPU间通信链路的测试方法、装置、电子设备及计算机可读存储介质，以便有效验证双路CPU之间通信链路的信号良性。
为了对本申请实施例中的技术方案进行更加清楚、完整地描述，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行介绍。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
目前的国产服务器中，单颗CPU的机型比较多，技术也比较成熟，而双路及以上CPU的机型并不多。这主要是因为CPU在处理多线程、多数据交换时，内部核心之间、CPU与CPU之间需保证同步，并且内存资源需要突破现有限制而实现共享，这些相关的处理和优化技术目前还并不成熟。因此，对双路CPU之间的信号联通稳定性的验证十分重要，这是突破双CPU设备产品应用瓶颈的关键一点。鉴于此，本申请提供了一种双路CPU间通信链路的测试方案，可有效解决上述问题。
参见图1所示，本申请实施例公开了一种双路CPU间通信链路的测试方法，主要包括：
S101：将双路CPU的pcie接口通过转接卡与外接设备连接。
需要指出的是，本申请所提供的双路CPU间通信链路的测试方法，具体是利用对外接设备的测试而实现的。该外接设备是与双路CPU均外接的设备。
具体地，将两路CPU分别记为CPU0和CPU1。一般地，每个CPU均具有一个pcie X8接口，如此，将两个CPU并排使用，则可构成pcie X16接口。进而，本申请可利用一个pcie X16的转接卡，将两路CPU与支持使用pcie X16信号的外接设备连接。由此，即实现了CPU0、CPU1和外接设备三者间的信号互联。
进一步地，在一个具体实施例中，该外接设备可具体为使用pcie X16接口的GPU(Graphics Processing Unit，图像处理器)或者网卡。
S102：进行参数配置，以便调用双路CPU中第一CPU的核以及第二CPU的内存运行针对于外接设备的性能测试。
具体地，由于有两个CPU，因此，在对外接设备进行性能测试之前，需进行绑定配置，将外接设备与其中一个CPU即第一CPU的核(core)绑定，并选择使用另一个CPU即第二CPU的内存。由此，在对外接设备进行性能测试时，所使用的便是由第一CPU的核读写第二CPU的内存的通信链路。
需要说明的是，本申请中的第一CPU、第二CPU均并非固定确指某一个CPU，本领域技术人员可自行选择设定。
S103：基于眼图工具生成测试信号的信号眼图，以便根据信号眼图判断通信链路的信号良性。
在配置完成后，即可利用配置好的通信链路完成对外接设备的性能测试。在测试过程中，可利用眼图工具生成测试信号的信号眼图，并根据信号眼图进行信号良性的判断。
在双路CPU服务器架构中，以AMD公司的双路CPU架构为例，其CPU之间的通信是通过xgmi(inter-chip global memory interconnect)接口沟通实现的。CPU本身各die之间也是通过gmi信号进行通信的。本申请通过外接设备的性能测试，即可验证两个CPU在相互通信时xgmi信号的良性和稳定性。
本申请实施例所提供的双路CPU间通信链路的测试方法包括：将双路CPU的pcie接口通过转接卡与外接设备连接；进行参数配置，以便调用双路CPU中第一CPU的核以及第二CPU的内存运行针对于外接设备的性能测试；基于眼图工具生成测试信号的信号眼图，以便根据信号眼图判断通信链路的信号良性。
可见，本申请所提供的双路CPU间通信链路的测试方法，通过对双路CPU的外接设备进行性能测试，建立双CPU间交互的通信链路，进而可有效验证双CPU之间的信号良性和稳定性，也给CPU的质量筛选提供了参考数据。
作为一种具体实施例，本申请实施例所提供的双路CPU间通信链路的测试方法在上述内容的基础上，还包括：
更换参数配置，以便切换调用第二CPU的核以及第一CPU的内存运行针对于外接设备的性能测试；
基于眼图工具生成测试信号的信号眼图，以便根据信号眼图判断通信链路的信号良性。
具体地，当验证完第一CPU读写第二CPU内存的通信链路信号正常后，应切换验证第二CPU读写第一CPU内存的通信链路是否信号正常。当两个方向的通信链路均信号正常，则可判定两个CPU间的所有通信均正常。
参见图2，图2为本申请实施例提供的一种双路CPU间通信链路的测试方法的示意图。
如图2所示，该双路CPU产品中的两个CPU分别命名为CPU0、CPU1且不区分主从。该双路CPU产品的主要外部接口均挂在CPU0下，CPU0只能支持一个PCIE X8信号。
本实施例选用的外接设备为GPU，其需要X16的PCIE信号。将CPU0下的PCIE X8以及CPU1下的PCIE X8信号通过一个X16的转接卡与GPU连接，从而实现对X16信号槽位的支持，实现CPU0、CPU1的PCIE信号互联。
同时，CPU0、CPU1下各自插入部分内存。一般地，CPU0下放入8根内存，CPU1下放入8根内存，每根内存暂定16G，也就是共放置256G内存。CPU0的内存编码为0～128，CPU1下的内存编码为128～256。
在对GPU进行性能测试如压力测试时，通过numa绑定外接设备与CPU0下的core时，表示使用CPU0运行，但同时使用CPU1下的内存，此时会触发CPU0到CPU1下的xgmi信号。相反，通过numa绑定外接设备与CPU1下的core时，表示使用CPU1运行，但同时使用CPU0下的内存，触发CPU1到CPU0下的xgmi信号。
作为一种具体实施例，本申请实施例所提供的双路CPU间通信链路的测试方法在上述内容的基础上，根据信号眼图判断通信链路的信号良性，包括：
判断信号眼图的眼图宽度和眼图高度是否均分别大于对应的预设值；
若是，则判定信号良性正常；
若否，则判定信号良性异常。
具体地，本领域技术人员可给出标准的眼图参数区间，当眼图宽度大于对应的预设值且眼图高度大于对应的预设值，即眼图的眼睛足够大，则可判定对应通信链路的信号良性正常。
参见图3所示，本申请实施例公开了一种双路CPU间通信链路的测试装置，双路CPU的pcie接口通过转接卡与外接设备连接；装置应用于双路CPU中的第一CPU，主要包括：
测试模块301，用于进行参数配置，以便调用双路CPU中第一CPU的核以及第二CPU的内存运行针对于外接设备的性能测试；
判断模块302，用于基于眼图工具生成测试信号的信号眼图，以便根据信号眼图判断通信链路的信号良性。
可见，本申请实施例所公开的双路CPU间通信链路的测试装置，通过对双路CPU的外接设备进行性能测试，建立双CPU间交互的通信链路，进而可有效验证双CPU之间的信号良性和稳定性，也给CPU的质量筛选提供了参考数据。
关于上述双路CPU间通信链路的测试装置的具体内容，可参考前述关于双路CPU间通信链路的测试方法的详细介绍，这里就不再赘述。
作为一种具体实施例，本申请实施例所公开的双路CPU间通信链路的测试装置在上述内容的基础上，测试模块301还用于：
更换参数配置，以便切换调用第二CPU的核以及第一CPU的内存运行针对于外接设备的性能测试。
作为一种具体实施例，本申请实施例所公开的双路CPU间通信链路的测试装置在上述内容的基础上，判断模块302具体用于：
判断信号眼图的眼图宽度和眼图高度是否均分别大于对应的预设值；若是，则判定信号良性正常；若否，则判定信号良性异常。
作为一种具体实施例，本申请实施例所公开的双路CPU间通信链路的测试装置在上述内容的基础上，外接设备为GPU或者网卡。
参见图4所示，本申请实施例公开了一种电子设备，包括：
存储器401，用于存储计算机程序；
处理器402，用于执行所述计算机程序以实现如上所述的任一种双路CPU间通信链路的测试方法的步骤。
进一步地，本申请实施例还公开了一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，所述计算机程序被处理器执行时用以实现如上所述的任一种双路CPU间通信链路的测试方法的步骤。
关于上述电子设备和计算机可读存储介质的具体内容，可参考前述关于双路CPU间通信链路的测试方法的详细介绍，这里就不再赘述。
本申请中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的设备而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
还需说明的是，在本申请文件中，诸如“第一”和“第二”之类的关系术语，仅仅用来将一个实体或者操作与另一个实体或者操作区分开来，而不一定要求或者暗示这些实体或者操作之间存在任何这种实际的关系或者顺序。此外，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本申请所提供的技术方案进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请的保护范围内。

Claims (8)

1.一种双路CPU间通信链路的测试方法，其特征在于，包括：
将所述双路CPU的pcie接口通过转接卡与外接设备连接；
进行参数配置，以便调用所述双路CPU中第一CPU的核以及第二CPU的内存运行针对于所述外接设备的性能测试；
更换参数配置，以便切换调用所述第二CPU的核以及所述第一CPU的内存运行针对于所述外接设备的性能测试；
基于眼图工具生成测试信号的信号眼图，以便根据所述信号眼图判断通信链路的信号良性。
2.根据权利要求1所述的测试方法，其特征在于，所述根据所述信号眼图判断通信链路的信号良性，包括：
判断所述信号眼图的眼图宽度和眼图高度是否均分别大于对应的预设值；
若是，则判定信号良性正常；
若否，则判定信号良性异常。
3.根据权利要求1至2任一项所述的测试方法，其特征在于，所述外接设备为GPU或者网卡。
4.一种双路CPU间通信链路的测试装置，其特征在于，所述双路CPU的pcie接口通过转接卡与外接设备连接；所述装置应用于所述双路CPU中的第一CPU，包括：
测试模块，用于进行参数配置，以便调用所述双路CPU中第一CPU的核以及第二CPU的内存运行针对于所述外接设备的性能测试；
判断模块，用于基于眼图工具生成测试信号的信号眼图，以便根据所述信号眼图判断通信链路的信号良性；
其中，所述测试模块还用于更换参数配置，以便切换调用所述第二CPU的核以及所述第一CPU的内存运行针对于所述外接设备的性能测试。
5.根据权利要求4所述的测试装置，其特征在于，所述判断模块具体用于：
判断所述信号眼图的眼图宽度和眼图高度是否均分别大于对应的预设值；若是，则判定信号良性正常；若否，则判定信号良性异常。
6.根据权利要求4至5任一项所述的测试装置，其特征在于，所述外接设备为GPU或者网卡。
7.一种电子设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序以实现如权利要求1至3任一项所述的双路CPU间通信链路的测试方法的步骤。
8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机程序，所述计算机程序被处理器执行时用以实现如权利要求1至3任一项所述的双路CPU间通信链路的测试方法的步骤。
CN202011302096.9A 2020-11-19 2020-11-19 双路cpu间通信链路的测试方法、装置、设备及介质 Active CN112306775B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011302096.9A CN112306775B (zh) 2020-11-19 2020-11-19 双路cpu间通信链路的测试方法、装置、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011302096.9A CN112306775B (zh) 2020-11-19 2020-11-19 双路cpu间通信链路的测试方法、装置、设备及介质

Publications (2)

Publication Number Publication Date
CN112306775A CN112306775A (zh) 2021-02-02
CN112306775B true CN112306775B (zh) 2023-03-14

Family

ID=74335297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011302096.9A Active CN112306775B (zh) 2020-11-19 2020-11-19 双路cpu间通信链路的测试方法、装置、设备及介质

Country Status (1)

Country Link
CN (1) CN112306775B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116774020B (zh) * 2023-08-16 2023-11-14 上海燧原科技有限公司 一种芯片测试系统、方法、装置和存储介质

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101820259A (zh) * 2010-02-08 2010-09-01 成都市华为赛门铁克科技有限公司 调节信号幅度的方法及装置
CN102739472A (zh) * 2012-06-29 2012-10-17 浪潮电子信息产业股份有限公司 一种服务器高频数据传输的稳定性测试方法
CN102932175A (zh) * 2012-10-29 2013-02-13 华为技术有限公司 划分节点分区的方法、装置及服务器
CN204009695U (zh) * 2014-08-21 2014-12-10 刘文君 一种拥有高性能芯片组的龙芯服务器主板
CN106557448A (zh) * 2015-09-24 2017-04-05 龙芯中科技术有限公司 多节点系统的内核代码读取方法及系统
CN110389927A (zh) * 2019-06-18 2019-10-29 苏州浪潮智能科技有限公司 一种四路服务器
CN110515723A (zh) * 2019-08-09 2019-11-29 苏州浪潮智能科技有限公司 一种双路服务器及其cpu负载均衡系统
CN110609768A (zh) * 2019-08-23 2019-12-24 苏州浪潮智能科技有限公司 一种双路CPU间xGMI2带宽测量方法及装置
CN111490946A (zh) * 2019-01-28 2020-08-04 阿里巴巴集团控股有限公司 基于OpenCL框架的FPGA连接实现方法及装置
CN111858028A (zh) * 2020-06-15 2020-10-30 宜通世纪物联网研究院(广州)有限公司 一种数据采集处理方法、系统、装置及介质

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9639495B2 (en) * 2014-06-27 2017-05-02 Advanced Micro Devices, Inc. Integrated controller for training memory physical layer interface
CN105743737A (zh) * 2016-02-03 2016-07-06 浪潮(北京)电子信息产业有限公司 一种非标准PCIe3.0接口测试方法与系统
CN110008165B (zh) * 2019-04-12 2020-07-03 苏州浪潮智能科技有限公司 一种ntb链路管理方法、系统及相关装置
CN111211937B (zh) * 2019-12-28 2022-03-22 苏州浪潮智能科技有限公司 服务器链路信号稳定性的测试方法、测试装置及测试系统

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101820259A (zh) * 2010-02-08 2010-09-01 成都市华为赛门铁克科技有限公司 调节信号幅度的方法及装置
CN102739472A (zh) * 2012-06-29 2012-10-17 浪潮电子信息产业股份有限公司 一种服务器高频数据传输的稳定性测试方法
CN102932175A (zh) * 2012-10-29 2013-02-13 华为技术有限公司 划分节点分区的方法、装置及服务器
CN204009695U (zh) * 2014-08-21 2014-12-10 刘文君 一种拥有高性能芯片组的龙芯服务器主板
CN106557448A (zh) * 2015-09-24 2017-04-05 龙芯中科技术有限公司 多节点系统的内核代码读取方法及系统
CN111490946A (zh) * 2019-01-28 2020-08-04 阿里巴巴集团控股有限公司 基于OpenCL框架的FPGA连接实现方法及装置
CN110389927A (zh) * 2019-06-18 2019-10-29 苏州浪潮智能科技有限公司 一种四路服务器
CN110515723A (zh) * 2019-08-09 2019-11-29 苏州浪潮智能科技有限公司 一种双路服务器及其cpu负载均衡系统
CN110609768A (zh) * 2019-08-23 2019-12-24 苏州浪潮智能科技有限公司 一种双路CPU间xGMI2带宽测量方法及装置
CN111858028A (zh) * 2020-06-15 2020-10-30 宜通世纪物联网研究院(广州)有限公司 一种数据采集处理方法、系统、装置及介质

Also Published As

Publication number Publication date
CN112306775A (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
CN108683562A (zh) 异常检测定位方法、装置、计算机设备及存储介质
CN106371954B (zh) 基于10位从机地址的i2c总线验证的方法及系统
CN112306775B (zh) 双路cpu间通信链路的测试方法、装置、设备及介质
CN106531654A (zh) 一种芯片输入引脚测试方法和装置
CN110647999A (zh) 一种基于拓扑结构提高深度学习训练速度的方法及装置
CN109286654B (zh) 基于串口的远程设备调试系统及方法
CN115130402B (zh) 一种缓存验证方法、系统、电子设备及可读存储介质
CN109462699A (zh) 移动终端的Doze模式的控制方法
CN102662808B (zh) 一种pcie硬件故障检测的实现方法与装置
CN112996020A (zh) 一种基于蓝牙的自动化测试方法、装置及蓝牙测试终端
CN107273249B (zh) 主板测试方法、处理器和主板测试系统
CN102724013B (zh) 一种光传输设备主控系统主备冗余保护的倒换方法
CN106254149B (zh) 一种判断板卡被拔出的方法及管理板
CN103838642A (zh) 一种数据恢复方法、装置和系统
CN108595297B (zh) 一种upi速度的检测方法及装置
CN202257547U (zh) 一种龙芯cpu平台中显卡测试的装置
CN111782266A (zh) 软件性能基准确定方法及装置
CN113835946B (zh) 数据交换的压力测试方法
CN114221903B (zh) 一种数据传输方法及装置
CN115037651B (zh) 一种rdma带宽传输测试方法、系统及存储介质
CN114996069A (zh) 一种主板测试方法、装置以及介质
CN112100690B (zh) 基于区块链的出块方法、装置和可读存储介质
CN111831549B (zh) 增量代码覆盖率确定方法、装置、设备及存储介质
CN107491400B (zh) 一种硬盘信息存储方法及装置
CN102520344A (zh) 一种用于智能卡测试的边界扫描模块、边界扫描系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant