CN112306453B - 一种fft运算控制装置 - Google Patents
一种fft运算控制装置 Download PDFInfo
- Publication number
- CN112306453B CN112306453B CN202011192439.0A CN202011192439A CN112306453B CN 112306453 B CN112306453 B CN 112306453B CN 202011192439 A CN202011192439 A CN 202011192439A CN 112306453 B CN112306453 B CN 112306453B
- Authority
- CN
- China
- Prior art keywords
- module
- accumulation
- control signal
- data
- fft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明公开了一种FFT运算控制装置,包括:输入缓存模块、FFT运算模块、加循环前缀处理模块、累加输出模块和控制模块。输入缓存模块用于根据控制模块发送的第一控制信号锁存输入数据;FFT运算模块用于根据控制模块发送的第二控制信号获取输入数据并进行FFT运算,输出第一数据;加循环前缀处理模块用于根据控制模块发送的第三控制信号获取第一数据并进行加循环前缀处理,输出第二数据;累加输出模块,用于根据控制模块发送的第四控制信号获取当前时刻的所述第二数据,并将当前时刻的第二数据和上一时刻的累加结果进行累加操作,得到当前时刻的累加结果,并将所述当前时刻的累加结果进行缓存和输出。本发明节省了数据搬运时间和软件控制的开销。
Description
技术领域
本发明涉及通信系统技术领域,特别是涉及一种FFT运算控制装置。
背景技术
通信系统中传统的不同采样点数的FFT运算处理过程,需要将待处理的不同采样点数的数据逐次输入FFT运算模块,然后依次将结果先存入系统存储器中,然后再通过处理器来对结果数据分别进行加CP的操作。加CP后的结果还需要写回系统存储器中,最后还需要处理器来将不同的加CP后的FFT结果累加起来得到最终的处理结果。
从硬件实现的角度来看,上述的传统FFT处理过程存在以下几个缺点:
(1)每一次的FFT运算都需要将待处理的数据搬运到FFT计算模块的端口,耗费了数据搬运的时间。
(2)每个FFT运算结果都需要从系统存储器中读取出来做加CP的操作,然后还要存放回系统存储器中,又增加了2次额外的存储器读写操作。
(3)多次的FFT处理结果需要每次暂存起来,等到所有需要累加的FFT结果都完成后才能开始最终的累加运算,且需要耗费多次搬运FFT结果的时间,同时也会增加软件控制的开销。
发明内容
本发明的目的是提供一种FFT运算控制装置,以节省数据搬运时间和软件控制的开销。
为实现上述目的,本发明提供了一种FFT运算控制装置,所述FFT运算控制装置包括:
输入缓存模块,用于根据第一控制信号锁存输入数据;所述输入数据为不同采样点数;
FFT运算模块,与所述输入缓存模块连接,用于根据第二控制信号获取所述输入数据并对所述输入数据进行FFT运算,输出第一数据;
加循环前缀处理模块,与所述FFT运算模块连接,用于根据第三控制信号获取所述第一数据并进行加循环前缀处理,输出第二数据;
累加输出模块,与所述加循环前缀处理模块连接,用于根据第四控制信号获取当前时刻的所述第二数据,并将当前时刻的所述第二数据和上一时刻的累加结果进行累加操作,得到当前时刻的累加结果,并将所述当前时刻的累加结果进行缓存和输出;
控制模块,分别与所述输入缓存模块、所述FFT运算模块、所述加循环前缀处理模块和所述累加输出模块连接,用于将所述第一控制信号、所述第二控制信号、所述第三控制信号和所述第四控制信号分别发送至所述输入缓存模块、所述FFT运算模块、所述加循环前缀处理模块和所述累加输出模块。
可选地,所述输入缓存模块包括:
多个缓存单元,均与所述FFT运算模块连接,用于根据所述FFT运算模块需要的所述输入数据进行单独锁存。
可选地,所述控制模块与总线配置端口连接,用于接收所述总线配置端口发送的FFT处理流程控制信息,并根据所述FFT处理流程控制信息分别发送所述第一控制信号、第二控制信号、第三控制信号和第四控制信号。
可选地,所述控制模块与系统控制端口连接,用于接收所述系统控制端口发送的FFT处理流程控制信息,并根据所述FFT处理流程控制信息分别发送所述第一控制信号、第二控制信号、第三控制信号和第四控制信号。
可选地,所述FFT运算模块支持的FFT运算点数包括64、128、256、512、1024、2048和4096中至少一种。
可选地,所述累加输出模块包括:
累加单元,与所述加循环前缀处理模块连接,用于根据第四控制信号获取当前时刻的所述第二数据,并将当前时刻的所述第二数据和上一时刻的累加结果进行累加操作,得到当前时刻的累加结果;
输出单元,与所述累加单元连接,用于将所述当前时刻的累加结果进行缓存和输出。
可选地,所述第四控制信号为开信号时,所述累加输出模块获取当前时刻的所述第二数据,并将当前时刻的所述第二数据和上一时刻的累加结果进行累加操作,得到当前时刻的累加结果;
所述第四控制信号为关信号时,所述累加输出模块则停止进行累加操作。
根据本发明提供的具体实施例,本发明公开了以下技术效果:
本发明公开了一种FFT运算控制装置,包括:输入缓存模块、FFT运算模块、加循环前缀处理模块、累加输出模块和控制模块。输入缓存模块用于根据控制模块发送的第一控制信号锁存输入数据;FFT运算模块用于根据控制模块发送的第二控制信号获取输入数据并进行FFT运算,输出第一数据;加循环前缀处理模块用于根据控制模块发送的第三控制信号获取第一数据并进行加循环前缀处理,输出第二数据;累加输出模块,用于根据控制模块发送的第四控制信号获取当前时刻的所述第二数据,并将当前时刻的第二数据和上一时刻的累加结果进行累加操作,得到当前时刻的累加结果,并将所述当前时刻的累加结果进行缓存和输出。本发明节省了数据搬运时间和软件控制的开销。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例FFT运算控制装置结构框图;
其中,1、输入缓存模块,2、FFT运算模块,3、加循环前缀处理模块,4、累加输出模块,5、控制模块。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的目的是提供一种FFT运算控制装置,以节省数据搬运时间和软件控制的开销。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1为本发明实施例FFT运算控制装置结构框图,如图1所示,所述FFT运算控制装置包括:输入缓存模块1、FFT运算模块2、加循环前缀处理模块3、累加输出模块4和控制模块5。FFT运算模块2与输入缓存模块1连接,加循环前缀处理模块3与所述FFT运算模块2连接,累加输出模块4与所述加循环前缀处理模块3连接,控制模块5分别与所述输入缓存模块1、所述FFT运算模块2、所述加循环前缀处理模块3和所述累加输出模块4连接。所述输入缓存模块1用于根据第一控制信号锁存输入数据;所述输入数据为不同采样点数;所述FFT运算模块2用于根据第二控制信号获取所述输入数据并对所述输入数据进行FFT运算,输出第一数据;所述加循环前缀处理模块3用于根据第三控制信号获取所述第一数据并进行加循环前缀处理,输出第二数据;所述累加输出模块4用于根据第四控制信号获取当前时刻的所述第二数据,并将当前时刻的所述第二数据和上一时刻的累加结果进行累加操作,得到当前时刻的累加结果,并将所述当前时刻的累加结果进行缓存和输出;假设当前时刻为t,上一时刻为t-1,sumt表示t时刻的累加结果,mt表示t时刻的第二数据,sumt-1表示t-1时刻的累加结果,则sumt=mt+sumt-1;当t时刻的累加结果输出后,则进行t+1时刻的累加结果输出。
所述控制模块5用于将所述第一控制信号、所述第二控制信号、所述第三控制信号和所述第四控制信号分别发送至所述输入缓存模块1、所述FFT运算模块2、所述加循环前缀处理模块3和所述累加输出模块4。
在本实施例中,所述输入缓存模块1包括:
多个缓存单元,均与所述FFT运算模块2连接,用于根据所述FFT运算模块2需要的所述输入数据进行单独锁存。
在本实施例中,所述控制模块5与总线配置端口连接,用于接收所述总线配置端口发送的FFT处理流程控制信息,并根据所述FFT处理流程控制信息分别发送所述第一控制信号、第二控制信号、第三控制信号和第四控制信号。所述控制模块5与系统控制端口连接,用于接收所述系统控制端口发送的FFT处理流程控制信息,并根据所述FFT处理流程控制信息分别发送所述第一控制信号、第二控制信号、第三控制信号和第四控制信号。
在本实施例中,所述FFT运算模块2支持的FFT运算点数包括但不限于64、128、256、512、1024、2048和4096中至少一种。
在本实施例中,所述累加输出模块4包括:累加单元和输出单元。所述累加单元与所述加循环前缀处理模块3连接,所述输出单元与所述累加单元连接。所述累加单元用于根据第四控制信号获取当前时刻的所述第二数据,并将当前时刻的所述第二数据和上一时刻的累加结果进行累加操作,得到当前时刻的累加结果;所述输出单元用于将所述当前时刻的累加结果进行缓存和输出。
在本实施例中,所述第四控制信号为开信号时,所述累加输出模块4获取当前时刻的所述第二数据,并将当前时刻的所述第二数据和上一时刻的累加结果进行累加操作,得到当前时刻的累加结果;所述第四控制信号为关信号时,所述累加输出模块4则停止进行累加操作。
在5GNR无线通信系统中,定义了不同频率间隔的子载波,例如,15KHz,30KHz,再加上系统有不同的带宽场景,这些特点会使得在基带处理过程中针对不同的子载波在不同的带宽需求下,做FFT相关变换时处理的采样数据量各不相同,例如子载波间隔为15KHz,系统带宽20MHz时,FFT运算的数据采样点数为2048;子载波间隔为30KHz,系统带宽20MHz时,FFT运算的采样点数为1024。
因此在基带的FFT运算过程中,需要面对不同点数的FFT运算以及对加循环前缀之后的FFT计算结果的累加操作。从功能实现的角度来说,这就需要每次进行不同点数的FFT计算时,系统软件都要把需要处理的数据送到FFT运算模块2的端口缓存中,然后控制FFT运算模块2进行运算,然后再将运算结果存储到系统中的存储空间里,最后再根据系统处理算法把指定的多个FFT结果加循环前缀处理后进行累加操作。
从硬件实现的角度来看,上述处理过程存在多次的数据搬运和软件控制的开销。本发明针对这个缺点提出了一种能够减小上述FFT处理过程中的数据搬运和软件控制开销的FFT运算控制装置。该装置是通过在FFT计算模块的端口增加输入缓存模块1来适配一次搬运多个待处理的数据样点,然后控制FFT运算模块2每次运算从输入缓存模块1中获取指定位置的数据,从而节省多次数据搬运的时间。然后再将每次FFT计算后的结果经过加循环前缀处理后直接存入累加输出模块4,实时完成累加操作,等所有需要累加的第二数据完成之后,最终的累加结果就可以快速完成,不需要像传统方法那样把各次FFT结果逐个读取然后再进行累加操作。该方法可以节省FFT处理过程中的数据搬运时间和软件控制开销。
本方案提出的FFT运算控制装置可以解决传统FFT运算过程中的多次数据加载和多次FFT结果存储和调用导致的数据搬运时间以及软件控制开销。
本发明提出的FFT运算控制装置具有下列优点:
将传统方法中每次FFT运算前都要进行一次的数据加载,变为一次数据加载供多次FFT运算使用,这样可以将N次FFT运算的数据加载次数减小为1次搬运。
将传统方法中多次FFT运算结果进行多次存储和读取变为直接通过加循环前缀处理模块3进行加循环前缀处理,然后再存入单独的累加单元,实时完成累加,省去了传统方法中的累加后多次读取FFT结果进行加循环前缀处理和累加的过程,节省数据读写时间和控制开销。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处。综上所述,本说明书内容不应理解为对本发明的限制。
Claims (5)
1.一种FFT运算控制装置,其特征在于,所述FFT运算控制装置包括:
输入缓存模块,用于根据第一控制信号锁存输入数据;所述输入数据为不同采样点数;
FFT运算模块,与所述输入缓存模块连接,用于根据第二控制信号获取所述输入数据并对所述输入数据进行FFT运算,输出第一数据;
加循环前缀处理模块,与所述FFT运算模块连接,用于根据第三控制信号获取所述第一数据并进行加循环前缀处理,输出第二数据;
累加输出模块,与所述加循环前缀处理模块连接,用于根据第四控制信号获取当前时刻的所述第二数据,并将当前时刻的所述第二数据和上一时刻的累加结果进行累加操作,得到当前时刻的累加结果,并将所述当前时刻的累加结果进行缓存和输出;
控制模块,分别与所述输入缓存模块、所述FFT运算模块、所述加循环前缀处理模块和所述累加输出模块连接,用于将所述第一控制信号、所述第二控制信号、所述第三控制信号和所述第四控制信号分别发送至所述输入缓存模块、所述FFT运算模块、所述加循环前缀处理模块和所述累加输出模块;
所述累加输出模块包括:
累加单元,与所述加循环前缀处理模块连接,用于根据第四控制信号获取当前时刻的所述第二数据,并将当前时刻的所述第二数据和上一时刻的累加结果进行累加操作,得到当前时刻的累加结果;
输出单元,与所述累加单元连接,用于将所述当前时刻的累加结果进行缓存和输出;
所述输入缓存模块包括:多个缓存单元,均与所述FFT运算模块连接,用于根据所述FFT运算模块需要的所述输入数据进行单独锁存;
通过在FFT计算模块的端口增加输入缓存模块来适配一次搬运多个待处理的数据样点,然后控制FFT运算模块每次运算从输入缓存模块中获取指定位置的数据;然后再将每次FFT计算后的结果直接通过加循环前缀处理模块进行加循环前缀处理后直接存入累加输出模块中单独的累加单元,实时完成累加操作,等所有需要累加的第二数据完成之后,最终的累加结果就可以快速完成。
2.根据权利要求1所述的FFT运算控制装置,其特征在于,所述控制模块与总线配置端口连接,用于接收所述总线配置端口发送的FFT处理流程控制信息,并根据所述FFT处理流程控制信息分别发送所述第一控制信号、第二控制信号、第三控制信号和第四控制信号。
3.根据权利要求1所述的FFT运算控制装置,其特征在于,所述控制模块与系统控制端口连接,用于接收所述系统控制端口发送的FFT处理流程控制信息,并根据所述FFT处理流程控制信息分别发送所述第一控制信号、第二控制信号、第三控制信号和第四控制信号。
4.根据权利要求1所述的FFT运算控制装置,其特征在于,所述FFT运算模块支持的FFT运算点数包括64、128、256、512、1024、2048和4096中至少一种。
5.根据权利要求1所述的FFT运算控制装置,其特征在于,所述第四控制信号为开信号时,所述累加输出模块获取当前时刻的所述第二数据,并将当前时刻的所述第二数据和上一时刻的累加结果进行累加操作,得到当前时刻的累加结果;
所述第四控制信号为关信号时,所述累加输出模块则停止进行累加操作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011192439.0A CN112306453B (zh) | 2020-10-30 | 2020-10-30 | 一种fft运算控制装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011192439.0A CN112306453B (zh) | 2020-10-30 | 2020-10-30 | 一种fft运算控制装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112306453A CN112306453A (zh) | 2021-02-02 |
CN112306453B true CN112306453B (zh) | 2021-10-08 |
Family
ID=74332921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011192439.0A Active CN112306453B (zh) | 2020-10-30 | 2020-10-30 | 一种fft运算控制装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112306453B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116089778B (zh) * | 2023-04-12 | 2023-07-25 | 高拓讯达(北京)微电子股份有限公司 | 一种FFT内部memory复用方法及装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7586976B1 (en) * | 2006-03-03 | 2009-09-08 | Nortel Networks Limited | Initial ranging detection for OFDMA systems |
CN102215202A (zh) * | 2011-07-11 | 2011-10-12 | 合肥东芯通信股份有限公司 | Lte系统的频偏估计装置和方法 |
CN110401611A (zh) * | 2019-06-29 | 2019-11-01 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 快速检测cpfsk信号的方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1878157B (zh) * | 2005-06-07 | 2010-09-29 | 中兴通讯股份有限公司 | 一种循环前缀ofdm系统同步方法 |
CN102111364B (zh) * | 2009-12-29 | 2013-09-11 | 上海无线通信研究中心 | 基于单天线正交频分复用的谱域信号发送装置及方法 |
CN103499823B (zh) * | 2013-09-29 | 2016-05-04 | 北京星地恒通信息科技有限公司 | 扩频通信中二维并行捕获系统 |
US10419260B2 (en) * | 2017-10-02 | 2019-09-17 | Hughes Network Systems, Llc | System and method for robust OFDM synchronization |
US10528346B2 (en) * | 2018-03-29 | 2020-01-07 | Intel Corporation | Instructions for fused multiply-add operations with variable precision input operands |
-
2020
- 2020-10-30 CN CN202011192439.0A patent/CN112306453B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7586976B1 (en) * | 2006-03-03 | 2009-09-08 | Nortel Networks Limited | Initial ranging detection for OFDMA systems |
CN102215202A (zh) * | 2011-07-11 | 2011-10-12 | 合肥东芯通信股份有限公司 | Lte系统的频偏估计装置和方法 |
CN110401611A (zh) * | 2019-06-29 | 2019-11-01 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 快速检测cpfsk信号的方法 |
Non-Patent Citations (1)
Title |
---|
一种改进的多模索引调制OFDM方案;庄陵 等;《一种改进的多模索引调制OFDM方案》;20190630;第47卷(第6期);第24-29页 * |
Also Published As
Publication number | Publication date |
---|---|
CN112306453A (zh) | 2021-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11269529B2 (en) | Neural network data processing apparatus, method and electronic device | |
CN112306453B (zh) | 一种fft运算控制装置 | |
CN111737638A (zh) | 基于傅里叶变换的数据处理方法及相关装置 | |
CN110942145A (zh) | 基于可重构计算的卷积神经网络池化层、硬件实现方法及系统 | |
WO2022100578A1 (zh) | 5g系统中ofdm变换方法及相关产品 | |
EP0953175A1 (en) | Method and apparatus for fft computation | |
CN113038108A (zh) | 图像格式转换方法、装置、设备及存储介质 | |
CN112183732A (zh) | 卷积神经网络加速方法、装置和计算机设备 | |
CN110740138A (zh) | 数据传输方法和装置 | |
CN115270057A (zh) | 多模式fft实现设备和方法 | |
CN112003944B (zh) | 一种实现对象文件上传的方法、系统、设备及存储介质 | |
CN210804421U (zh) | 一种服务器系统 | |
CN115878949A (zh) | 信号处理方法以及相关设备 | |
CN113641604A (zh) | 一种数据传输方法及系统 | |
US20210326619A1 (en) | Image recognition processing method and apparatus | |
CN110929623A (zh) | 多媒体文件的识别方法、装置、服务器和存储介质 | |
US6751642B1 (en) | Process and device for transforming complex symbols into real data, especially for the transmission over a telephone line of phase-modulated and amplitude-modulated carriers | |
CN116804915B (zh) | 基于存储器的数据交互方法、处理器、设备以及介质 | |
CN117312733B (zh) | 一种动态调整计算速度的fft实现方法 | |
CN117724656A (zh) | 数据存储方法、数据读取方法、装置、及设备 | |
CN109086225B (zh) | 基于pktdma的fftc输出去除直流载波和输出分段移位的数据处理方法 | |
CN111881085B (zh) | 一种读写带宽性能的优化方法及系统 | |
CN115080915A (zh) | 向量化分解方法、装置、芯片、芯片模组及存储介质 | |
US20230336393A1 (en) | Data processing method and apparatus, and device and storage medium | |
CN109271334B (zh) | 数据存取系统、方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |