CN112305670A - 硅基集成量子芯片、制备及测试方法 - Google Patents

Abstract

本发明提供一种硅基集成量子芯片、制备及测试方法，将超导纳米线集成在硅波导的上方，使得超导纳米线与硅波导通过氧化硅覆盖层形成倏逝波耦合，可实现波导耦合的片上单光子探测；通过位于超导纳米线与硅波导之间的氧化硅覆盖层，可实现较高的倏逝波吸收率，且氧化硅覆盖层在生长超导纳米线时可充当掩膜，避免损伤硅波导，以降低硅波导的损耗；经CMP之后的具有较小的表面粗糙度的氧化硅覆盖层可确保超导纳米线的平整性，以减小暗计数，提高量子性能；可制备多通道的硅基集成量子芯片。本发明可实现集成化、规模化，并可靠保持高保真度的单光子信号的处理能力。

Description

硅基集成量子芯片、制备及测试方法

技术领域

本发明属于量子技术领域，涉及一种硅基集成量子芯片、制备及测试方法。

背景技术

量子芯片就是将量子线路集成在基片上，进而承载量子信息处理的功能。近年来，许多实验都已证明，量子信息处理在解决某些计算问题时，比起传统计算机，要具有明显的优势，而将这个优势继续扩大的关键在于能否实现集成化及规模化。而传统的光子探测器需要将光子经波导光栅耦合到片外探测器这一繁琐的步骤，难以满足集成化及规模化的需求。

绝缘体上硅(SOI)技术，以其丰富的有源无源器件、成熟的加工工艺、极好的兼容性一直是大规模集成研究的主流材料体系，因此，将硅基芯片应用于量子领域，便成了目前的硅基集成量子芯片研究领域的热门。但是，如何实现集成化、规模化，并保持高保真度的单光子信号的处理能力，一直是一个挑战。

因此，提供一种硅基集成量子芯片、制备及测试方法，实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种硅基集成量子芯片、制备及测试方法，用于解决现有技术中光子探测器难以实现集成化、规模化的问题。

为实现上述目的及其他相关目的，本发明提供一种硅基集成量子芯片的制备方法，包括以下步骤：

提供SOI基底，所述SOI基底包括自下而上依次堆叠的底硅层、氧化硅绝缘层及顶硅层；

图形化所述顶硅层，形成硅波导；

形成包覆所述硅波导的氧化硅覆盖层；

于所述氧化硅覆盖层上形成超导纳米线，且所述超导纳米线与所述硅波导通过所述氧化硅覆盖层形成倏逝波耦合。

可选地，形成所述氧化硅覆盖层的步骤包括：

在所述硅波导的表面形成包覆所述硅波导的氧化硅覆盖层；

减薄所述氧化硅覆盖层，使得位于所述硅波导上的所述氧化硅覆盖层的厚度为20nm～50nm，且所述氧化硅覆盖层的表面粗糙度小于1nm。

可选地，所述超导纳米线的材料为NbN、Nb、TaN、MoSi、MoGe、NbTiN或WSi，所述超导纳米线的厚度为5nm～10nm。

可选地，所述硅基集成量子芯片包括N根所述硅波导，N≥2且为整数。

本发明还提供一种硅基集成量子芯片，所述硅基集成量子芯片包括：

底硅层；

氧化硅绝缘层，所述氧化硅绝缘层位于所述底硅层上；

硅波导，所述硅波导位于所述氧化硅绝缘层上；

氧化硅覆盖层，所述氧化硅覆盖层包覆所述硅波导；

超导纳米线，所述超导纳米线位于所述氧化硅覆盖层上，且所述超导纳米线与所述硅波导通过所述氧化硅覆盖层形成倏逝波耦合。

可选地，所述硅波导上的所述氧化硅覆盖层的厚度为20nm～50nm。

可选地，所述氧化硅覆盖层的表面粗糙度小于1nm。

可选地，所述超导纳米线为NbN超导纳米线、Nb超导纳米线、TaN超导纳米线、MoSi超导纳米线、MoGe超导纳米线、NbTiN超导纳米线或WSi超导纳米线；所述超导纳米线的厚度为5nm～10nm，所述超导纳米线的形貌包括曲折蜿蜒状。

可选地，所述硅基集成量子芯片包括N根所述硅波导，N≥2且为整数。

本发明还提供一种硅基集成量子芯片的测试方法，包括以下步骤：

提供任一上述的硅基集成量子芯片；

提供光纤阵列，所述光纤阵列包括上盖板、下盖板及光纤，所述光纤的个数与所述硅波导相对应；

将所述光纤与对应的所述硅波导耦合，在温度小于2K的低温恒温腔中，使输入光信号耦合进所述硅基集成量子芯片，且输出光信号由异质集成的所述超导纳米线吸收，并转换为电信号输出。

如上所述，本发明的硅基集成量子芯片、制备及测试方法，将超导纳米线集成在硅波导的上方，使得超导纳米线与硅波导通过氧化硅覆盖层形成倏逝波耦合，可实现波导耦合的片上单光子探测；通过位于超导纳米线与硅波导之间的氧化硅覆盖层，可实现较高的倏逝波吸收率，且氧化硅覆盖层在生长超导纳米线时可充当掩膜，避免损伤硅波导，以降低硅波导的损耗；经CMP之后的具有较小的表面粗糙度的氧化硅覆盖层可确保超导纳米线的平整性，以减小暗计数，提高量子性能；可制备多通道的硅基集成量子芯片。本发明可实现集成化、规模化，并可靠保持高保真度的单光子信号的处理能力。

附图说明

图1显示为本发明中的制备硅基集成量子芯片的工艺流程示意图。

图2显示为本发明中的硅基集成量子芯片的结构示意图。

图3显示为本发明中的形成硅波导后的结构示意图。

图4显示为本发明中的形成氧化硅覆盖层后的结构示意图。

图5显示为本发明中的减薄氧化硅覆盖层后的结构示意图。

图6显示为图2中硅基集成量子芯片沿A-A’的截面结构示意图。

图7a显示为本发明中的光纤阵列的俯视结构示意图。

图7b显示为本发明中的光纤阵列的侧视结构示意图。

图7c显示为图7b中的光纤阵列沿B-B’的截面结构示意图。

元件标号说明

101 底硅层

102 氧化硅绝缘层

103 硅波导

104 氧化硅覆盖层

105 超导纳米线

201 光纤

202 上盖板

203 下盖板

d 厚度

具体实施方式

随着先进微加工工艺的发展，超导纳米线如氮化铌(NbN)等薄膜可沉积到不同的材料表面，发明人发现将超导纳米线与硅基波导相集成，可制成波导倏逝波耦合的超导纳米线单光子探测器(SNSPD)，形成硅基集成量子芯片，该硅基集成量子芯片可区别于传统的垂直入射的超导单光子探测器以及片外的光子探测器，其采用波导倏逝波吸收的探测方法，可省去将光子从波导光栅耦合到片外探测器这一繁琐的步骤，因此可实现集成度较高的片上单光子探测，从而可实现集成化、规模化，并保持高保真度的单光子信号的处理能力。

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。

在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。

参阅图1，本实施例提供一种硅基集成量子芯片的制备方法，包括以下步骤：

提供SOI基底，所述SOI基底包括自下而上依次堆叠的底硅层、氧化硅绝缘层及顶硅层；

图形化所述顶硅层，形成硅波导；

形成包覆所述硅波导的氧化硅覆盖层；

于所述氧化硅覆盖层上形成超导纳米线，且所述超导纳米线与所述硅波导通过所述氧化硅覆盖层形成倏逝波耦合。

本实施例的所述硅基集成量子芯片的制备方法，将超导纳米线集成在硅波导的上方，使得超导纳米线与硅波导通过氧化硅覆盖层形成倏逝波耦合，可实现波导耦合的片上单光子探测，从而可实现集成化；通过位于超导纳米线与硅波导之间的氧化硅覆盖层，可实现较高的倏逝波吸收率，且氧化硅覆盖层在生长超导纳米线时可充当掩膜，避免损伤硅波导，以降低Si波导的损耗，以保持高保真度的单光子信号的处理能力。

参阅图2～图6，显示为本实施例中制备所述硅基集成量子芯片各步骤所呈现的结构示意图。

具体的，参阅图2，本实施例中，提供了一种硅基集成量子芯片，所述硅基集成量子芯片为具有两输入端的硅基集成量子芯片，即包括2根硅波导103，其中，所述硅基集成量子芯片采用光栅耦合的方式将输入光信号从左侧的所述硅波导103耦合进所述硅基集成量子芯片，且在中间直波导区发生量子干涉后，输出光信号经所述硅波导103由异质集成的超导纳米线105吸收，并转换为电信号输出。其中，2根所述硅波导103与光纤阵列相匹配，实现光信号的输入，2根所述硅波导103在输入端的间距为250μm。但所述硅基集成量子芯片的具体结构并非局限于此，所述硅波导的具体布局、形貌、个数等，均可根据需要进行相应的调整，此处不作过分限制。可以理解，图2中仅为便于示意所述硅基集成量子芯片中所述硅波导103与所述超导纳米线105的相对位置关系，因此，所述硅波导103与所述超导纳米线105之间的氧化硅覆盖层104并未完全示出，具体可结合图3～图6的截面结构图进行理解。

参阅图6，显示为图2中的沿A-A’的截面结构示意图。关于所述硅基集成量子芯片的具体制备步骤包括：

首先，参阅图3，提供SOI基底，所述SOI基底包括自下而上依次堆叠的底硅层101、氧化硅绝缘层102及顶硅层，并图形化所述顶硅层，以形成硅波导103。

具体的，本实施例中，所述SOI基底采用尺寸为4寸的SOI晶圆，并利用CMOS微加工工艺，如电子束曝光(EBL)及诱导耦合等离子体(ICP)工艺刻蚀所述顶硅层，以形成所述硅波导103。所述SOI基底中的所述氧化硅绝缘层102可直接作为所述硅波导103的包层，所述SOI基底中由于采用顶硅层作为芯层，即所述硅波导103，从而作为芯层的所述硅波导103的折射率n约为3.47，其与作为包层的所述氧化硅绝缘层102的折射率n约为1.45，具有较大的折射率差，因而以所述SOI基底作为材料制作波导器件可具有极小的尺寸，有利于器件的大规模集成。所述基底的制备及选择并非局限于此。

接着，参阅图4及图5，形成包覆所述硅波导103的氧化硅覆盖层104。

作为示例，形成所述氧化硅覆盖层104的步骤包括：

在所述硅波导103的表面形成包覆所述硅波导103的氧化硅覆盖层104；

减薄所述氧化硅覆盖层104，使得位于所述硅波导103上的所述氧化硅覆盖层104的厚度d为20nm～50nm，且所述氧化硅覆盖层104的表面粗糙度小于1nm。

具体的，如图4所示，可采用等离子体增强化学的气相沉积法(PECVD)工艺，在所述硅波导的表面先沉积一层厚度为300nm～10μm厚的所述氧化硅覆盖层104，如厚度为300nm、400nm、500nm、1μm、5μm及10μm等任何范围内的值，但并非局限于此；接下来，参阅图5，可使用化学机械抛光(CMP)，将所述氧化硅覆盖层104减薄，使得位于所述硅波导103上的所述氧化硅覆盖层104的厚度d为20nm～50nm，如20nm、30nm、50nm等任何范围内的值，但并非局限于此。其中，优选所述氧化硅覆盖层104的厚度d为50nm，以便于通过所述氧化硅覆盖层104起到良好的倏逝波耦合的作用，且可起到对所述硅波导103进行保护的作用，避免在制备所述超导纳米线105时，对所述硅波导103造成损伤，且较薄的所述氧化硅覆盖层104可减小应力问题，避免产生裂纹等不良效应。优选减薄后的所述氧化硅覆盖层104的表面粗糙度小于1nm，如0.2nm、0.5nm、0.8nm等任何范围内的值，但并非局限于此，以便于提供较为平整的所述氧化硅覆盖层104，便于后续形成质量较好的所述超导纳米线105。本实施例中采用PECVD进行沉积，并采用CMP进行减薄工艺，但形成所述氧化硅覆盖层104的制备工艺并非局限于此，具体可根据需要进行选择。其中，位于所述硅波导103上的所述氧化硅覆盖层104的厚度为50nm，所述氧化硅覆盖层104的表面粗糙度为0.5nm，以通过所述氧化硅覆盖层104，作为所述硅波导103的上包层，且可实现较高的倏逝波吸收率，且所述氧化硅覆盖层104在生长所述超导纳米线105时可充当掩膜，避免损伤所述硅波导103，以降低所述硅波导103的损耗。经CMP之后的具有较小的表面粗糙度的所述氧化硅覆盖层104可确保所述超导纳米线105的平整性，以减小暗计数，提高量子性能。

接着，参阅6，于所述氧化硅覆盖层104上形成所述超导纳米线105，且所述超导纳米线105与所述硅波导103通过所述氧化硅覆盖层104形成倏逝波耦合。

作为示例，所述超导纳米线105的材料包括但并非局限于NbN、Nb、TaN、MoSi、MoGe、NbTiN或WSi，所述超导纳米线105的材质具体可根据需要进行选择。

作为示例，所述超导纳米线105的厚度包括但并非局限于5nm～10nm；所述超导纳米线105的宽度包括但并非局限于50nm～150nm；所述超导纳米线105的形貌包括但并非局限于曲折蜿蜒状。

具体的，先形成超导纳米线材料层，而后可采用电子束曝光(EBL)及反应离子刻蚀(RIE)将所述超导纳米线105的图案转移至所述超导纳米线材料层上，以获得图形化的所述超导纳米线105。

其中，所述超导纳米线105的宽度可为50nm～150nm，如50nm、80nm、100nm、150nm等任何范围内的值，但并非局限于此；所述超导纳米线105的厚度可为5nm～10nm，如5nm、6nm、7nm、8nm、9nm及10nm等任何范围内的值，但并非局限于此。所述超导纳米线105的形貌可采用曲折蜿蜒状，且所述超导纳米线105的每个折弯处可均为直角或U形拐。优选地，本实施例中，所述超导纳米线105的材料为NbN，其宽度为100nm，厚度为7nm，且为曲折蜿蜒状，当然，在其它的实施例中，所述超导纳米线105的材料、尺寸和形状均可依据实际需求进行改变，并不限于所列举的情况。

本实施例将所述超导纳米线105集成在所述硅波导103的上方，使得所述超导纳米线105与所述硅波导103通过所述氧化硅覆盖层104形成倏逝波耦合，可实现波导耦合的片上单光子探测，从而提高芯片集成度，减小器件尺寸。

作为示例，所述硅基集成量子芯片可包括N根所述硅波导，N≥2且为整数，如4根、8根等，以便于制备多通道的所述硅基集成量子芯片，以进一步的实现器件的集成化及规模化。可以理解，当所述硅波导103为多通道时，对应的所述光线阵列需进行适应性的改进，以形成与所述硅波导103相对应的可实现对准的光纤。

参阅图2及图6，本实施例还提供一种硅基集成量子芯片，所述硅基集成量子芯片可采用上述制备方法进行制备，但并非局限于此。本实施例中，所述硅基集成量子芯片直接采用上述制备工艺进行制备，因此有关所述硅基集成量子芯片的制备、结构、材质等均可参阅上述实施例。

具体的，所述硅基集成量子芯片包括底硅层101、氧化硅绝缘层102、硅波导103、氧化硅覆盖层104及超导纳米线105；其中，所述氧化硅绝缘层104位于所述底硅层101上，所述硅波103位于所述氧化硅绝缘层104上，所述氧化硅覆盖104包覆所述硅波导103，所述超导纳米线105位于所述氧化硅覆盖层104上，且所述超导纳米线105与所述硅波导103通过所述氧化硅覆盖层104形成倏逝波耦合。

作为示例，所述硅波导103上的所述氧化硅覆盖层104的厚度为20nm～50nm，如20nm、30nm、50nm等任何范围内的值，但并非局限于此。

其中，优选所述氧化硅覆盖层104的厚度d为50nm，以便于通过所述氧化硅覆盖层104起到良好的倏逝波耦合的作用，且可起到对所述硅波导103进行保护的作用，避免在制备超导纳米线105时，对所述硅波导103造成损伤，且较薄的所述氧化硅覆盖层104可减小应力问题，避免产生裂纹等不良效应。

作为示例，所述氧化硅覆盖层104的表面粗糙度小于1nm，如0.2nm、0.5nm、0.8nm等任何范围内的值，但并非局限于此，以便于提供较为平整的所述氧化硅覆盖层104，便于形成质量较好的所述超导纳米线105。

作为示例，所述超导纳米线105包括但并非局限于NbN超导纳米线、Nb超导纳米线、TaN超导纳米线、MoSi超导纳米线、MoGe超导纳米线、NbTiN超导纳米线或WSi超导纳米线；所述超导纳米线105的种类具体可根据需要进行选择。

作为示例，所述超导纳米线105的厚度包括但并非局限于5nm～10nm；所述超导纳米线105的宽度包括但并非局限于50nm～150nm；所述超导纳米线105的形貌包括但并非局限于曲折蜿蜒状。

具体的，所述超导纳米线105的宽度可为50nm～150nm，如50nm、80nm、100nm、150nm等任何范围内的值，但并非局限于此；所述超导纳米线105的厚度可为5nm～10nm，如5nm、6nm、7nm、8nm、9nm及10nm等任何范围内的值，但并非局限于此。所述超导纳米线105的形貌可采用曲折蜿蜒状，且所述超导纳米线105的每个折弯处可均为直角或U形拐。优选地，本实施例中，所述超导纳米线105为NbN超导纳米线，其宽度为100nm，厚度为7nm，采用曲折蜿蜒状，当然，在其它的实施例中，所述超导纳米线105的种类、尺寸和形状均可依据实际需求进行改变，并不限于所列举的情况。

本实施例还提供一种硅基集成量子芯片的测试方法，包括以下步骤：

提供上述的硅基集成量子芯片；

提供光纤阵列，所述光纤阵列包括上盖板、下盖板及光纤，所述光纤的个数与所述硅波导相对应；

将所述光纤与对应的所述硅波导耦合，在温度小于2K的低温恒温腔中，使输入光信号耦合进所述硅基集成量子芯片，且输出光信号由异质集成的所述超导纳米线吸收，并转换为电信号输出。

具体的，参阅图7a～图7c，显示了自制的一种光纤阵列，其中，图7c显示为图7b中的光纤阵列沿B-B’的截面结构示意图。所述光纤阵列包括上盖板202、下盖板203及2根光纤201，其中，所述光纤201的个数M可根据所述硅基集成量子芯片中的所述硅波导103的具体个数进行调整，以使所述光纤201与所述硅波导103进行对准耦合，其中M的取值可为M≥2的整数，如4、8等。进一步的，可制备封装盒，以便实现所述光纤与所述硅基集成量子芯片的精确对准。本实施例中，由于所述硅基集成量子芯片包括2根所述硅波导103，因此所述光纤阵列中包括2根所述光纤201，且2根所述光纤201之间的距离设置为250μm，以与所述硅波导103相匹配，实现良好的对准，以进行光信号的输入。其中，在进行测试时，所述硅基集成量子芯片需要在温度小于2K的低温恒温腔中完成测试，以保证所述超导纳米线105的正常工作。有关测试设备的分布、设置等均可参阅现有设备，此处不作介绍。

综上所述，本发明的硅基集成量子芯片、制备及测试方法，将超导纳米线集成在硅波导的上方，使得超导纳米线与硅波导通过氧化硅覆盖层形成倏逝波耦合，可实现波导耦合的片上单光子探测；通过位于超导纳米线与硅波导之间的氧化硅覆盖层，可实现较高的倏逝波吸收率，且氧化硅覆盖层在生长超导纳米线时可充当掩膜，避免损伤硅波导，以降低硅波导的损耗；经CMP之后的具有较小的表面粗糙度的氧化硅覆盖层可确保超导纳米线的平整性，以减小暗计数，提高量子性能；可制备多通道的硅基集成量子芯片。本发明可实现集成化、规模化，并可靠保持高保真度的单光子信号的处理能力。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种硅基集成量子芯片的制备方法，其特征在于，包括以下步骤：

提供SOI基底，所述SOI基底包括自下而上依次堆叠的底硅层、氧化硅绝缘层及顶硅层；

图形化所述顶硅层，形成硅波导；

形成包覆所述硅波导的氧化硅覆盖层；

于所述氧化硅覆盖层上形成超导纳米线，且所述超导纳米线与所述硅波导通过所述氧化硅覆盖层形成倏逝波耦合。

2.根据权利要求1所述的硅基集成量子芯片的制备方法，其特征在于，形成所述氧化硅覆盖层的步骤包括：

在所述硅波导的表面形成包覆所述硅波导的氧化硅覆盖层；

减薄所述氧化硅覆盖层，使得位于所述硅波导上的所述氧化硅覆盖层的厚度为20nm～50nm，且所述氧化硅覆盖层的表面粗糙度小于1nm。

3.根据权利要求1所述的硅基集成量子芯片的制备方法，其特征在于：所述超导纳米线的材料为NbN、Nb、TaN、MoSi、MoGe、NbTiN或WSi。

4.根据权利要求1所述的硅基集成量子芯片的制备方法，其特征在于：所述硅基集成量子芯片包括N根所述硅波导，N≥2且为整数。

5.一种硅基集成量子芯片，其特征在于，所述硅基集成量子芯片包括：

底硅层；

氧化硅绝缘层，所述氧化硅绝缘层位于所述底硅层上；

硅波导，所述硅波导位于所述氧化硅绝缘层上；

氧化硅覆盖层，所述氧化硅覆盖层包覆所述硅波导；

超导纳米线，所述超导纳米线位于所述氧化硅覆盖层上，且所述超导纳米线与所述硅波导通过所述氧化硅覆盖层形成倏逝波耦合。

6.根据权利要求5所述的硅基集成量子芯片，其特征在于：所述硅波导上的所述氧化硅覆盖层的厚度为20nm～50nm。

7.根据权利要求5所述的硅基集成量子芯片，其特征在于：所述氧化硅覆盖层的表面粗糙度小于1nm。

8.根据权利要求5所述的硅基集成量子芯片，其特征在于：所述超导纳米线为NbN超导纳米线、Nb超导纳米线、TaN超导纳米线、MoSi超导纳米线、MoGe超导纳米线、NbTiN超导纳米线或WSi超导纳米线；所述超导纳米线的厚度为5nm～10nm，所述超导纳米线的形貌包括曲折蜿蜒状。

9.根据权利要求5所述的硅基集成量子芯片，其特征在于：所述硅基集成量子芯片包括N根所述硅波导，N≥2且为整数。

10.一种硅基集成量子芯片的测试方法，其特征在于，包括以下步骤：

提供权利要求5～9中任一所述的硅基集成量子芯片；

提供光纤阵列，所述光纤阵列包括上盖板、下盖板及光纤，所述光纤的个数与所述硅波导相对应；

将所述光纤与对应的所述硅波导耦合，在温度小于2K的低温恒温腔中，使输入光信号耦合进所述硅基集成量子芯片，且输出光信号由异质集成的所述超导纳米线吸收，并转换为电信号输出。

Images