CN111596473A - 制作半导体器件的方法、半导体器件和半导体集成电路 - Google Patents

制作半导体器件的方法、半导体器件和半导体集成电路 Download PDF

Info

Publication number
CN111596473A
CN111596473A CN202010440056.4A CN202010440056A CN111596473A CN 111596473 A CN111596473 A CN 111596473A CN 202010440056 A CN202010440056 A CN 202010440056A CN 111596473 A CN111596473 A CN 111596473A
Authority
CN
China
Prior art keywords
layer
insulating layer
semiconductor
semiconductor device
orthogonal projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010440056.4A
Other languages
English (en)
Other versions
CN111596473B (zh
Inventor
朱继光
韩建忠
金里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Center Co Ltd
Original Assignee
United Microelectronics Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Center Co Ltd filed Critical United Microelectronics Center Co Ltd
Priority to CN202010440056.4A priority Critical patent/CN111596473B/zh
Publication of CN111596473A publication Critical patent/CN111596473A/zh
Priority to PCT/CN2020/116503 priority patent/WO2021232643A1/zh
Application granted granted Critical
Publication of CN111596473B publication Critical patent/CN111596473B/zh
Priority to US17/943,135 priority patent/US20230003943A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4215—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical elements being wavelength selective optical elements, e.g. variable wavelength optical modules or wavelength lockers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/03—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect
    • G02F1/035—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect in an optical waveguide structure
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/34—Optical coupling means utilising prism or grating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133—Functions
    • G02B2006/12147—Coupler

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

公开了一种制作半导体器件的方法、半导体器件和半导体集成电路。该方法包括：提供绝缘体上半导体衬底，其包括第一衬底、第一衬底上的第一绝缘层以及第一绝缘层上的半导体层；对半导体层进行图案化以形成光栅耦合器；在半导体层背离第一绝缘层的一侧形成彼此堆叠的至少一个功能层；在至少一个功能层背离半导体层的一侧，将至少一个功能层与载体衬底进行键合；以及完全移除第一衬底，以使得在光栅耦合器与半导体器件的位于第一绝缘层背离半导体层一侧的外部之间，经由第一绝缘层而不经由第一衬底提供光学传输通道。

Description

制作半导体器件的方法、半导体器件和半导体集成电路
技术领域
本公开涉及半导体技术领域，特别是涉及一种制作半导体器件的方法、半导体器件和半导体集成电路。
背景技术
硅光子技术利用光信号代替电信号来传输数据。它提供了高集成度、高传输速率、低功耗等优点，并且因此被认为是有前景的技术。基于互补金属化合物半导体(CMOS)工艺来开发面向硅光芯片的工艺是业内的主流研究方向。
然而，CMOS工艺兼容的硅光工艺正面临一些挑战。例如，为了提供到光子器件的光学传输通道，需要利用开窗工艺来刻透硅光芯片中的多层介电材料层，导致硅光工艺的大规模应用变得困难。另外，为了实现电学性能(例如，微波损耗)的改善，可能需要牺牲硅光芯片其他方面的性能(例如，结构稳定性)。
发明内容
提供一种缓解、减轻或者甚至消除上述问题中的一个或多个的机制将是有利的。
根据本公开的一些实施例，提供了一种制作半导体器件的方法，包括：提供绝缘体上半导体衬底，所述绝缘体上半导体衬底包括第一衬底、所述第一衬底上的第一绝缘层以及所述第一绝缘层上的半导体层；对所述半导体层进行图案化以形成光栅耦合器；在所述半导体层背离所述第一绝缘层的一侧形成彼此堆叠的至少一个功能层；在所述至少一个功能层背离所述半导体层的一侧，将所述至少一个功能层与载体衬底进行键合；以及完全移除所述第一衬底，以使得在所述光栅耦合器与所述半导体器件的位于所述第一绝缘层背离所述半导体层一侧的外部之间，经由所述第一绝缘层而不经由所述第一衬底提供光学传输通道。
根据本公开的一些实施例，提供了一种半导体器件，包括：第一绝缘层；半导体层，与所述第一绝缘层堆叠，所述半导体层包括光栅耦合器；载体衬底，与所述半导体层对向设置；以及彼此堆叠的至少一个功能层，位于所述半导体层与所述载体衬底之间。在所述第一绝缘层的背离所述半导体层的整个表面上未设置半导体材料，以使得在所述光栅耦合器与所述半导体器件的位于所述第一绝缘层背离所述半导体层一侧的外部之间，经由所述第一绝缘层而不经由所述半导体材料提供光学传输通道。
根据本公开的一些实施例，提供了一种半导体集成电路，包括如上所述的半导体器件。
根据在下文中所描述的实施例，本公开的这些和其它方面将是清楚明白的，并且将参考在下文中所描述的实施例而被阐明。
附图说明
在下面结合附图对于示例性实施例的描述中，本公开的更多细节、特征和优点被公开，在附图中：
图1是根据本公开示例性实施例的制作半导体器件的方法的流程图；
图2A至2I是根据本公开示例性实施例的通过图1的方法的各个步骤形成的示例结构的示意图；
图3是根据本公开示例性实施例的半导体集成电路的简化框图；并且
图4是根据本公开另一示例性实施例的半导体集成电路的简化框图。
具体实施方式
将理解的是，尽管术语第一、第二、第三等等在本文中可以用来描述各种元件、部件、区、层和/或部分，但是这些元件、部件、区、层和/或部分不应当由这些术语限制。这些术语仅用来将一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分相区分。因此，下面讨论的第一元件、部件、区、层或部分可以被称为第二元件、部件、区、层或部分而不偏离本公开的教导。
诸如“在…下面”、“在…之下”、“较下”、“在…下方”、“在…之上”、“较上”等等之类的空间相对术语在本文中可以为了便于描述而用来描述如图中所图示的一个元件或特征与另一个(些)元件或特征的关系。将理解的是，这些空间相对术语意图涵盖除了图中描绘的取向之外在使用或操作中的器件的不同取向。例如，如果翻转图中的器件，那么被描述为“在其他元件或特征之下”或“在其他元件或特征下面”或“在其他元件或特征下方”的元件将取向为“在其他元件或特征之上”。因此，示例性术语“在…之下”和“在…下方”可以涵盖在…之上和在…之下的取向两者。诸如“在…之前”或“在…前”和“在…之后”或“接着是”之类的术语可以类似地例如用来指示光穿过元件所依的次序。器件可以取向为其他方式(旋转90度或以其他取向)并且相应地解释本文中使用的空间相对描述符。另外，还将理解的是，当层被称为“在两个层之间”时，其可以是在该两个层之间的唯一的层，或者也可以存在一个或多个中间层。
本文中使用的术语仅出于描述特定实施例的目的并且不意图限制本公开。如本文中使用的，单数形式“一个”、“一”和“该”意图也包括复数形式，除非上下文清楚地另有指示。将进一步理解的是，术语“包括”和/或“包含”当在本说明书中使用时指定所述及特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其群组的存在或添加一个或多个其他特征、整体、步骤、操作、元件、部件和/或其群组。如本文中使用的，术语“和/或”包括相关联的列出项目中的一个或多个的任意和全部组合，并且短语“A和B中的至少一个”是指仅A、仅B、或A和B两者。
将理解的是，当元件或层被称为“在另一个元件或层上”、“连接到另一个元件或层”、“耦合到另一个元件或层”或“邻近另一个元件或层”时，其可以直接在另一个元件或层上、直接连接到另一个元件或层、直接耦合到另一个元件或层或者直接邻近另一个元件或层，或者可以存在中间元件或层。相反，当元件被称为“直接在另一个元件或层上”、“直接连接到另一个元件或层”、“直接耦合到另一个元件或层”、“直接邻近另一个元件或层”时，没有中间元件或层存在。然而，在任何情况下“在…上”或“直接在…上”都不应当被解释为要求一个层完全覆盖下面的层。
本文中参考本公开的理想化实施例的示意性图示(以及中间结构)描述本公开的实施例。正因为如此，应预期例如作为制造技术和/或公差的结果而对于图示形状的变化。因此，本公开的实施例不应当被解释为限于本文中图示的区的特定形状，而应包括例如由于制造导致的形状偏差。因此，图中图示的区本质上是示意性的，并且其形状不意图图示器件的区的实际形状并且不意图限制本公开的范围。
除非另有定义，本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的相同含义。将进一步理解的是，诸如那些在通常使用的字典中定义的之类的术语应当被解释为具有与其在相关领域和/或本说明书上下文中的含义相一致的含义，并且将不在理想化或过于正式的意义上进行解释，除非本文中明确地如此定义。
在常规的CMOS工艺兼容的硅光工艺中，不同的金属层之间通常存在诸如SiN或SiCN之类的介电材料层，它们会不合期望地阻挡光的穿透。因此，往往需要设置专门的光罩来刻蚀掉这些介电材料层，以便打开要求透光的区域(简称“开窗工艺”)。开窗工艺需要刻透多层介电材料层，导致硅光工艺的大规模应用变得困难。另外，在集成了有源器件的硅光芯片中，为了实现降低的微波损耗、改善的阻抗匹配和折射率匹配，已经提出了这样的解决方案：提供从硅光芯片的正面延伸到硅衬底中的通孔，并掏空有源器件下方的一部分硅衬底。然而，这可能导致硅光芯片的结构稳定性变差。
本公开的实施例提供一种半导体工艺架构，其中在绝缘体上半导体(semiconductor-on-insulator)衬底上完成正面工艺之后，器件从正面被键合到另一载体衬底，并且然后绝缘体上半导体衬底中的绝缘体下的衬底材料被完全移除。这提供了可以改善所得到的半导体器件的光学性能和/或电学性能的解决方案，使得基于半导体的光子器件的大规模量产成为可能。
如本文使用的，术语“衬底”可以表示经切割的晶圆的衬底，或者可以指示未经切割的晶圆的衬底。类似地，术语芯片和裸片可以互换使用，除非这种互换会引起冲突。应当理解，术语“层”包括薄膜，除非另有说明，否则不应当解释为指示垂直或水平厚度。
图1是根据本公开示例性实施例的制作半导体器件的方法100的流程图，并且图2A至2I是通过方法100的各个步骤形成的示例结构的示意图。下面参照图1和图2A至2I描述方法100。
在步骤110，提供绝缘体上半导体衬底210。如图2A所示，绝缘体上半导体衬底210包括第一衬底211、第一衬底211上的第一绝缘层212以及第一绝缘层212上的半导体层213。
衬底210可以是任何类型的绝缘体上半导体衬底。在一些实施例中，绝缘体上半导体衬底210可以是绝缘体上硅(silicon-on-insulator,SOI)衬底。SOI衬底商业上可容易获得，并且对于集成光子器件具有良好的特性。在这样的实施例中，第一衬底211可以由任何适当的材料(例如，硅或锗)制成。在示例中，第一衬底211可以具有约725um的厚度。第一绝缘层212可以由任何适当的绝缘材料(例如，二氧化硅)制成，并且在一些实施例中，可以被一般地称为埋氧化物(BOX)层。在示例中，第一绝缘层212可以具有约2um的厚度。半导体层213可以被称为半导体器件层，其中形成各种半导体组件。在一些实施例中，半导体层213可以由硅制成，但是本公开不限于此。在示例中，半导体层213可以具有约220nm的厚度。在本上下文中，参考图2A所示的取向，第一绝缘层212的上侧被称为正面，并且第一绝缘层212的下侧被称为背面。
在步骤120，对半导体层213进行图案化以形成光栅耦合器215，例如，如图2B和2C所示。图2B示意性地示出了当从上方看时，绝缘体上半导体衬底210和光栅耦合器215(以及稍后将描述的光波导217)的布置。图2C示意性地示出了沿图2B中的AA线截取的在步骤120之后的可选步骤中形成的示例结构的截面视图，其中除光栅耦合器215和光波导217之外，还示出了附加的可选特征216和218(稍后描述)。这些可选特征216和218在步骤120之后的可选步骤中被形成，并且为了图示的清楚性未示出于图2B中。将理解的是，光栅耦合器215和光波导217的尺寸和形状仅仅是示意性的，不一定合乎比例。
在半导体层213由硅制成的实施例中，可以利用任何适当的微加工工艺(例如，体硅加工工艺)来制作硅光栅215。在体硅加工工艺的情况下，按照设计图案在半导体(硅)层213中选择性地去除一部分硅材料，形成所设计的微型三维结构，如图2C中所图示的。具体地，硅光栅的图案化工艺可以包括刻蚀，例如湿法刻蚀和干法刻蚀。取决于在刻蚀液中沿不同晶向的刻蚀速率，湿法刻蚀可以分为各向同性刻蚀和各向异性刻蚀。干法刻蚀采用物理方法(例如，溅射、离子刻蚀)或化学方法(例如，反应离子刻蚀)。将理解的是，图2B和2C中示出的光栅耦合器215仅仅是示例性的，并且在其他实施例中，光栅耦合器215可以采用任何其他适当的形式。
在一些实施例中，步骤120还可以包括：对半导体层213进行图案化以形成光波导217。光波导217可以与光栅耦合器215光学耦合，如图2B和2C所示。在图2C的示例中，光波导217被形成为脊形光波导，其包括作为较厚的内脊区和内脊区两侧较薄的外脊区，但是本公开不限于此。附加地或可替换地，各种各样的其他光子器件可以形成在半导体层213中，例如，条形光波导、端面耦合器、波导交叉器或分束器。还可以形成各种各样的基于光波导的有源器件，例如，电光调制器、热光调制器、电吸收调制器或光探测器。
在半导体层213被图案化之后，半导体层213的被移除的部分可以由适当的介电材料(例如，二氧化硅)填充，以防止半导体层213中出现空洞。在示例中，二氧化硅可以通过高密度等离子体(HDP)沉积工艺沉积在经图案化的半导体层213中。
在步骤130，在半导体层213背离第一绝缘层212的一侧形成彼此堆叠的至少一个功能层，例如，如图2D所示。如本文使用的，术语“功能层”可以是指具有电学功能和/或光学功能的任何适当的层。作为示例而非限制，功能层可以包括其中形成引线、电极和/或天线等元件的导电层和/或用于提供绝缘性的绝缘层。
如图2D所示，在一些实施例中，步骤130包括：在半导体层213的背离第一绝缘层212一侧形成第二绝缘层221。第一绝缘层212和第二绝缘层221具有小于半导体层213的折射率的折射率。第一绝缘层212和第二绝缘层221的示例包括但不限于二氧化硅。在光波导217被图案化在半导体层213中的实施例中，第一绝缘层212和第二绝缘层221的存在可以为光波导217中的光信号提供全内反射的条件，提高光传输效率。二氧化硅还可以为半导体层213中的半导体材料(例如，硅)提供钝化。在一些示例中，第二绝缘层221可以通过等离子体增强化学汽相沉积(PECVD)来形成。
除第二绝缘层221之外，还可以根据具体的器件设计要求形成另外的功能层，如后面将讨论的。为了描述的目的，此处列出另外的功能层的一些示例：图案化导电层222、层间介电层(IDL)223、包括两层金属(M1和M2)的电极结构224和225、以及由第一介电层226和第二介电层227的重复堆叠形成的多个金属间介电层(IMD)，如图2D所示的。这些另外的功能层将在稍后结合具体的有源光子器件进行具体描述。
在图2D的示例中，至少一个功能层包括作为最上层的第二介电层227。最上层的第二介电层227在本上下文中也被称为第三绝缘层。第三绝缘层可以由氧化物(例如，二氧化硅)制成。在一些实施例中，第三绝缘层的厚度可以是可调的。这可以通过例如氧化物沉积和平坦化(例如，化学机械抛光(CMP))来实现。具有可调厚度的第三绝缘层对于一些光子器件而言可以是有利的。例如，对于端面耦合器而言，半导体层213上下两侧的包层厚度会影响耦合效率。通过调整(变厚或变薄)第三绝缘层的厚度至所需的厚度，可以改善端面耦合器的耦合效率。
将理解的是，尽管图2D示出了示例性的多个功能层，但是可以根据具体的应用和/或需求来确定所需要形成的功能层的类型和/或数量。
在步骤140，在至少一个功能层背离半导体层213的一侧，将至少一个功能层与载体衬底240进行键合，例如，如图2E所示。
步骤140可以通过正常的键合工艺来实现。在图2E的示例中，图2D中示出的结构现在被翻转，使得图2D中位于最上层的第三绝缘层227现在位于最下层，以便与载体衬底240键合。在一些实施例中，载体衬底240可以包括硅衬底和硅衬底上的二氧化硅层。在这种情况下，可以利用低温键合工艺将第三绝缘层227(由例如二氧化硅制成)与载体衬底240中的二氧化硅层进行键合。在完成键合之后，可以对图2E所示的半导体器件结构进行所谓背面工艺。
在步骤150，完全移除第一衬底211，以使得在光栅耦合器215与半导体器件的位于第一绝缘层212背离半导体层213一侧的外部之间，经由第一绝缘层212而不经由第一衬底211提供光学传输通道，例如，如图2F所示。
在一些实施例中，步骤150可以通过刻蚀来实现。在第一绝缘层212由二氧化硅制成并且半导体层213由硅制成的实施例中，可使用对二氧化硅具有高选择比的四甲基氢氧化铵(TMAH)溶液进行刻蚀。可替换地，可以通过湿法刻蚀使第一衬底211变薄，并且然后使用干法刻蚀完全移除第一衬底211。在步骤150之后，第一衬底211被完全移除，并且第一绝缘层212被露出，如图2F所示。图2F还示出了一些附加的特征(例如，背孔251)，其将在稍后进一步描述。
第一衬底211的完全移除使得半导体层213中的光栅耦合器215能够从背面耦入和/或耦出光学信号，而不受正面介电材料层的影响，从而消除了从正面进行开窗工艺的需要。作为结果，在光栅耦合器215的正面，金属布线不再受限制，提供了更高的设计自由度。而且，完全移除第一衬底211可以优化有源器件的性能，例如，降低的微波损耗、改善的阻抗匹配和折射率匹配。这种优化相较于从正面钻孔然后掏空一部分衬底的相关技术而言，提供了附加的优点，诸如工艺简单、结构稳固。总之，方法100可以提供一种通用的工艺平台，有利于半导体光子器件的大规模量产。
在一些实施例中，方法100还可以包括：在完全移除第一衬底211之后，调整第一绝缘层212的厚度。在需要较厚的第一绝缘层212的情况下，第一绝缘层212可以通过适当的工艺被增厚。在示例中，在第一绝缘层212上沉积第一绝缘层212的材料，并且然后使沉积的材料平坦化以使得沉积有所述材料的第一绝缘层212具有预定厚度。例如，原始的第一绝缘层212由二氧化硅制成并具有2um的厚度，在这种情况下，若需要更厚的第一绝缘层212，则可以在第一绝缘层212上沉积二氧化硅材料，并且所沉积的二氧化硅然后通过CMP工艺被平坦化。结果得到的第一绝缘层212可以具有例如大于2um且小于等于6um的厚度。当然，在需要较薄的第一绝缘层212的情况下，第一绝缘层212可以通过适当的工艺(例如，CMP)被直接减薄至所需的厚度。具有可调厚度的第一绝缘层212对于一些特定应用而言可以是有利的。例如，对于端面耦合器而言，半导体层213上下两侧的包层厚度会影响耦合效率。通过增厚第一绝缘层212，可以使得半导体层213上下两侧的包层具有大致相等的厚度，从而改善端面耦合器的耦合效率。又例如，对于有源光子器件而言，较薄的第一绝缘层212对于散热可能是有利的。
在一些实施例中，方法100还可以包括：在第一绝缘层212的背离半导体层213一侧形成金属布线层262。如图2G所示，金属布线层262在载体衬底240上的正交投影与光栅耦合器215在载体衬底240上的正交投影不重叠。这确保光栅耦合器215的背面无金属布线，从而防止光栅耦合器215的耦合效率受影响。金属布线层262可以由任何适当的金属(例如，铝)形成。在一些实施例中，可以提供抗氧化层以便防止金属布线层262被氧化。在图2G的示例中，在背离第一绝缘层212的方向上形成依次堆叠的第一抗氧化层261、金属布线层262和第二抗氧化层263，使得金属布线层262被夹在上下两个抗氧化层261和263之间。抗氧化层261和263可以由任何适当的材料(例如，氮化钛)形成。
在一些实施例中，金属布线层262可以包括金属隔离框270，如图2G所示。图2G还示出了一些附加的特征，例如上面描述的抗氧化层261和263。金属隔离框270用于防止去往/来自光栅耦合器215的光信号对其他光学元件(例如，另一光栅)形成干扰。图2H示意性地示出了金属隔离框270和光栅耦合器215的顶视图。如图2H所示，金属隔离框270在载体衬底240上的正交投影包围光栅耦合器215在载体衬底240上的正交投影。金属隔离框270可以通过对金属布线层262(以及潜在地，抗氧化层261和263)进行图案化来形成。经图案化之后，金属布线层262中的金属图案(例如，金属隔离框270)的侧壁被露出。为了保护这些侧壁免于氧化，还可以进一步在图案化的金属布线层262上覆盖钝化层265，如图2I所示。钝化层265可以由任何适当的材料(例如，二氧化硅)形成。
上面一般地描述了方法100的示例性实施例，其中在半导体层213中形成无源光子器件(例如，光栅耦合器215和/或光波导217)。作为半导体光子器件工艺平台，方法100可以用于基于光波导制作各种有源光子器件，例如电光调制器和热光调制器。方法100的这样的实施例在下面被描述。
返回参考图2C，方法100还可以包括：在形成彼此堆叠的至少一个功能层之前，对半导体层213的分别位于光波导217两侧的第一区域216和第二区域218中的至少其中之一进行掺杂。第一区域216和第二区域218在第一绝缘层212上的正交投影与光波导217在第一绝缘层212上的正交投影毗连且不重叠。在一些实施例中，还可以对光波导217的位于第一区域216和第二区域218之间的部分(下文称为“被调制部分”)进行掺杂。取决于要形成的特定有源光子器件，第一区域216和第二区域218(以及可选地，光波导217的被调制部分)可以被掺杂成特定的类型(P型或N型、重掺杂或轻掺杂)。在形成电光调制器的示例性实施例中，第一区域216和被调制部分的与第一区域216毗连的子部分可以被掺杂成P型半导体和N型半导体中的一个，而第二区域218和被调制部分的与第二区域218毗连的子部分可以被掺杂成P型半导体和N型半导体中的另一个。这样，第一区域216、被调制部分以及第二区域218形成PN结。通过在第一区域216和第二区域218施加调制信号，可以改变光波导217的被调制部分中的载流子浓度。这进而使光波导217的被调制部分的折射率发生改变，从而实现对光的调制。将理解的是，在其他实施例中，电光调制器可以通过采用其他电学结构而形成为其他形式，例如MOS电容型调制器(其中氧化物阻挡层(oxide barrier)被插入光波导217的被调制部分中以在第一区域216和第二区域218之间形成电容结构)或者PIN型调制器(其中光波导217的被调制部分未被掺杂)。还将理解的是，电光调制器可以采用各种光学结构，例如马赫-增德尔干涉仪(MZI)或微环谐振腔(MRR)。在形成热光调制器的示例性实施例中，第一区域216和第二区域218可以被掺杂成重掺杂的N型半导体，并且光波导217的被调制部分可以不被掺杂或者被掺杂成轻掺杂的N型半导体。通过在第一区域216和第二区域218施加调制信号，可以使光波导217的被调制部分产生热量，从而改变光波导217中的光场的相位。将理解的是，在其他实施例中，热光调制器可以通过采用其他电学结构而形成为其他形式。例如，仅对第一区域216(或第二区域218)进行轻掺杂，通过在第一区域216(或第二区域218)的两端施加调制信号，可以产生热量。产生的热量可以传导至靠近第一区域216(或第二区域218)的光波导217的被调制部分，从而改变光波导217中的光场的相位。将理解的是，无论是电光调制器还是热光调制器，光波导217的被调制部分沿着光传播的方向可以只占据光波导217的一段。
然后，形成彼此堆叠的至少一个功能层的步骤130还可以包括：在第二绝缘层221的背离半导体层213一侧形成图案化导电层222，如图2D所示。如下面将描述的，图案化导电层222可以包括不同的图案部分以充当刻蚀停止层和/或(热光调制器的)热源。如图2D所示，在图案化导电层222上覆盖介电材料，形成层间介电层223。
接下来，形成贯穿第二绝缘层221(在图2D的示例中，连同层间介电层223)且与第一区域216和第二区域218中的相应区域电连接的相应接触孔231和232。在实施例中，接触孔231和232可以被填充导电材料(例如，钨或铜)以提供电连接性。
然后，形成彼此堆叠的至少一个功能层的步骤130还可以包括：在图案化导电层222的背离第二绝缘层221一侧形成相应的电极结构224和225。相应的电极结构224和225分别电连接相应接触孔231和232，如图2D所示。在图2D的示例中，电极结构224和225被形成为两层金属M1和M2的堆叠，但是在其他实施例中，电极结构224和225可以被形成为更少或更多层金属。各层金属M1和M2通过填充有导电材料(例如，铜)的通孔彼此电连接。由第一介电层226和第二介电层227的重复堆叠形成的多个金属间介电层(IMD)在金属层之间提供电绝缘。在示例中，第一介电层226可以由氮化硅制成，并且第二介电层227可以由二氧化硅制成。氮化硅具有较好的钝化效果，但是其沉积之后，界面处的缺陷密度较高。二氧化硅具有劣于氮化硅的钝化效果，但是其沉积之后，界面处的缺陷密度较低。因此，采用氮化硅和二氧化硅的叠层结构提供了二者的组合优点，从而得到良好的层间绝缘效果。
仍然参考图2D，图案化导电层222可以包括对应于相应的电极结构224和225的相应第一图案部分222a。虽然在图2D的截面视图中仅示出了对应于电极结构225的一个第一图案部分222a，但是将理解的是，在另一不同的截面中可以存在对应于电极结构224的另一第一图案部分222a。相应第一图案部分222a中的每一个在第一绝缘层212上的正交投影与相应的电极结构224和225中的一个对应电极结构在第一绝缘层212上的正交投影部分地重叠，如图2E所示。
为了提供到电极结构224和225的电连接，可以从背面形成多个背孔251，如图2F所示。在这样的实施例中，方法100还包括：通过刻蚀形成多个背孔251，所述多个背孔从第一绝缘层212的背离半导体层213的表面延伸至相应第一图案部分222a。相应第一图案部分222a充当多个背孔251的刻蚀停止层。然后，继续刻蚀，以使得多个背孔251贯穿相应第一图案部分222a且延伸至相应的电极结构224和225。在实施例中，多个背孔251可以被填充导电材料(例如，钨或铜)以提供电连接性。与没有刻蚀停止层的情况相比，第一图案部分222a的存在提供了有利的优点。如果没有第一图案部分222a，刻蚀过程将直接停止在金属层M1处，导致电极材料的过多损耗以及因此可能的电学缺陷。由于第一图案部分222a的存在，背孔251的刻蚀在两个阶段中完成，从而允许更精确地控制电极材料的损耗量并且因此提高产品的良率。在一些示例中，第一图案部分222a可以距离金属层M1约150nm。将理解的是，虽然在图2F的截面视图中仅示出了对应于电极结构225的两个背孔251，但是在另一不同的截面中可以存在对应于电极结构224的另外的背孔251。还将理解的是，连接到每个电极结构的背孔251的数目不一定是两个，而是可以更少或更多。
在形成背孔251之后，方法100还可以包括：在第一绝缘层212的背离半导体层213一侧形成相应的焊盘260，所述相应的焊盘260经由多个背孔251中的对应背孔分别电连接至相应的电极结构224和225。图2G和2I示出了焊盘260的示例结构。在该示例中，形成相应的焊盘包括：形成在背离第一绝缘层212的方向上依次堆叠的第一抗氧化层261、金属布线层262和第二抗氧化层263；对第一抗氧化层261、金属布线层262和第二抗氧化层263进行图案化以形成相应的焊盘区域；形成覆盖图案化后的第二抗氧化层263的钝化层265；以及移除每个焊盘区域中的钝化层265和第二抗氧化层263的一部分，以露出该焊盘区域中的金属布线层262的一部分。如图2I所示，焊盘260上开设有窗口266，使得外部的调制信号能够被直接施加到焊盘260中的金属布线层262，并且通过背孔251、电极结构224和225、以及接触孔231和232被传输到半导体层213中的第一区域216和第二区域218，实现如上所述的电光调制或热光调制。将理解的是，虽然在图2G的截面视图中仅示出了对应于电极结构225的焊盘260，但是在另一不同的截面中可以存在对应于电极结构224的另外的焊盘260。
在一些实施例中，代替第一图案部分222a或除第一图案部分222a之外，图案化导电层222可以包括第二图案部分222b。第二图案部分222b在第一绝缘层212上的正交投影与光波导217在第一绝缘层212上的正交投影至少部分地重叠，如图2D-2G和2I所示。在这样的实施例中，第二图案部分222b和光波导217两者形成热光调制器，其中第二图案部分222b充当热源，其在被施加调制信号时向光波导217传递热量，从而影响其模场分布，实现光场相位的变化。为了图示的清楚，在这些图中未示出到第二图案部分222b的电连接，但是将理解的是，可以通过任何适当的手段(例如，类似于电极结构224和225以及背孔251的金属互连)向第二图案部分222b提供电连接。在示例中，第二图案部分222b可以由氮化钛制成，但是本公开不限于此。在图案化导电层222包括第一图案部分222a和第二图案部分222b两者的实施例中，可以通过对导电材料的层进行一次图案化来同时形成第一图案部分222a和第二图案部分222b，从而简化工艺。
上面关于图1和图2A-2I描述了方法100及其各种变型。将理解的是，不要求这些操作必须以所描述的特定顺序执行，也不要求必须执行所有描述的操作以获得期望的结果。例如，形成光波导217的步骤可以在形成光栅耦合器215的步骤之前被执行。又例如，形成金属隔离框270的步骤可以被省略。
已经描述了制作半导体器件的方法实施例，结果得到的半导体器件的结构将是清楚明白的。在下文中，为了完备性起见，结合图2I来描述半导体器件的示例性实施例。半导体器件实施例提供与方法实施例相同或相应的优点，关于这些优点的详细描述为了简洁性起见被省略。
如图2I所示，半导体器件200包括：第一绝缘层212、与第一绝缘层212堆叠的半导体层213、与半导体层213对向设置的载体衬底240、以及在半导体层213与载体衬底240之间彼此堆叠的至少一个功能层。半导体层213包括光栅耦合器215。在第一绝缘层212的背离半导体层213的整个表面上未设置半导体材料，以使得在光栅耦合器215与半导体器件200的位于第一绝缘层212背离半导体层213一侧的外部之间，经由第一绝缘层212而不经由半导体材料提供光学传输通道。
在一些实施例中，至少一个功能层可以包括：位于半导体层213的背离第一绝缘层212一侧的第二绝缘层221。第一绝缘层212和第二绝缘层221具有小于半导体层213的折射率的折射率。半导体层213还可以包括与光栅耦合器215光学耦合的光波导217。
在一些实施例中，至少一个功能层还可以包括：位于第二绝缘层221的背离半导体层213一侧的图案化导电层222。
在一些实施例中，半导体层213可以包括：分别位于光波导217两侧的第一掺杂区域216和第二掺杂区域218。第一掺杂区域216和第二掺杂区域218在第一绝缘层212上的正交投影与光波导217在第一绝缘层212上的正交投影毗连且不重叠。半导体器件200还可以包括：贯穿第二绝缘层221且与第一掺杂区域216和第二掺杂区域218中的相应区域电连接的相应接触孔231和232。至少一个功能层还可以包括：位于图案化导电层222的背离第二绝缘层221一侧的相应的电极结构224和225。相应的电极结构224和225分别电连接相应接触孔231和232。
在一些实施例中，图案化导电层222可以包括：对应于相应的电极结构224和225的相应第一图案部分222a。相应第一图案部分222a中的每一个在第一绝缘层212上的正交投影与相应的电极结构224和225中的一个对应电极结构在第一绝缘层212上的正交投影部分地重叠。半导体器件200还可以包括多个背孔251和相应的焊盘260。多个背孔251从第一绝缘层212的背离半导体层213的表面延伸至相应的电极结构224和225。相应的焊盘260位于第一绝缘层212的背离半导体层213一侧，并且经由多个背孔251中的对应背孔分别电连接至相应的电极结构224和225。
在一些实施例中，相应的焊盘260可以包括：在背离第一绝缘层212的方向上依次堆叠的第一抗氧化层261、金属布线层262和第二抗氧化层263。半导体器件200还可以包括：覆盖第二抗氧化层263的钝化层265。每个焊盘中的钝化层265和第二抗氧化层263设置有窗口266以露出该焊盘中的金属布线层262的一部分。
在一些实施例中，图案化导电层222可以包括第二图案部分222b。第二图案部分222b在第一绝缘层212上的正交投影与光波导217在第一绝缘层212上的正交投影至少部分地重叠。在一些示例中，第一绝缘层212可以具有2um至6um的厚度。
在一些实施例中，半导体器件200还可以包括金属布线层262。金属布线层262位于第一绝缘层212的背离半导体层213一侧。金属布线层262在载体衬底240上的正交投影与光栅耦合器215在载体衬底240上的正交投影不重叠。
在一些实施例中，金属布线层262可以包括金属隔离框270。金属隔离框270在载体衬底240上的正交投影包围光栅耦合器215在载体衬底240上的正交投影。
图3是根据本公开示例性实施例的半导体集成电路300的简化框图，其中电子和光子器件均在单个混合裸片(hybrid die)上制造。在一个示例中，半导体集成电路300包括由硅材料制成的单个混合通信模块。该模块包括具有表面区域的基板构件310、覆盖在表面区域的第一部分上的电学硅电路320、覆盖在表面区域的第二部分上的硅光子器件330、耦合在电学硅电路320和硅光子器件330之间的通信总线、耦合到硅光子器件330的光学接口331、以及耦合到电学硅电路320的电学接口321。硅光子器件330可以体现上面关于图2I描述的半导体器件200及其变型中的任一个。
图4是根据本公开示例性实施例的半导体集成电路400的简化框图。在一个示例中，半导体集成电路400包括单个混合通信模块。该模块包括具有表面区域的基板构件410，该基板构件可以是印刷电路板(PCB)或其他构件。该模块包括覆盖在表面区域的第一部分上的电学硅电路420、覆盖在表面区域的第二部分上的硅光子器件430、耦合在电学硅电路420和硅光子器件430之间的通信总线440(例如，PCB走线)、耦合到硅光子器件430的光学接口431、以及耦合到电学硅电路420的电学接口421。硅光子器件430可以体现上面关于图2I描述的半导体器件200及其变型中的任一个。
虽然在附图和和前面的描述中已经详细地说明和描述了本公开，但是这样的说明和描述应当被认为是说明性的和示意性的，而非限制性的；本公开不限于所公开的实施例。通过研究附图、公开内容和所附的权利要求书，本领域技术人员在实践所要求保护的主题时，能够理解和实现对于所公开的实施例的变型。在权利要求书中，词语“包括”不排除未列出的其他元件或步骤，不定冠词“一”或“一个”不排除多个，并且术语“多个”是指两个或两个以上。在相互不同的从属权利要求中记载了某些措施的仅有事实并不表明这些措施的组合不能用来获益。

Claims (24)

1.一种制作半导体器件的方法，包括：
提供绝缘体上半导体衬底，所述绝缘体上半导体衬底包括第一衬底、所述第一衬底上的第一绝缘层以及所述第一绝缘层上的半导体层；
对所述半导体层进行图案化以形成光栅耦合器；
在所述半导体层背离所述第一绝缘层的一侧形成彼此堆叠的至少一个功能层；
在所述至少一个功能层背离所述半导体层的一侧，将所述至少一个功能层与载体衬底进行键合；以及
完全移除所述第一衬底，以使得在所述光栅耦合器与所述半导体器件的位于所述第一绝缘层背离所述半导体层一侧的外部之间，经由所述第一绝缘层而不经由所述第一衬底提供光学传输通道。
2.如权利要求1所述的方法，
其中，所述形成彼此堆叠的至少一个功能层包括：在所述半导体层的背离所述第一绝缘层一侧形成第二绝缘层，
其中，所述第一绝缘层和所述第二绝缘层具有小于所述半导体层的折射率的折射率，以及
其中，所述方法还包括：在所述形成彼此堆叠的至少一个功能层之前，对所述半导体层进行图案化以形成光波导，所述光波导与所述光栅耦合器光学耦合。
3.如权利要求2所述的方法，其中，所述形成彼此堆叠的至少一个功能层还包括：
在所述第二绝缘层的背离所述半导体层一侧形成图案化导电层。
4.如权利要求3所述的方法，还包括：
在所述形成彼此堆叠的至少一个功能层之前，对所述半导体层的分别位于所述光波导两侧的第一区域和第二区域中的至少其中之一进行掺杂，其中，所述第一区域和第二区域在所述第一绝缘层上的正交投影与所述光波导在所述第一绝缘层上的正交投影毗连且不重叠；以及
在所述形成图案化导电层之后，形成贯穿所述第二绝缘层且与所述第一区域和第二区域中的相应区域电连接的相应接触孔，
其中，所述形成彼此堆叠的至少一个功能层还包括：在所述图案化导电层的背离所述第二绝缘层一侧形成相应的电极结构，所述相应的电极结构分别电连接所述相应接触孔。
5.如权利要求4所述的方法，
其中，所述图案化导电层包括：对应于所述相应的电极结构的相应第一图案部分，其中，所述相应第一图案部分中的每一个在所述第一绝缘层上的正交投影与所述相应的电极结构中的一个对应电极结构在所述第一绝缘层上的正交投影部分地重叠，以及
其中，所述方法还包括：
通过刻蚀形成多个背孔，所述多个背孔从所述第一绝缘层的背离所述半导体层的表面延伸至所述相应第一图案部分，其中，所述相应第一图案部分充当所述多个背孔的刻蚀停止层；
继续所述刻蚀，以使得所述多个背孔贯穿所述相应第一图案部分且延伸至所述相应的电极结构；以及
在所述第一绝缘层的背离所述半导体层一侧形成相应的焊盘，所述相应的焊盘经由所述多个背孔中的对应背孔分别电连接至所述相应的电极结构。
6.如权利要求5所述的方法，其中，所述形成相应的焊盘包括：
形成在背离所述第一绝缘层的方向上依次堆叠的第一抗氧化层、金属布线层和第二抗氧化层；
对所述第一抗氧化层、金属布线层和第二抗氧化层进行图案化以形成相应的焊盘区域；
形成覆盖图案化后的所述第二抗氧化层的钝化层；以及
移除每个焊盘区域中的所述钝化层和所述第二抗氧化层的一部分，以露出该焊盘区域中的所述金属布线层的一部分。
7.如权利要求3所述的方法，其中，所述图案化导电层包括第二图案部分，其中，所述第二图案部分在所述第一绝缘层上的正交投影与所述光波导在所述第一绝缘层上的正交投影至少部分地重叠。
8.如权利要求1所述的方法，
其中，所述至少一个功能层包括：用于与所述载体衬底键合的第三绝缘层，以及
其中，所述方法还包括：在将所述至少一个功能层与载体衬底进行键合之前，调整所述第三绝缘层的厚度。
9.如权利要求1所述的方法，还包括：
在完全移除所述第一衬底之后，调整所述第一绝缘层的厚度。
10.如权利要求9所述的方法，其中，所述调整所述第一绝缘层的厚度包括：增厚所述第一绝缘层。
11.如权利要求10所述的方法，其中，所述增厚所述第一绝缘层包括：
在所述第一绝缘层上沉积所述第一绝缘层的材料；以及
使沉积的材料平坦化以使得沉积有所述材料的第一绝缘层具有预定厚度。
12.如权利要求1所述的方法，还包括：
在所述第一绝缘层的背离所述半导体层一侧形成金属布线层，其中，所述金属布线层在所述载体衬底上的正交投影与所述光栅耦合器在所述载体衬底上的正交投影不重叠。
13.如权利要求12所述的方法，其中，所述金属布线层包括金属隔离框，其中，所述金属隔离框在所述载体衬底上的正交投影包围所述光栅耦合器在所述载体衬底上的正交投影。
14.一种半导体器件，包括：
第一绝缘层；
半导体层，与所述第一绝缘层堆叠，所述半导体层包括光栅耦合器；
载体衬底，与所述半导体层对向设置；以及
彼此堆叠的至少一个功能层，位于所述半导体层与所述载体衬底之间，
其中，在所述第一绝缘层的背离所述半导体层的整个表面上未设置半导体材料，以使得在所述光栅耦合器与所述半导体器件的位于所述第一绝缘层背离所述半导体层一侧的外部之间，经由所述第一绝缘层而不经由所述半导体材料提供光学传输通道。
15.如权利要求14所述的半导体器件，
其中，所述至少一个功能层包括：位于所述半导体层的背离所述第一绝缘层一侧的第二绝缘层，
其中，所述第一绝缘层和所述第二绝缘层具有小于所述半导体层的折射率的折射率，以及
其中，所述半导体层还包括与所述光栅耦合器光学耦合的光波导。
16.如权利要求15所述的半导体器件，其中，所述至少一个功能层还包括：位于所述第二绝缘层的背离所述半导体层一侧的图案化导电层。
17.如权利要求16所述的半导体器件，
其中，所述半导体层包括：分别位于所述光波导两侧的第一掺杂区域和第二掺杂区域，其中，所述第一掺杂区域和第二掺杂区域在所述第一绝缘层上的正交投影与所述光波导在所述第一绝缘层上的正交投影毗连且不重叠，
其中，所述半导体器件还包括：贯穿所述第二绝缘层且与所述第一掺杂区域和第二掺杂区域中的相应区域电连接的相应接触孔，以及
其中，所述至少一个功能层还包括：位于所述图案化导电层的背离所述第二绝缘层一侧的相应的电极结构，所述相应的电极结构分别电连接所述相应接触孔。
18.如权利要求17所述的半导体器件，
其中，所述图案化导电层包括：对应于所述相应的电极结构的相应第一图案部分，其中，所述相应第一图案部分中的每一个在所述第一绝缘层上的正交投影与所述相应的电极结构中的一个对应电极结构在所述第一绝缘层上的正交投影部分地重叠，以及
其中，所述半导体器件还包括：
多个背孔，从所述第一绝缘层的背离所述半导体层的表面延伸至所述相应的电极结构；以及
相应的焊盘，位于所述第一绝缘层的背离所述半导体层一侧，所述相应的焊盘经由所述多个背孔中的对应背孔分别电连接至所述相应的电极结构。
19.如权利要求18所述的半导体器件，
其中，所述相应的焊盘包括：在背离所述第一绝缘层的方向上依次堆叠的第一抗氧化层、金属布线层和第二抗氧化层，以及
其中，所述半导体器件还包括：覆盖所述第二抗氧化层的钝化层，其中，每个焊盘中的所述钝化层和所述第二抗氧化层设置有窗口以露出该焊盘中的所述金属布线层的一部分。
20.如权利要求16所述的半导体器件，其中，所述图案化导电层包括：第二图案部分，其中，所述第二图案部分在所述第一绝缘层上的正交投影与所述光波导在所述第一绝缘层上的正交投影至少部分地重叠。
21.如权利要求14所述的半导体器件，其中，所述第一绝缘层具有2um至6um的厚度。
22.如权利要求14所述的半导体器件，还包括：
金属布线层，位于所述第一绝缘层的背离所述半导体层一侧，其中，所述金属布线层在所述载体衬底上的正交投影与所述光栅耦合器在所述载体衬底上的正交投影不重叠。
23.如权利要求22所述的半导体器件，其中，所述金属布线层包括：
金属隔离框，其中所述金属隔离框在所述载体衬底上的正交投影包围所述光栅耦合器在所述载体衬底上的正交投影。
24.一种半导体集成电路，包括如权利要求14～23中任一项所述的半导体器件。
CN202010440056.4A 2020-05-22 2020-05-22 制作半导体器件的方法、半导体器件和半导体集成电路 Active CN111596473B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010440056.4A CN111596473B (zh) 2020-05-22 2020-05-22 制作半导体器件的方法、半导体器件和半导体集成电路
PCT/CN2020/116503 WO2021232643A1 (zh) 2020-05-22 2020-09-21 制作半导体器件的方法、半导体器件和半导体集成电路
US17/943,135 US20230003943A1 (en) 2020-05-22 2022-09-12 Manufacture of semiconductor device with optical transmission channel between optical coupler and outside of the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010440056.4A CN111596473B (zh) 2020-05-22 2020-05-22 制作半导体器件的方法、半导体器件和半导体集成电路

Publications (2)

Publication Number Publication Date
CN111596473A true CN111596473A (zh) 2020-08-28
CN111596473B CN111596473B (zh) 2021-02-12

Family

ID=72189161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010440056.4A Active CN111596473B (zh) 2020-05-22 2020-05-22 制作半导体器件的方法、半导体器件和半导体集成电路

Country Status (3)

Country Link
US (1) US20230003943A1 (zh)
CN (1) CN111596473B (zh)
WO (1) WO2021232643A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021232643A1 (zh) * 2020-05-22 2021-11-25 联合微电子中心有限责任公司 制作半导体器件的方法、半导体器件和半导体集成电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12066658B2 (en) * 2022-04-21 2024-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated optical devices and methods of forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140376857A1 (en) * 2013-06-24 2014-12-25 Stmicroelectronics Sa Photonic integrated circuit and fabrication process
CN107408589A (zh) * 2015-01-05 2017-11-28 纽约州立大学研究基金会 包括波导材料的集成光子器件
US20180003898A1 (en) * 2016-06-30 2018-01-04 International Business Machines Corporation Sacrificial coupler for testing v-grooved integrated circuits
CN110265866A (zh) * 2018-03-12 2019-09-20 原子能和替代能源委员会 包括光学连接到硅波导的激光器的光子器件及制造方法
CN110892301A (zh) * 2017-04-27 2020-03-17 纽约州立大学研究基金会 晶圆规模键合的有源光子中介层

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461441B2 (en) * 2015-02-09 2016-10-04 Stmicroelectronics Sa Integrated hybrid laser source compatible with a silicon technology platform, and fabrication process
FR3054926B1 (fr) * 2016-08-08 2018-10-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un modulateur des pertes de propagation et de l'indice de propagation d'un signal optique
CN111596473B (zh) * 2020-05-22 2021-02-12 联合微电子中心有限责任公司 制作半导体器件的方法、半导体器件和半导体集成电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140376857A1 (en) * 2013-06-24 2014-12-25 Stmicroelectronics Sa Photonic integrated circuit and fabrication process
CN107408589A (zh) * 2015-01-05 2017-11-28 纽约州立大学研究基金会 包括波导材料的集成光子器件
US20180003898A1 (en) * 2016-06-30 2018-01-04 International Business Machines Corporation Sacrificial coupler for testing v-grooved integrated circuits
CN110892301A (zh) * 2017-04-27 2020-03-17 纽约州立大学研究基金会 晶圆规模键合的有源光子中介层
CN110265866A (zh) * 2018-03-12 2019-09-20 原子能和替代能源委员会 包括光学连接到硅波导的激光器的光子器件及制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021232643A1 (zh) * 2020-05-22 2021-11-25 联合微电子中心有限责任公司 制作半导体器件的方法、半导体器件和半导体集成电路

Also Published As

Publication number Publication date
CN111596473B (zh) 2021-02-12
WO2021232643A1 (zh) 2021-11-25
US20230003943A1 (en) 2023-01-05

Similar Documents

Publication Publication Date Title
US11217737B2 (en) Methods and apparatus providing thermal isolation of photonic devices
US20230003943A1 (en) Manufacture of semiconductor device with optical transmission channel between optical coupler and outside of the semiconductor device
US9484482B2 (en) Efficient optical (light) coupling
US10466415B2 (en) Semiconductor device and method of manufacturing the same
US8299555B2 (en) Semiconductor optoelectronic structure
CN113568105B (zh) 一种波导层间耦合结构及其制备方法
KR102163885B1 (ko) 전계흡수 광변조 소자 및 그 제조 방법
US20210116637A1 (en) Si Photonic Platform and Photonic Interposer
CN114400236B (zh) 集成硅光调制器和锗硅探测器的硅光集成芯片及制备方法
CN111562688B (zh) 制作半导体器件的方法、半导体器件和半导体集成电路
CN111562687B (zh) 制作半导体器件的方法、半导体器件和半导体集成电路
CN111580289B (zh) 制作半导体器件的方法、半导体器件和半导体集成电路
CN112630996A (zh) 基于氮化硅脊型波导的嵌入型石墨烯光调制器及制作方法
JP3879669B2 (ja) 光導波路型光スイッチ及びその製造方法
CN111952155B (zh) 半导体装置及其制造方法和半导体集成电路
US20240210743A1 (en) Electro-optic modulator and preparation method therefor
TW201901979A (zh) 半導體裝置
CN114442342A (zh) 光学移相器及其制造方法
CN115373078A (zh) 光学装置及其制造方法以及光学系统
CN115421322A (zh) 调制器及其制作方法
CN116500721A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant