CN112269724A - 一种存储控制器累计上电时间的记录装置及方法 - Google Patents

Abstract

本申请公开了一种存储控制器累计上电时间的记录装置及方法，该记录装置包括存储模块和控制模块，其中，所述控制模块用于执行以下步骤：当存储控制器上电，读取所述存储模块中上电标志位的标志位数值；判断所述标志位数值是否为预设标志值；若否，将所述上电标志位的值置为所述预设标志值，同时将所述存储模块中计时区的值置为0；重复以下步骤：启动计时器，计时达到预设时间段后对所述计时区的值加所述预设时间段。本申请根据标志位数值判断控制模块是否需要对计时区清零，只要存储控制器不下电，计时操作会重复进行，上电时间持续累加，从而实现了对存储控制器上电累积时间的记录功能。

Description

一种存储控制器累计上电时间的记录装置及方法

技术领域

本发明涉及存储控制器硬件设计领域，特别涉及一种存储控制器累计上电时间的记录装置及方法。

背景技术

存储控制器的可靠性，是评价存储控制器的重要指标之一，通过存储控制器的上电累计时间可对存储控制器可靠性进行观察。同时存储控制器的上电累计时间对存储控制器的硬件维护有重要作用，如通过综合分析存储控制器的上电累计时间和存储控制器的故障现象，可以总结出存储控制器故障的部分统计规律，进而对存储控制器进行有针对性地改进，以提高存储控制器的可靠性。

当前存储控制器还没有上电累计时间的记录方法，如何提供一种解决上述技术问题的方案是目前本领域技术人员需要解决的问题。

发明内容

有鉴于此，本发明的目的在于提供一种存储控制器累计上电时间的记录装置及方法，以便对存储控制器的上电时间进行累计。其具体方案如下：

一种存储控制器累计上电时间的记录装置，包括存储模块和控制模块，其中，所述控制模块用于执行以下步骤：

当存储控制器上电，读取所述存储模块中上电标志位的标志位数值；

判断所述标志位数值是否为预设标志值；若否，将所述上电标志位的值置为所述预设标志值，同时将所述存储模块中计时区的值置为0；

重复以下步骤：

启动计时器，计时达到预设时间段后对所述计时区的值加所述预设时间段。

优选的，所述预设时间段为1分钟。

优选的，所述控制模块具体为CPLD或FPGA。

优选的，所述存储模块为EEPROM存储芯片。

优选的，所述存储模块和所述控制模块通过I2C接口连接。

优选的，所述计时达到预设时间段后对所述计时区的值加所述预设时间段的过程，具体包括：

计时达到预设时间段后，获取所述计时区的当前值，对当前值加所述预设时间段后写入所述计时区。

优选的，所述记录装置由所述存储控制器的内部电源电路供电。

相应的，本申请公开了一种存储控制器累计上电时间的记录方法，应用于如上文任一项所述存储控制器累计上电时间的记录装置中的控制模块，该记录方法包括：

当存储控制器上电，读取所述存储模块中上电标志位的标志位数值；

判断所述标志位数值是否为预设标志值；若否，将所述上电标志位的值置为所述预设标志值，同时将所述存储模块中计时区的值置为0；

重复执行以下步骤：

启动计时器，计时达到预设时间段后对所述计时区的值加所述预设时间段。

本申请公开了一种存储控制器累计上电时间的记录装置，包括存储模块和控制模块，其中，所述控制模块用于执行以下步骤：当存储控制器上电，读取所述存储模块中上电标志位的标志位数值；判断所述标志位数值是否为预设标志值；若否，将所述上电标志位的值置为所述预设标志值，同时将所述存储模块中计时区的值置为0；重复以下步骤：启动计时器，计时达到预设时间段后对所述计时区的值加所述预设时间段。本申请根据标志位数值判断控制模块是否需要对计时区清零，只要存储控制器不下电，计时操作会重复进行，上电时间持续累加，从而实现了对存储控制器上电累积时间的记录功能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例中一种存储控制器累计上电时间的记录装置的结构分布图；

图2为本发明实施例中一种存储控制器累计上电时间的记录方法的步骤流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

现有技术中存储控制器还没有上电累计时间的记录方法，本申请根据标志位数值判断控制模块是否需要对计时区清零，只要存储控制器不下电，计时操作会重复进行，上电时间持续累加，从而实现了对存储控制器上电累积时间的记录功能。

本发明实施例公开了一种存储控制器累计上电时间的记录装置，包括存储模块1和控制模块2，其中，控制模块2用于执行以下步骤：

当存储控制器上电，读取存储模块1中上电标志位的标志位数值；

判断标志位数值是否为预设标志值；若否，将上电标志位的值置为预设标志值，同时将存储模块1中计时区的值置为0；

重复以下步骤：

启动计时器，计时达到预设时间段后对计时区的值加预设时间段。

可以理解的是，本实施例中所记录的累计上电时间，为标志位数值为预设标志值时，存储控制器多次上电的累计时间。上电标志位的设置，目的是判断控制模块是否处于累计上电时间的工作过程中，若标志位数值不是预设标志值，则意味着存储控制器为首次上电，计时区原有存储的时间计数无效，或存在对计时区清零的需求，因此在标志位数值非预设标志值时，将上电标志位的值置为预设标志位并对计时区清零，从0开始计时。其中，预设标志位可为某一特定数字，具体选择不作限制。

具体的，本实施例中预设时间段可设置为1分钟。预设时间段与计时区更新频率相关，预设时间段越短，更新频率越高，因此在设置预设时间段时，需要兼顾累计时间的准确和记录装置的运行功耗。

可以理解的是，计时达到预设时间段后对计时区的值加预设时间段的过程，具体包括：

计时达到预设时间段后，获取计时区的当前值，对当前值加预设时间段后写入计时区。

进一步的，在记录装置的各模块选型时，控制模块2具体可选择为CPLD(ComplexProgrammable Logic Device，复杂可编程逻辑器件)或FPGA(Field Programmable GateArray，即现场可编程门阵列)，存储模块1可选择为EEPROM存储芯片(ElectricallyErasable Programmable read only memory，带电可擦可编程只读存储器)，存储模块1和控制模块2通过I2C接口连接。

可以理解的是，为了保证存储控制器下电时记录装置同步停止计时，通常记录装置由存储控制器的内部电源电路供电。当然，除了这种方法外，也可以由控制模块3来判断存储控制器是否上电或下电，此时可由独立电源或备用电源为记录装置供电，以保证记录装置的稳定性。

本申请实施例公开了一种存储控制器累计上电时间的记录装置，包括存储模块和控制模块，其中，所述控制模块用于执行以下步骤：当存储控制器上电，读取所述存储模块中上电标志位的标志位数值；判断所述标志位数值是否为预设标志值；若否，将所述上电标志位的值置为所述预设标志值，同时将所述存储模块中计时区的值置为0；重复以下步骤：启动计时器，计时达到预设时间段后对所述计时区的值加所述预设时间段。本申请根据标志位数值判断控制模块是否需要对计时区清零，只要存储控制器不下电，计时操作会重复进行，上电时间持续累加，从而实现了对存储控制器上电累积时间的记录功能。

相应的，本申请实施例公开了一种存储控制器累计上电时间的记录方法，应用于如上文实施例中存储控制器累计上电时间的记录装置中的控制模块，参见图2所示，该记录方法包括：

S1：当存储控制器上电，读取存储模块中上电标志位的标志位数值；

S2：判断标志位数值是否为预设标志值；

S3：若否，将上电标志位的值置为预设标志值，同时将存储模块中计时区的值置为0；

若是，则跳过步骤S3直接执行步骤S4。

S4：重复执行以下步骤：

启动计时器，计时达到预设时间段后对计时区的值加预设时间段。

本申请根据标志位数值判断控制模块是否需要对计时区清零，只要存储控制器不下电，计时操作会重复进行，上电时间持续累加，从而实现了对存储控制器上电累积时间的记录功能。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本发明所提供的一种存储控制器累计上电时间的记录装置及方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (8)

1.一种存储控制器累计上电时间的记录装置，其特征在于，包括存储模块和控制模块，其中，所述控制模块用于执行以下步骤：

当存储控制器上电，读取所述存储模块中上电标志位的标志位数值；

判断所述标志位数值是否为预设标志值；若否，将所述上电标志位的值置为所述预设标志值，同时将所述存储模块中计时区的值置为0；

重复以下步骤：

启动计时器，计时达到预设时间段后对所述计时区的值加所述预设时间段。

2.根据权利要求1所述记录装置，其特征在于，

所述预设时间段为1分钟。

3.根据权利要求1所述记录装置，其特征在于，

所述控制模块具体为CPLD或FPGA。

4.根据权利要求1所述记录装置，其特征在于，

所述存储模块为EEPROM存储芯片。

5.根据权利要求1所述记录装置，其特征在于，

所述存储模块和所述控制模块通过I2C接口连接。

6.根据权利要求1至5任一项所述记录装置，其特征在于，所述计时达到预设时间段后对所述计时区的值加所述预设时间段的过程，具体包括：

计时达到预设时间段后，获取所述计时区的当前值，对当前值加所述预设时间段后写入所述计时区。

7.根据权利要求6所述记录装置，其特征在于，所述记录装置由所述存储控制器的内部电源电路供电。

8.一种存储控制器累计上电时间的记录方法，其特征在于，应用于如权利要求1至7任一项所述存储控制器累计上电时间的记录装置中的控制模块，该记录方法包括：

当存储控制器上电，读取所述存储模块中上电标志位的标志位数值；

判断所述标志位数值是否为预设标志值；若否，将所述上电标志位的值置为所述预设标志值，同时将所述存储模块中计时区的值置为0；

重复执行以下步骤：

启动计时器，计时达到预设时间段后对所述计时区的值加所述预设时间段。

Images