CN112262531B - 环通输出电路、电视调谐器和射频接收系统 - Google Patents
环通输出电路、电视调谐器和射频接收系统 Download PDFInfo
- Publication number
- CN112262531B CN112262531B CN201880094527.1A CN201880094527A CN112262531B CN 112262531 B CN112262531 B CN 112262531B CN 201880094527 A CN201880094527 A CN 201880094527A CN 112262531 B CN112262531 B CN 112262531B
- Authority
- CN
- China
- Prior art keywords
- circuit
- loop
- output
- buffer
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/50—Tuning indicators; Automatic tuning control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
- H04B1/12—Neutralising, balancing, or compensation arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
- H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/148—Video amplifiers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Amplifiers (AREA)
Abstract
一种环通输出电路、电视调谐器和射频接收系统,该电视调谐器包括射频接收电路和环通输出电路;其中:射频接收电路包括低噪声放大器、第一滤波器和第一模数转换器,用于依次对接收到的信号进行低噪声放大、滤波和模数转换;环通输出电路包括第一环通缓冲器,第一环通缓冲器包括电压缓冲电路和反馈电路,电压缓冲电路用于对第一滤波器的输入端处输出的信号或者第一滤波器的输出端处输出的信号进行电压缓冲,电压缓冲电路的输出端输出的信号用于进行环通输出,反馈电路用于将电压缓冲电路的输出端输出的信号反馈到电压缓冲电路的输入端,以提高电压缓冲电路的环路增益。实施本申请实施例,可以降低环通输出电路结构的复杂度和环通输出电路的功耗。
Description
技术领域
本申请涉及电路技术领域,尤其涉及一种环通输出电路、电视调谐器和射频接收系统。
背景技术
环通输出(loop though,LT)是指在视频信号进行输出时,把一路视频信号输送给多个设备使用。视频的环通输出可以应用在多种场景下,例如监控视频的环通输出、卫星电视视频信号的环通输出。
目前,在电视接收系统中,视频信号在以射频(radio frequency,RF)信号的形式接收之后,电视调谐器(TV tuner)可以对射频信号进行放大、滤波和模数转换等处理过程。之后电视设备可以根据上述处理后输出的信号进行视频播放。在电视接收系统中,往往是在射频信号进行放大之前或者在射频信号进行放大之后引出环通输出电路。环通输出电路可以包含多条通路,多条通路中每条通路输出的信号均可以通过电视设备进行视频播放。
然而,从视频信号进行放大前后引出的多条通路中,针对每条通路来说,传输的视频信号仍然需要经过放大、滤波、模数转换处理。另外,在信号经过环通输出后,一般仍然需要一定程度放大,并且要求放大增益可调。因此环通输出后的每条通路均需要实现信号放大的增益范围和增益档位,从而使环通输出电路的硬件实现方案更加复杂,且增加了环通输出电路的功耗。
发明内容
本申请实施例公开了一种环通输出电路、电视调谐器和机顶盒,可以降低环通输出电路实现方案的复杂度,并减少功耗。
第一方面,本申请实施例提供一种电视调谐器,所述电视调谐器包括射频接收电路和环通输出电路;其中:所述射频接收电路包括低噪声放大器、第一滤波器和第一模数转换器,用于依次对接收到的信号进行低噪声放大、滤波和模数转换;所述环通输出电路包括第一环通缓冲器,所述第一环通缓冲器包括电压缓冲电路和反馈电路,所述电压缓冲电路用于对所述第一滤波器的输入端处输出的信号或者所述第一滤波器的输出端处输出的信号进行电压缓冲,所述电压缓冲电路的输出端输出的信号用于进行环通输出,所述反馈电路用于将所述电压缓冲电路的输出端输出的信号反馈到所述电压缓冲电路的输入端,以提高所述电压缓冲电路的环路增益。
上述的电视调谐器中,在第一环通缓冲器中,可以设计电压缓冲电路和反馈电路依次对第一滤波器的输入端处输出的信号或者第一滤波器的输出端处输出的信号进行电压缓冲和信号反馈。环通缓冲器中的反馈电路可以提高电压缓冲电路的环路增益,降低环通输出电路的输出阻抗,从而可以为环通输出电路提供高输入阻抗和低输出阻抗,可以提高对环通输出电路的驱动能力,环通输出电路具有更好的线性度性能。可以满足对第一滤波器的输入端处输出的信号或者第一滤波器的输出端处输出的信号进行环通输出的条件。则可以无需在环通电路中设置低噪声放大器、混频器、滤波器和可变增益放大器等器件,降低了环通输出电路结构的复杂度。另外,由于输入环通输出电路的信号是经过射频接收电路中可变增益放大器根据模数转换器的输入功率为恒定功率值的原则对信号进行放大得到的,因此,输入环通输出电路的信号可以保证在环通输出电路中模数转换器的输入功率为恒定功率值,无需在环通输出电路中针对低噪声放大器以及可变增益放大器设置不同的增益范围和增益档位。从而降低了环通输出电路结构的复杂度,并降低环通输出电路的功耗。
在一种可能的设计中,所述电压缓冲电路包含源极跟随器,所述反馈电路包含电流镜和第一晶体管;其中:所述第一晶体管的漏极与所述电流镜的输入端耦合,所述电流镜的输出端与所述源极跟随器的源极耦合;所述电流镜和所述第一晶体管用于将所述源极跟随器的输出端输出的信号反馈到所述源极跟随器的输入端,并为所述源极跟随器的源极提供电流偏置。上述的电压缓冲电路中,源极跟随器、电流镜和第一晶体管的结构,可以为环通输出电路提供高输入阻抗和低输出阻抗,可以提高对环通输出电路的驱动能力。另外,通过电流镜和第一晶体管组成的反馈电路可以提高电压缓冲电路的环路增益,降低环通输出电路的输出阻抗,环通输出电路具有更好的线性度性能,则可以满足对第一滤波器的输入端处输出的信号或者第一滤波器的输出端处输出的信号进行环通输出的条件,降低了环通输出电路结构的复杂度。
在一种可能的设计中,所述电压缓冲电路用于对所述第一滤波器的输入端处输出的信号进行电压缓冲,所述环通输出电路还包括第二滤波器和第二模数转换器,用于对所述第一环通缓冲器输出的信号进行滤波和模数转换。
在一种可能的设计中,所述电压缓冲电路用于对所述第一滤波器的输出端处输出的信号进行电压缓冲,所述环通输出电路还包括第三模数转换器,用于对所述第一环通缓冲器输出的信号进行模数转换。
其中,射频接收电路可以是窄带射频接收电路,也可以是全频带射频接收电路。
其中,第一放大器的增益可以是可调的,用于保证第一模数转换器接收到的模拟信号的功率为恒定的。
可选的,第一放大器可以是PGA。第一滤波器可以是抗混叠滤波器AAF,也可以是低通滤波器LPF。
可选的,第一滤波器和第二滤波器可以是低通滤波器。
在一种可能的设计中,所述射频接收电路还包括单转双电路;所述单转双电路用于接收射频信号,将所述射频信号转换为差分信号输入到所述低噪声放大器;在所述环通输出电路中,所述第一环通缓冲器包括第一部分和第二部分,所述第一环通缓冲器的第一部分和所述第一环通缓冲器的第二部分均包含所述电压缓冲电路和所述反馈电路;所述第一环通缓冲器的第一部分和所述第一环通缓冲器的第二部分分别用于对所述第一滤波器的输入端处输出的两路差分信号或者所述第一滤波器的输出端处输出的两路差分信号进行处理。上述的方案中,可以为环通输出电路提供高输入阻抗和低输出阻抗,可以提高对环通输出电路的驱动能力。另外,通过电流镜和第一晶体管组成的反馈电路可以提高电压缓冲电路的环路增益,降低环通输出电的输出阻抗,环通输出电路具有更好的线性度性能。将接收的单端信号转换为差分信号进行处理,能够降低处理过程中信号之间的相互干扰,进而有助于避免各个频道上的信号失真,能够向电视设备输出图像和伴音质量更高的信号。
可选的,可以从单转差电路的输出端引出环通输出电路。环通输出电路中每个元件处理的信号均为差分信号,每个元件输出的信号也均为差分信号。环通输出电路还可以包括第三放大器、第四放大器和第二滤波器,第三放大器、第四放大器、第二滤波器和第二模数转换器依次连接,用于依次将从所述单转双电路的输出端输出的差分信号进行低噪声放大、放大、模数转换。上述的环通输出电路中采用差分结构,可以提高环通输出电路的抗干扰能力,且由于是从单转双电路的输出端引出环通输出电路,因此无需在环通输出电路中布局单转双电路即可实现差分结构,可以简化电路结构。
在一种可能的设计中,所述低噪声放大器为差分放大器,所述差分放大器包括第一输入电阻、第一反馈电容、第一反馈电阻、第二输入电阻、第二反馈电容、第二反馈电阻、第一级运算放大器、可调电容和第二级运算放大器;所述第一输入电阻的阻值、所述第一反馈电阻的阻值、所述第二输入电阻的阻值和所述第二反馈电阻的阻值是可调的,用于调整所述差分放大器的增益;其中,所述第一输入电阻的一端为所述差分放大器的一个输入端,所述第一输入电阻的一端与所述单转双电路的一个输出端连接,所述第一输入电阻的另一端分别与第一并联电路的一端、以及所述第一级运算放大器的正相输入端连接,所述第一并联电路为所述第一反馈电容和所述第一反馈电阻组成的并联电路;所述第一级运算放大器的负相输出端分别与所述可调电容的一端、所述第二级运算放大器的正相输入端连接;所述第二级运算放大器的正相输出端与所述第一并联电路的另一端连接;所述第二输入电阻的一端为所述差分放大器的另一个输入端,所述第二输入电阻的一端与所述单转双电路的另一输出端连接,所述第二输入电阻的另一端分别与第二并联电路的一端、以及所述第一级运算放大器的负相输入端连接,所述第二并联电路为所述第二反馈电容和所述第二反馈电阻组成的并联电路;所述第一级运算放大器的正相输出端分别与所述可调电容的另一端、所述第二级运算放大器的负相输入端连接;所述第二级运算放大器的负相输出端与所述第二并联电路的另一端连接。
上述的射频接收电路中,有助于实现高线性度。而且,由于本申请实施例中的差分放大器中包括两级运算放大器,第一级放大器用于对信号进行放大,第二级放大器用于提供驱动能力,有助于实现驱动大负载,本申请实施例射频接收电路10采用了全差分结构,有利于提高电路的抗干扰性。
其中,第一环通缓冲器可以用于将环通输出电路与射频接收电路进行隔离。
在一种可能的设计中,所述环通输出电路包括N条支路,所述N条支路并联连接;所述N条支路中的第i条支路,用于对所述第一环通缓冲器输出到所述第i条支路上的信号进行环通输出;其中,所述N为大于或等于1的正整数,所述i为满足1≤i≤N的整数,所述第i条支路为所述N条支路中任一条支路。
在一种可能的设计中,所述环通输出电路包括M条支路;所述第一环通缓冲器包括M个第二环通缓冲器,所述M条支路分别包含一个所述第二环通缓冲器;第k条支路上的所述第二环通缓冲器的输出端与第k+1条支路上的所述第二环通缓冲器的输入端相连,所述第k+1条支路上的所述第二环通缓冲器用于缓存所述第k条支路上的所述第二环通缓冲器的输出端输出的信号;其中,所述M为大于或等于2的正整数,所述k为满足1≤k≤M的整数,所述第k条支路为所述M条支路中任一条支路;所述第k条支路与所述第k+1条支路为所述M条支路中相邻的两条支路。
其中,第k条支路上的第二环通缓冲器可以用于将第k条支路与射频接收电路进行隔离。
在一种可能的设计中,所述第k条支路还包括第二放大器,所述第二放大器的输入端与所述第k条支路上的所述第二环通缓冲器的输出端连接,用于进行信号放大。
在一种可能的设计中,所述射频接收电路还包括增益控制器,所述增益控制器用于调节所述第一放大器的增益。
第二方面,本申请实施例提供一种环通输出电路,所述环通输出电路用于对射频接收电路进行环通输出,所述射频接收电路包括低噪声放大器、第一滤波器和第一模数转换器,用于依次对接收到的信号进行放大、滤波和模数转换;所述环通输出电路包括第一环通缓冲器,所述第一环通缓冲器包括电压缓冲电路和反馈电路,所述电压缓冲电路用于对所述第一滤波器的输入端处输出的信号或者所述第一滤波器的输出端处输出的信号进行电压缓冲,所述电压缓冲电路的输出端输出的信号用于进行环通输出,所述反馈电路用于将所述电压缓冲电路的输出端输出的信号反馈到所述电压缓冲电路的输入端,以提高所述电压缓冲电路的环路增益。
上述的环通输出电路中,在第一环通缓冲器中,可以设计电压缓冲电路和反馈电路依次对第一滤波器的输入端处输出的信号或者第一滤波器的输出端处输出的信号进行电压缓冲和信号反馈。环通缓冲器中的反馈电路可以提高电压缓冲电路的环路增益,降低环通输出电路的输出阻抗,环通输出电路具有更好的线性度性能。则可以无需在环通电路中设置低噪声放大器、混频器、滤波器和可变增益放大器等器件,降低了环通输出电路结构的复杂度。另外,由于输入环通输出电路的信号是经过射频接收电路中可变增益放大器根据模数转换器的输入功率为恒定功率值的原则对信号进行放大得到的,因此,输入环通输出电路的信号可以保证在环通输出电路中模数转换器的输入功率为恒定功率值,无需在环通输出电路中针对低噪声放大器以及可变增益放大器设置不同的增益范围和增益档位。从而降低了环通输出电路结构的复杂度,并降低环通输出电路的功耗。
在一种可能的设计中,所述电压缓冲电路包含源极跟随器,所述反馈电路包含电流镜和第一晶体管;其中:所述第一晶体管的漏极与所述电流镜的输入端耦合,所述电流镜的输出端与所述源极跟随器的源极耦合;所述电流镜和所述第一晶体管用于将所述源极跟随器的输出端输出的信号反馈到所述源极跟随器的输入端,并为所述源极跟随器的源极提供电流偏置。上述的电压缓冲电路中,源极跟随器、电流镜和第一晶体管的结构,可以为环通输出电路提供高输入阻抗和低输出阻抗,可以提高对环通输出电路的驱动能力。另外,通过电流镜和第一晶体管组成的反馈电路可以提高电压缓冲电路的环路增益,降低环通输出电路的输出阻抗,环通输出电路具有更好的线性度性能,则可以满足对第一滤波器的输入端处输出的信号或者第一滤波器的输出端处输出的信号进行环通输出的条件,降低了环通输出电路结构的复杂度。
在一种可能的设计中,所述电压缓冲电路用于对所述第一滤波器的输入端处输出的信号进行电压缓冲,所述环通输出电路还包括第二滤波器和第二模数转换器,用于对所述第一环通缓冲器输出的信号进行滤波和模数转换。
在一种可能的设计中,所述电压缓冲电路用于对所述第一滤波器的输出端处输出的信号进行电压缓冲,所述环通输出电路还包括第三模数转换器,用于对所述第一环通缓冲器输出的信号进行模数转换。
其中,射频接收电路可以是窄带射频接收电路,也可以是全频带射频接收电路。
其中,第一放大器的增益可以是可调的,用于保证第一模数转换器接收到的模拟信号的功率为恒定的。
可选的,第一放大器可以是PGA。第一滤波器可以是抗混叠滤波器AAF,也可以是低通滤波器LPF。
可选的,第一滤波器和第二滤波器可以是低通滤波器。
在一种可能的设计中,所述射频接收电路还包括单转双电路;所述单转双电路用于接收射频信号,将所述射频信号转换为差分信号输出到所述低噪声放大器;在所述环通输出电路中,所述第一环通缓冲器包括第一部分和第二部分,所述第一环通缓冲器的第一部分和所述第一环通缓冲器的第二部分均包含所述电压缓冲电路和所述反馈电路;所述第一环通缓冲器的第一部分和所述第一环通缓冲器的第二部分分别用于对所述第一滤波器的输入端处输出的两路差分信号或者所述第一滤波器的输出端处输出的两路差分信号进行处理。上述的方案中,可以为环通输出电路提供高输入阻抗和低输出阻抗,可以提高对环通输出电路的驱动能力。另外,通过电流镜和第一晶体管组成的反馈电路可以提高电压缓冲电路的环路增益,降低环通输出电的输出阻抗,环通输出电路具有更好的线性度性能。环通输出电路接收的信号为差分信号,能够降低处理过程中信号之间的相互干扰,进而有助于避免各个频道上的信号失真,能够向电视设备输出图像和伴音质量更高的信号。
可选的,可以从单转差电路的输出端引出环通输出电路。环通输出电路中每个元件处理的信号均为差分信号,每个元件输出的信号也均为差分信号。环通输出电路还可以包括第三放大器、第四放大器和第二滤波器,第三放大器、第四放大器、第二滤波器和第二模数转换器依次连接,用于依次将从所述单转双电路的输出端输出的差分信号进行低噪声放大、放大、模数转换。上述的环通输出电路中采用差分结构,可以提高环通输出电路的抗干扰能力,且由于是从单转双电路的输出端引出环通输出电路,因此无需在环通输出电路中布局单转双电路即可实现差分结构,可以简化电路结构。
在一种可能的设计中,所述低噪声放大器为差分放大器,所述差分放大器包括第一输入电阻、第一反馈电容、第一反馈电阻、第二输入电阻、第二反馈电容、第二反馈电阻、第一级运算放大器、可调电容和第二级运算放大器;所述第一输入电阻的阻值、所述第一反馈电阻的阻值、所述第二输入电阻的阻值和所述第二反馈电阻的阻值是可调的,用于调整所述差分放大器的增益;其中,所述第一输入电阻的一端为所述差分放大器的一个输入端,所述第一输入电阻的一端与所述单转双电路的一个输出端连接,所述第一输入电阻的另一端分别与第一并联电路的一端、以及所述第一级运算放大器的正相输入端连接,所述第一并联电路为所述第一反馈电容和所述第一反馈电阻组成的并联电路;所述第一级运算放大器的负相输出端分别与所述可调电容的一端、所述第二级运算放大器的正相输入端连接;所述第二级运算放大器的正相输出端与所述第一并联电路的另一端连接;所述第二输入电阻的一端为所述差分放大器的另一个输入端,所述第二输入电阻的一端与所述单转双电路的另一输出端连接,所述第二输入电阻的另一端分别与第二并联电路的一端、以及所述第一级运算放大器的负相输入端连接,所述第二并联电路为所述第二反馈电容和所述第二反馈电阻组成的并联电路;所述第一级运算放大器的正相输出端分别与所述可调电容的另一端、所述第二级运算放大器的负相输入端连接;所述第二级运算放大器的负相输出端与所述第二并联电路的另一端连接。
上述的射频接收电路中,有助于实现高线性度。而且,由于本申请实施例中的差分放大器中包括两级运算放大器,第一级放大器用于对信号进行放大,第二级放大器用于提供驱动能力,有助于实现驱动大负载,本申请实施例射频接收电路10采用了全差分结构,有利于提高电路的抗干扰性。
其中,第一环通缓冲器可以用于将环通输出电路与射频接收电路进行隔离。
在一种可能的设计中,所述环通输出电路包括N条支路,所述N条支路并联连接;所述N条支路中的第i条支路,用于对所述第一环通缓冲器输出到所述第i条支路上的信号进行环通输出;其中,所述N为大于或等于1的正整数,所述i为满足1≤i≤N的整数,所述第i条支路为所述N条支路中任一条支路。
在一种可能的设计中,所述环通输出电路包括M条支路;所述第一环通缓冲器包括M个第二环通缓冲器,所述M条支路分别包含一个所述第二环通缓冲器;第k条支路上的所述第二环通缓冲器的输出端与第k+1条支路上的所述第二环通缓冲器的输入端相连,所述第k+1条支路上的所述第二环通缓冲器用于缓存所述第k条支路上的所述第二环通缓冲器的输出端输出的信号;其中,所述M为大于或等于2的正整数,所述k为满足1≤k≤M的整数,所述第k条支路为所述M条支路中任一条支路;所述第k条支路与所述第k+1条支路为所述M条支路中相邻的两条支路。
在一种可能的设计中,所述第k条支路还包括第二放大器,所述第k条支路还包括第二放大器,所述第二放大器的输入端与所述第k条支路上的所述第二环通缓冲器的输出端连接,用于进行信号放大。
第三方面,本申请实施例提供一种机顶盒,所述机顶盒包含第二方面或第二方面任一种可能的电视调谐器。
第四方面,本申请实施例提供一种射频接收系统,所述射频接收系统包括射频接收设备和环通输出设备;其中:所述射频接收设备包含第二方面或第二方面任一种可能的电视调谐器所提供的射频接收电路,所述环通输出设备包含第二方面或第二方面任一种可能的电视调谐器所提供的环通输出电路。
附图说明
下面对本申请实施例涉及的附图进行介绍。
图1是本申请实施例提供的一种射频接收电路和环通输出电路的结构示意图;
图2是本申请实施例提供的另一种射频接收电路和环通输出电路的结构示意图;
图3是本申请实施例提供的又一种射频接收电路和环通输出电路的结构示意图;
图4是本申请实施例提供的一种第一环通缓冲器的结构示意图;
图5是本申请实施例提供的再一种射频接收电路和环通输出电路的结构示意图;
图6是本申请实施例提供的再一种射频接收电路和环通输出电路的结构示意图;
图7是本申请实施例提供的再一种射频接收电路和环通输出电路的结构示意图;
图8是本申请实施例提供的另一种第一环通缓冲器的结构示意图;
图9是本申请实施例提供的一种低噪声放大器的结构示意图;
图10是本申请实施例提供的一种环通输出电路的结构示意图;
图11是本申请实施例提供的另一种环通输出电路的结构示意图;
图12是本申请实施例提供的又一种环通输出电路的结构示意图;
图13是本申请实施例提供的再一种环通输出电路的结构示意图;
图14是本申请实施例提供的再一种环通输出电路的结构示意图。
具体实施方式
下面结合本申请实施例中的附图对本申请实施例进行描述。本申请实施例的实施方式部分使用的术语仅用于对本申请的具体实施例进行解释,而非旨在限定本申请。
请参见图1,图1是本申请实施例提供的一种射频接收电路10和环通输出电路20的结构示意图。射频接收电路10可以用于接收射频信号,并将射频信号转换为数字信号,以便设备可以进行信号的解调并处理。该射频接收电路10可以用于电视调谐器,电视调谐器可以接收RF形式的视频信号。RF形式的视频信号例如可以是电磁波形式的卫星电视信号或者电磁波形式的广播电视信号。
如图1所示,射频接收电路10可以包括天线100、低噪声放大器(low noiseamplifier,LNA)200、混频器(mixer)300、可变增益放大器(variable gain amplifier,VGA)400、低通滤波器(low pass filter,LPF)500和模数转换器(analog-to-digitalconverter,ADC)600。天线100、低噪声放大器200、混频器300、低通滤波器400、可变增益放大器500和模数转换器600依次串联。
其中,天线100可以用于接收射频信号。射频信号可以是电视信号,也可以是其他信号,例如监控视频信号等,本申请实施例对天线接收的射频信号不作限定。低噪声放大器200可以用于对天线100输出的信号进行低噪声放大,来提高信号的抗噪声能力。混频器300可以用于降低接收到的高频信号的频率,将需要的信号搬移到中频处。可变增益放大器400可以用于对混频器300输出的信号进行放大,以满足模数转换器600接收到的信号的功率要求。低通滤波器500可以用于对可变增益放大器400输出的信号进行低通滤波,选出需要的频带处的信号。模数转换器600可以用于将从可变增益放大器500接收到的模拟信号进行模数转换得到数字信号,以便后续进行信号解调。其中,低噪声放大器200和可变增益放大器400的增益均可以是可调的,用于使模数转换器600接收到的模拟信号的功率恒定。
在对电视信号进行接收和处理的过程中,环通输出电路20可以实现将一路视频信号输送给多个电视设备使用。可以从低噪声放大器200的输入端处或者输出端处引出环通输出电路20,这是由于越靠近射频前端输出的信号对信号的非线性要求越低。
如图1所示,本申请实施例以从低噪声放大器200的输入端处引出环通输出电路为例进行介绍。环通输出电路20可以包含依次串联的低噪声放大器201、混频器202、可变增益放大器203、低通滤波器204和模数转换器205。另外,如图1所示,环通输出电路20还可以包括环通缓冲器(LT bufier)206,环通缓冲器206的输入端与低噪声放大器200的输入端连接,环通缓冲器206的输出端与低噪声放大器201的输入端连接。环通缓冲器206可以用于将环通输出电路20与射频接收电路10进行隔离。
本申请实施例中,射频接收电路10和环通输出电路20可以是包含在电视调谐器中,射频接收电路10和环通输出电路20可以是同一芯片实现的,也可以是不同的芯片实现的,本申请实施例对此不作限定。
然而,从低噪声放大器200的输入端处引出的环通输出电路20中,在将信号输入电视设备之前,仍然需要使用环通输出电路中与射频接收电路类似的电路结构,对信号进行放大、混频、滤波和模数转换处理,从而增加了环通输出电路结构的复杂度。另外,为保证环通输出电路中模数转换器的输入功率为恒定功率值,也需要在环通输出电路20中针对低噪声放大器201以及可变增益放大器203设置不同的增益范围和增益档位,进一步提高了环通输出电路结构的复杂度和环通输出电路的功耗。
基于上述图1的射频接收电路10和环通输出电路20的结构示意图,本申请实施例提供了一种环通输出电路,可以降低环通电路结构的复杂度,并减少环通输出电路的功耗。
本申请涉及的主要原理可包括:在设计的环通缓冲器(前后文中的第一环通缓冲器206)中,可以设计电压缓冲电路和反馈电路依次对第一滤波器的输入端处输出的信号或者第一滤波器的输出端处输出的信号进行电压缓冲和信号反馈。环通缓冲器中的反馈电路可以提高电压缓冲电路的环路增益,降低环通输出电路的输出阻抗,环通输出电路具有更好的线性度性能。则可以从射频接收电路的滤波器(即前后文中的第一滤波器)的输入端处或者滤波器的输出端处(也即是模数转换器的输入端处)引出环通输出电路。则输入环通输出电路的信号无需进行放大、混频和滤波处理,环通输出电路仅包含模数转换器,即可以将接收到的信号转换为数字信号供信号解调。无需在环通电路中设置低噪声放大器、混频器、滤波器和可变增益放大器等器件,降低了环通输出电路结构的复杂度。另外,由于输入环通输出电路的信号是经过射频接收电路中可变增益放大器根据模数转换器的输入功率为恒定功率值的原则对信号进行放大得到的,因此,输入环通输出电路的信号可以保证在环通输出电路中模数转换器的输入功率为恒定功率值,无需在环通输出电路中针对低噪声放大器以及可变增益放大器设置不同的增益范围和增益档位。从而降低了环通输出电路结构的复杂度,并降低环通输出电路的功耗。
基于上述的主要原理,下面说明本申请提供的几个实施例。
基于图1所描述的射频接收电路10和环通输出电路20,请一并参阅图2和图3,图2是本申请实施例提供的另一种射频接收电路10和环通输出电路20的结构示意图。图3是本申请实施例提供的又一种射频接收电路10和环通输出电路20的结构示意图。
如图2和图3所示,射频接收电路10可以包含低噪声放大器101、第一滤波器102和第一模数转换器103,低噪声放大器101、第一滤波器102和第一模数转换器103依次连接,用于依次对接收到的信号进行放大、滤波和模数转换。关于低噪声放大器101的描述可以参考图1所描述的射频接收电路10中低噪声放大器200的具体描述,关于第一滤波器102和第一模数转换器103的描述可以参考图1所描述的射频接收电路10中低通滤波器400和模数转换器600的具体描述,这里不再赘述。
如图2和图3所示,环通输出电路20还可以包括第一环通缓冲器206,第一环通缓冲器206可以包括电压缓冲电路2061和反馈电路2062,电压缓冲电路2061用于对第一滤波器102的输入端处输出的信号或者第一滤波器103的输出端处输出的信号进行电压缓冲,电压缓冲电路2061的输出端输出的信号用于进行环通输出,反馈电路2062用于将电压缓冲电路2061的输出端输出的信号反馈到电压缓冲电路2062的输入端,以提高电压缓冲电路2061的环路增益。
第一环通缓冲器206中的反馈电路2062可以提高电压缓冲电路2061的增益。反馈电路2062的增加还可以降低环通输出电路20的输出阻抗,从而可以为环通输出电路20提供高输入阻抗和低输出阻抗,可以提高对环通输出电路的驱动能力,环通输出电路20具有更好的线性度性能。则可以满足对第一滤波器102的输入端处输出的信号或者第一滤波器102的输出端处输出的信号进行环通输出的条件。输入环通输出电路20的信号无需进行放大、混频和滤波处理,环通输出电路20可以仅包含模数转换器,即可以将接收到的信号转换为数字信号供信号解调。无需在环通电路20中设置低噪声放大器、混频器、滤波器和可变增益放大器等器件,降低了环通输出电路20结构的复杂度。另外,由于输入环通输出电路20的信号是经过射频接收电路10中可变增益放大器根据模数转换器的输入功率为恒定功率值的原则对信号进行放大得到的,因此,输入环通输出电路10的信号可以保证在环通输出电路20中模数转换器的输入功率为恒定功率值,无需在环通输出电路20中针对低噪声放大器以及可变增益放大器设置不同的增益范围和增益档位。从而降低了环通输出电路20结构的复杂度,并降低环通输出电路20的功耗。
如图2所示,可以从第一滤波器102的输出端处引出环通输出电路20,环通输出电路20包括第三模数转换器205,用于将从第一滤波器102的输出端输出的信号进行模数转换。第三模数转换器205输出的信号可以用于解调器(demod)进行信号解调。
如图2所示,第一环通缓冲器206的输入端与第一滤波器102的输出端连接,第一环通缓冲器206的输出端与第二模数转换器205的输入端连接。第一环通缓冲器206可以用于将环通输出电路20与射频接收电路10进行隔离。
图2和所描述的环通输出电路20中,无需在环通电路20中设置低噪声放大器、滤波器和可变增益放大器等器件,降低了环通输出电路结构的复杂度和环通输出电路的功耗。另外,由于输入环通输出电路20的信号是经过射频接收电路10中低噪声放大器101根据第一模数转换器103的输入功率为恒定功率值的原则对信号进行放大得到的,因此,输入环通输出电路20的信号可以保证在环通输出电路20中第二模数转换器206的输入功率为恒定功率值,无需在环通输出电路20中针对放大器设置不同的增益范围和增益档位,从而降低了环通输出电路20结构的复杂度和环通输出电路的功耗。
可选的,如图3所示,可以从第一滤波器102的输入端处引出环通输出电路20,环通输出电路20可以包括第二滤波器204和第二模数转换器205。第二滤波器204和第二模数转换器205依次连接,用于将第一滤波器102的输入端输出的信号进行滤波和模数转换。第二模数转换器205输出的信号可以用于解调器(demod)进行信号解调。其中,关于图3中射频接收电路10和环通输出电路20的具体描述可以参考图2所描述的射频接收电路10和环通输出电路20,这里不再赘述。
图3所描述的环通输出电路20中,无需在环通电路20中设置低噪声放大器和可变增益放大器等器件,降低了环通输出电路结构的复杂度和环通输出电路的功耗。另外,由于输入环通输出电路20的信号是经过射频接收电路10中低噪声放大器101根据第一模数转换器103的输入功率为恒定功率值的原则对信号进行放大得到的,因此,输入环通输出电路20的信号可以保证在环通输出电路20中第二模数转换器205的输入功率为恒定功率值,无需在环通输出电路20中针对放大器设置不同的增益范围和增益档位,从而降低了环通输出电路20结构的复杂度和环通输出电路的功耗。
其中,在图2和图3所描述的电路结构中,低噪声放大器101的增益可以是可调的,用于保证第一模数转换器103接收到的模拟信号的功率为恒定的。低噪声放大器101可以是可编程增益放大器(programmable gain amplifier,PGA)。第一滤波器102可以是抗混叠滤波器(anti-aliasing filter,AAF),也可以是低通滤波器(low pass flter,LPF),本申请实施例对此不作限定。本申请实施例中涉及到的滤波器通常情况下为低通滤波器,但本申请实施例对此不作限定。
可选的,图4是本申请实施例提供的一种第一环通缓冲器206的结构示意图。该第一环通缓冲器可以是图2和图3中的第一环通缓冲器206。如图4所示,第一环通缓冲器206中,电压缓冲电路2061包含源极跟随器,反馈电路2062包含电流镜(由M3和M5组成)和第一晶体管M7。
其中,第一晶体管M7的漏极与M3和M5组成的电流镜的输入端耦合,M3和M5组成的电流镜的输出端与源极跟随器2061中M1的源极耦合。如图4所示,M3和M5组成的电流镜和第一晶体管M7用于将源极跟随器2061的输出端输出的信号反馈到源极跟随器2061的输入端,并为源极跟随器2061的源极提供电流偏置。如图4所示,第一滤波器102的输入端处输出的信号或者第一滤波器102的输出端处输出的信号的电压为Vi,输入到电压缓冲电路2061中。通过电压缓冲电路2061和反馈电路2062进行电压缓冲得到输出电压为Vo。源极跟随器2061包含电流源偏置IB、晶体管M1、电阻RB和输出串联电阻Ros,输出串联电阻Ros用于阻抗匹配。
图4所描述的第一环通缓冲器206中,源极跟随器、由M3和M5组成的电流镜和第一晶体管M7的结构,可以为环通输出电路20提供高输入阻抗和低输出阻抗,可以提高对环通输出电路的驱动能力。另外,通过M3和M5组成的电流镜和第一晶体管M7组成的反馈电路2062可以提高电压缓冲电路的环路增益,降低环通输出电路20的输出阻抗,环通输出电路20具有更好的线性度性能,则可以满足对第一滤波器102的输入端处输出的信号或者第一滤波器102的输出端处输出的信号进行环通输出的条件。
可以理解的,图2和图3所描述的射频接收电路10可以是窄带射频接收电路,也可以是全频带射频接收电路。以下分别进行描述。
请参阅图5,图5是本申请实施例提供的再一种射频接收电路10和环通输出电路20的结构示意图。该射频接收电路10为窄带射频接收电路,该射频接收电路10还包含混频器104,用于降低接收到的高频信号的频率,将需要的信号搬移到中频处。其中,低噪声放大器101的增益可以是可调的,第一滤波器102可以是低通滤波器。该窄带射频接收电路还可以包含可变增益放大器105,可以调节可变增益放大器105的增益与低噪声放大器101的增益来使第一模数转换器103接收到的模拟信号的功率恒定。关于低噪声放大器101、第一滤波器102、第一模数转换器103、混频器104和可变增益放大器105的具体描述可以依次参考图1中低噪声放大器200、低通滤波器500、模数转换器600、混频器300和可变增益放大器400,这里不再赘述。关于环通输出电路20的具体描述可以参考图3所描述的环通输出电路20。环通输出电路20中第一环通缓冲器206可以是图2、图3和图4中任一个中的第一环通缓冲器206,这里不再赘述。
可选的,在带射频接收电路中,环通输出电路20还可以从第一滤波器102的输出端处引出,可以参考图2所描述的实施例,这里不再赘述。
请参阅图6,图6是本申请实施例提供的再一种射频接收电路10和环通输出电路20的结构示意图。该射频接收电路10为全频带射频接收电路,该射频接收电路10还可以包含频率跟随滤波器(tracking filter)106,用于对从天线接收到的全频带的电视的射频信号中筛选出用户选择的频带所在的频段的窄带的电视的射频信号。然后,发送给低噪声放大器101等进行后续的信号处理。关于低噪声放大器101、第一滤波器102、第一模数转换器103、混频器104和可变增益放大器105的具体描述可以依次参考图1中低噪声放大器200、低通滤波器500、模数转换器600、混频器300和可变增益放大器400,这里不再赘述。关于环通输出电路20的具体描述可以参考图2和图3所描述的环通输出电路20。环通输出电路20中第一环通缓冲器206可以是图2、图3和图4中任一个中的第一环通缓冲器206,这里不再赘述。
可选的,在全频带射频接收电路10中,环通输出电路20还可以从第一滤波器102的输入端处引出,可以参考图3所描述的实施例,这里不再赘述。
可选的,射频接收电路10中,也可以使用单转双电路(single to differential,S2D)。单转双电路用于将从天线接收的单端信号转换为差分信号,并将差分信号输入给低噪声放大器101。将接收的单端信号转换为差分信号进行处理,能够降低处理过程中信号之间的相互干扰,进而有助于避免各个频道上的信号失真,能够向电视设备输出图像和伴音质量更高的信号。具体的,请参阅图7,图7是本申请实施例提供的再一种射频接收电路10和环通输出电路20的结构示意图。在天线接收射频信号后,通过单转双电路107将单端信号转换为差分信号。关于低噪声放大器101、第一滤波器102、第一模数转换器103和可变增益放大器105的功能具体描述可以依次参考图1中低噪声放大器200、低通滤波器500、模数转换器600和可变增益放大器400,这里不再赘述。低噪声放大器101、第一滤波器102、第一模数转换器103和可变增益放大器105均为差分结构。
环通输出电路20可以从第一滤波器102的输入端处或者输出端处引出(图7中未示出,可参考图5和图6中环通输出电路20的引出位置)。环通输出电路20还可以从单转双电路107的输出端处引出。如图7所示,单转差电路107的输出端输出的差分信号输入到环通输出电路20。环通输出电路20中每个元件处理的信号均为差分信号,每个元件输出的信号也均为差分信号。环通输出电路20还可以包括第三放大器201、第四放大器203和第二滤波器204,第三放大器201、第四放大器203、第二滤波器204和第二模数转换器205依次连接,用于依次将从所述单转双电路的输出端输出的差分信号进行低噪声放大、放大、模数转换。上述的环通输出电路中采用差分结构,可以提高环通输出电路的抗干扰能力,且由于是从单转双电路107的输出端处引出环通输出电路20,因此无需在环通输出电路20中布局单转双电路即可实现差分结构,可以简化电路结构。
其中,单转双电路107可以是为片上无源巴伦,单转双电路107也可以是为有源巴伦,本申请实施例不作限制。
图7所描述的射频接收电路10仅用于解释本申请实施例,单转双电路107的位置不限于天线100与低噪声放大器101之间,也可以是其他位置。环通输出电路20的输入信号的位置也不限于单转双电路107和低噪声放大器101之间,也可以是其他位置,本申请实施例不作限制。
在环通输出电路20上的信号为差分信号的场景下,第一环通缓冲器206的结构也可以是差分结构。具体的,请参阅图8,图8是本申请实施例提供的另一种第一环通缓冲器206的结构示意图。如图8所示,在环通输出电路20中,第一环通缓冲器206包括第一部分2063和第二部分2064,第一环通缓冲器的第一部分2063和第一环通缓冲器的第二部分2064均包含电压缓冲电路和反馈电路。第一环通缓冲器的第一部分2063和第一环通缓冲器的第二部分2064分别用于对第一滤波器102的输入端处输出的两路差分信号或者第一滤波器102的输出端处输出的两路差分信号进行处理。
具体的,如图8所示,第一滤波器102的输入端处输出的差分信号或者第一滤波器102的输出端处输出的差分信号的电压为Vip和Vin,输入到电压缓冲电路2061中。差分信号的一端电压Vip输入到第一环通缓冲器的第一部分2063,差分信号的另一端电压Vin输入到第一环通缓冲器的第二部分2064。第一环通缓冲器的第一部分2063中电压缓冲电路2061和反馈电路2062对输入信号Vip进行电压缓冲得到输出电压为Vop,第一环通缓冲器的第二部分2064中电压缓冲电路2061′和反馈电路2062′对输入信号Vin进行电压缓冲得到输出电压为Von。
图8所描述的第一环通缓冲器206中,针对第一环通缓冲器的第一部分2063来说,源极跟随器、由M3和M5组成的电流镜和第一晶体管M7的结构,可以为环通输出电路20提供高输入阻抗和低输出阻抗,可以提高对环通输出电路的驱动能力。针对第一环通缓冲器的第二部分来说,源极跟随器、由M3和M5组成的电流镜和第一晶体管M7的结构,可以为环通输出电路20提供高输入阻抗和低输出阻抗,可以提高对环通输出电路的驱动能力。另外,通过电流镜和第一晶体管组成的反馈电路可以提高电压缓冲电路的环路增益,降低环通输出电路20的输出阻抗,环通输出电路20具有更好的线性度性能,则可以满足对第一滤波器102的输入端处输出的信号或者第一滤波器102的输出端处输出的信号进行环通输出的条件。再者,环通输出电路20采用差分结构,因此受差分信号具有信号的幅度大小相等、相位相差180度的特性的影响,偶数阶的非线性特性很好。本申请实施例中采用的低噪声放大器可以为CMOS工艺的低噪差分放大器,有助于降低成本。
在射频接收电路10上的信号为差分信号的场景下,低噪声放大器101为差分放大器。请参阅图9,图9是本申请实施例提供的一种低噪声放大器101的结构示意图。
如图9所示,差分放大器101可以包括第一输入电阻Rin1、第一反馈电阻Rf1、第一反馈电容Cfi、第二输入电阻Rin2、第二反馈电阻Rf2、第二反馈电容Cf2、第一运算放大器A1、可调电容CL和第二级运算放大器A2。通常情况下,为了保证图8所示的差分放大器101输出的信号为差分信号,Rf1和Rf2的大小相等,Cfi和Cf2的大小相等。
如图9所示,第一输入电阻Rin1的一端为差分放大器101的一个输入端,第一输入电阻Rin1的一端与单转双电路107的一个输出端连接,第一输入电阻Rin1的另一端分别与第一并联电路的一端、以及第一级运算放大器A1的正相输入端连接,第一并联电路为第一反馈电容Cfi和第一反馈电阻Rf1组成的并联电路。第一级运算放大器A1的负相输出端分别与可调电容的一端、第二级运算放大器A2的正相输入端连接。第二级运算放大器A2的正相输出端与第一并联电路的另一端连接。第二输入电阻Rin2的一端为差分放大器101的另一个输入端,第二输入电阻Rin2的一端与单转双电路107的另一输出端连接,第二输入电阻Rin2的另一端分别与第二并联电路的一端、以及第一级运算放大器A1的负相输入端连接,第二并联电路为第二反馈电容Cf2和第二反馈电阻Rf2组成的并联电路。第一级运算放大器A1的正相输出端分别与可调电容CL的另一端、第二级运算放大器A2的负相输入端连接。第二级运算放大器A2的负相输出端与第二并联电路的另一端连接。可以通过调节Rin1、Rin2、Rf1和Rf2的阻值,来调整差分放大器101的增益。因此,在上述情况下,差分放大器101的增益的可调范围与电阻Rin1、Rin2、Rf1和Rf2的阻值的可调节范围相关,在电阻Rin1、Rin2、Rf1和Rf2的可调节范围越大的情况下,差分放大器101的增益的可调范围越大。
由于图9所示的差分放大器采用了电阻的大环反馈技术,信号的增益满足表达式(1):
其中,Gain表示信号的增益;Rf表示反馈电阻的大小;Rin表示输入电阻Rin的大小,A表示差分放大器的开环增益。通过表达式(1)可以看出,差分放大器101的信号的增益并不随温度、工艺、电源电压等的变化而变化,只与输入电阻和反馈电阻的比值有关,因而有助于实现高线性度。而且,由于本申请实施例中图9所示的差分放大器101中包括两级运算放大器,第一级放大器用于对信号进行放大,第二级放大器用于提供驱动能力,有助于实现驱动大负载,本申请实施例射频接收电路10采用了全差分结构,有利于提高电路的抗干扰性。
在引出的环通输出电路20中可以包含多条支路,这多条支路并联连接。多条支路中每条支路均可以对信号进行处理,输出数字信号,用于进行信号解调。具体的,环通输出电路20可以包含N条支路并联连接,N条支路中的第i条支路,用于对第一环通缓冲器206输出到第i条支路上的信号进行环通输出。N条支路中每条支路均包含第二模数转换器205。针对N条支路中的第i条支路,第二模数转换器205用于将第一滤波器102的输入端或者第一滤波器102的输出端输出到第i条支路上的信号进行模数转换。其中,N为大于或等于1的正整数,i为满足1≤i≤N的整数,第i条支路为N条支路中任一条支路。
具体的,请参阅图10,图10是本申请实施例提供的一种环通输出电路20的结构示意图。如图10所示,环通输出电路20可以包含N条支路,N可以是大于等于1的整数。从射频接收电路10中滤波器102的输出端处引出环通输出电路20。如图10所示,首先可以在引出的环通输出电路20设置第一环通缓冲器206,第一环通缓冲器206的输入端与第一滤波器102的输出端连接,第一环通缓冲器206的输出端与N条并联的支路的输入端连接。第一环通缓冲器206可以用于将环通输出电路20与射频接收电路10进行隔离。如图10所示,N条并联的支路中,每条支路均包含第二模数转换器205,对于每条支路来说,第二模数转换器205输出的数字信号可以用于解调器解调电视信号。关于射频接收电路10的具体描述,可以参考图1~图3任一项所描述的射频接收电路。
引出的环通输出电路20还可以包含多次级联环通的支路。具体的,请参阅图11,图11是本申请实施例提供的另一种环通输出电路20的结构示意图。如图11所示,环通输出电路20可以包括M条级联环通的支路。第一环通缓冲器206包括M个第二环通缓冲器207,M条支路分别包含一个第二环通缓冲器207。第k条支路208上的第二环通缓冲器207的输出端与第k+1条支路210上的第二环通缓冲器207的输入端相连,第k+1条支路210上的第二环通缓冲器207用于缓存第k条支路208上的第二环通缓冲器207的输出端输出的信号。
其中,M为大于或等于2的正整数,k为满足1≤k≤M的整数,第k条支路208为M条支路中任一条支路。第k条支路208与第k+1条支路210为M条支路中相邻的两条支路。
关于射频接收电路10的具体描述,可以参考图1~图3任一项所描述的射频接收电路。可选的,每条支路还可以包括第二放大器209。请参阅图12,图12是本申请实施例提供的又一种环通输出电路20的结构示意图。如图12所示,对于第k条支路208来说,第二放大器209的输入端与第k条支路208上的第二环通缓冲器207的输出端连接,第二放大器209的输出端与第k条支路208的第二模数转换器205连接,第二放大器209用于进行信号放大。
如图12所示,对于第k条支路208来说,当第k条支路208中的开关断开时,第二环通缓冲器207输出的信号需要经过第二放大器209放大之后,输出给第k条支路208的第二模数转换器205。并且第k+1条支路210也是从第k条支路208的第二放大器209的输出端处引出。对于每条支路来说,都可以根据需求选择闭合或者断开开关以选择不使用或者使用支路上的第二放大器209进行放大。
可以理解的,本申请实施例对级联环通的支路中第二放大器209的数量不作限定。实际应用中可以根据需求针对各个级联支路确定是否设置。
可选的,第二环通缓冲器207在电路中的连接不限于图11和图12所示出的连接,还可以是其他方式。请参阅图13,图13是本申请实施例提供的再一种环通输出电路20的结构示意图。如图13所示,对于第k条支路208来说,第二环通缓冲器207可以是在引出的该第k个支路208上。本申请实施例对第二环通缓冲器207在环通输出电路20中与多条支路的位置不作限定。
可选的,环通输出电路20可以包含多条并联的支路,也可以包含多次级联环通的支路。具体的,请参阅图14,图14是本申请实施例提供的再一种环通输出电路20的结构示意图。如图14所示,环通输出电路20可以包含两部分:并联部分21和级联环通部分22。
其中,并联部分21包含多条并联的支路,如图14所示,可以包含N条支路,N可以是大于或等于1的整数。N条支路中每条支路均包含第二模数转换器205,每条支路的第二模数转换器205输出的信号可以用于解调器解调电视信号。关于并联部分21的具体描述可以参考图11所描述的环通输出电路,这里不再赘述。
级联环通部分22可以包含多条级联环通的支路,如图14所示,可以包含N′条支路,N′也可以是大于或等于1的整数,N′和N可以相等,也可以不等。N′条支路中每条支路均包含第二模数转换器205,每条支路的第二模数转换器205输出的信号可以用于解调器解调电视信号。关于级联环通部分22的具体描述可以参考图12所描述的环通输出电路,这里不再赘述。
其中,图10~图14任一个图所描述环通输出电路20中,环通输出电路20可以是独立的芯片实现的,也可以是和射频接收电路10集成在一个芯片中实现的,本申请实施例对此不作限定。另外,环通输出电路20中并联的每条支路可以是独立的芯片实现的,也可以是并联的多条支路集成在一个或多个芯片中实现的,本申请实施例对此不作限定。级联环通的多条支路中每条支路可以是独立的芯片实现的,也可以是级联的多条支路集成在一个或多个芯片中实现的,本申请实施例对此不作限定。
可选的,图10~图14任一个图所描述环通输出电路20还可以是从第一滤波器102的输入端处引出的,则第一环通缓冲器206的输出端可以在多条支路之前串联一个第二滤波器,用于对从第一环通缓冲器输出的信号进行滤波。
可选的,图10~图14任一个图所描述的环通输出电路中,第一环通缓冲器206的结构可以参考图2~图4所描述的第一环通缓冲器206这里不再赘述。如果环通输出电路20为差分结构,则第一环通缓冲器206的结构可以参考图8所描述的第一环通缓冲器206。图10~图14任一个图所描述射频接收电路10还可以包括单转双电路107,单转双电路107用于接收射频信号,将射频信号转换为差分信号输入到低噪声放大器101。则图10~图14任一个图所示的射频接收电路10中低噪声放大器101、第一滤波器102和第一模数转换器103的输入的信号和输出信号均为差分信号。图10~图14任一个图所示的环通输出电路20中第一环通缓冲器206以及多条支路中元件的输入信号和输出信号均为差分信号。
可选的,图10~图14任一个图所描述的环通输出电路20还用于从所述单转双电路107的输出端处引出。该情况下,环通输出电路20还可以包括第三放大器和第二滤波器,所述第三放大器、所述第二滤波器和所述第二模数转换器依次连接,用于依次将从所述单转双电路的输出端输出的所述差分信号进行放大、滤波和模数转换。其中,第三放大器、第二滤波器可以是在第一环通缓冲器206的输出端,且在多条支路之前连接的,也可以是在第一环通缓冲器206的输出端,且在每条支路中均包含第三放大器和第二滤波器,本申请实施例不作限定。
另外,本申请实施例还提供了一种电视调谐器。其中,该电视调谐器包括射频接收电路和环通输出电路。其中:射频接收电路可以是图1~图3任一个图所描述的射频接收电路10,环通输出电路可以是图2、图3、图5、图6、图7和图10~图14任一个图所描述的环通输出电路20,这里不再赘述。
还需要说明的是,本申请实施例对电视调谐器中包括的器件不做限制。射频接收电路可以包括更少的器件,也可以包括更多的器件。例如,射频接收电路为窄带射频接收电路的情况下,射频接收电路还可以包含一个或多个混频器。环通输出电路也可以包括更少的器件,也可以包括更多的器件。例如,环通输出电路还可以包含解调器。
其中,电视调谐器的射频接收电路和环通输出电路可以集成在同一个芯片上,也可以集成在不同的芯片上,本申请实施例对此不作限定。
另外,本申请实施例还提供了一种机顶盒,该机顶盒可以包含电视调谐器。电视调谐器包括射频接收电路和环通输出电路。其中:射频接收电路可以是图1~图3任一个图所描述的射频接收电路10,环通输出电路可以是图2、图3、图5、图6、图7和图10~图14任一个图所描述的环通输出电路20,这里不再赘述。
另外,本申请实施例还提供了一种射频接收系统,该射频接收系统包括射频接收设备和环通输出设备;其中:射频接收设备包括低噪声放大器、第一滤波器和第一模数转换器,用于依次对接收到的信号进行低噪声放大、滤波和模数转换。
环通输出设备包括第一环通缓冲器,第一环通缓冲器包括电压缓冲电路和反馈电路,电压缓冲电路用于对第一滤波器的输入端处输出的信号或者第一滤波器的输出端处输出的信号进行电压缓冲,电压缓冲电路的输出端输出的信号用于进行环通输出,反馈电路用于将电压缓冲电路的输出端输出的信号反馈到电压缓冲电路的输入端。
其中,射频接收设备可以包含图1~图3任一个图所描述的射频接收电路10。环通输出设备可以包含图2、图3、图5、图6、图7和图10~图14任一个图所描述的环通输出电路20。
显然,本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的范围。这样,倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。
Claims (37)
1.一种电视调谐器,其特征在于,所述电视调谐器包括射频接收电路和环通输出电路;其中:
所述射频接收电路包括低噪声放大器、第一滤波器和第一模数转换器,用于依次对接收到的信号进行低噪声放大、滤波和模数转换;
所述环通输出电路包括第一环通缓冲器,所述第一环通缓冲器包括电压缓冲电路和反馈电路;
其中,所述电压缓冲电路用于对所述第一滤波器的输入端处输出的信号进行电压缓冲;所述电压缓冲电路的输出端输出的信号用于进行环通输出;所述反馈电路用于将所述电压缓冲电路的输出端输出的信号反馈到所述电压缓冲电路的输入端,以提高所述电压缓冲电路的环路增益。
2.根据权利要求1所述的电视调谐器,其特征在于,所述电压缓冲电路包含源极跟随器,所述反馈电路包含电流镜和第一晶体管;其中:
所述第一晶体管的漏极与所述电流镜的输入端耦合,所述电流镜的输出端与所述源极跟随器的源极耦合;所述电流镜和所述第一晶体管用于将所述源极跟随器的输出端输出的信号反馈到所述源极跟随器的输入端,并为所述源极跟随器的源极提供电流偏置。
3.根据权利要求1或2所述的电视调谐器,其特征在于,所述环通输出电路还包括第二滤波器和第二模数转换器,用于对所述第一环通缓冲器输出的信号进行滤波和模数转换。
4.根据权利要求1或2所述的电视调谐器,其特征在于,所述射频接收电路还包括单转双电路;所述单转双电路用于接收射频信号,将所述射频信号转换为差分信号输入到所述低噪声放大器;
在所述环通输出电路中,所述第一环通缓冲器包括第一部分和第二部分,所述第一环通缓冲器的第一部分和所述第一环通缓冲器的第二部分均包含所述电压缓冲电路和所述反馈电路;所述第一环通缓冲器的第一部分和所述第一环通缓冲器的第二部分分别用于对所述第一滤波器的输入端处输出的两路差分信号或者所述第一滤波器的输出端处输出的两路差分信号进行处理。
5.根据权利要求4所述的电视调谐器,其特征在于,所述低噪声放大器为差分放大器,所述差分放大器包括第一输入电阻、第一反馈电容、第一反馈电阻、第二输入电阻、第二反馈电容、第二反馈电阻、第一级运算放大器、可调电容和第二级运算放大器;所述第一输入电阻的阻值、所述第一反馈电阻的阻值、所述第二输入电阻的阻值和所述第二反馈电阻的阻值是可调的,用于调整所述差分放大器的增益;
其中,所述第一输入电阻的一端为所述差分放大器的一个输入端,所述第一输入电阻的一端与所述单转双电路的一个输出端连接,所述第一输入电阻的另一端分别与第一并联电路的一端、以及所述第一级运算放大器的正相输入端连接,所述第一并联电路为所述第一反馈电容和所述第一反馈电阻组成的并联电路;
所述第一级运算放大器的负相输出端分别与所述可调电容的一端、所述第二级运算放大器的正相输入端连接;
所述第二级运算放大器的正相输出端与所述第一并联电路的另一端连接;
所述第二输入电阻的一端为所述差分放大器的另一个输入端,所述第二输入电阻的一端与所述单转双电路的另一输出端连接,所述第二输入电阻的另一端分别与第二并联电路的一端、以及所述第一级运算放大器的负相输入端连接,所述第二并联电路为所述第二反馈电容和所述第二反馈电阻组成的并联电路;
所述第一级运算放大器的正相输出端分别与所述可调电容的另一端、所述第二级运算放大器的负相输入端连接;
所述第二级运算放大器的负相输出端与所述第二并联电路的另一端连接。
6.根据权利要求1、2和5中的任一项所述的电视调谐器,其特征在于,所述环通输出电路包括N条支路,所述N条支路并联连接;所述N条支路中的第i条支路,用于对所述第一环通缓冲器输出到所述第i条支路上的信号进行环通输出;
其中,所述N为大于或等于1的正整数,所述i为满足1≤i≤N的整数,所述第i条支路为所述N条支路中任一条支路。
7.根据权利要求1、2和5中的任一项所述的电视调谐器,其特征在于,所述环通输出电路包括M条支路;
所述第一环通缓冲器包括M个第二环通缓冲器,所述M条支路分别包含一个所述第二环通缓冲器;第k条支路上的所述第二环通缓冲器的输出端与第k+1条支路上的所述第二环通缓冲器的输入端相连,所述第k+1条支路上的所述第二环通缓冲器用于缓存所述第k条支路上的所述第二环通缓冲器的输出端输出的信号;
其中,所述M为大于或等于2的正整数,所述k为满足1≤k≤M的整数,所述第k条支路为所述M条支路中任一条支路;所述第k条支路与所述第k+1条支路为所述M条支路中相邻的两条支路。
8.根据权利要求7所述的电视调谐器,其特征在于,所述第k条支路还包括第二放大器,所述第二放大器的输入端与所述第k条支路上的所述第二环通缓冲器的输出端连接,用于进行信号放大。
9.根据权利要求1、2、5和8中的任一项所述的电视调谐器,其特征在于,所述射频接收电路还包括增益控制器,所述增益控制器用于调节所述低噪声放大器的增益。
10.一种环通输出电路,其特征在于,所述环通输出电路用于对射频接收电路进行环通输出,所述射频接收电路包括低噪声放大器、第一滤波器和第一模数转换器,用于依次对接收到的信号进行放大、滤波和模数转换;
所述环通输出电路包括第一环通缓冲器,所述第一环通缓冲器包括电压缓冲电路和反馈电路,所述电压缓冲电路用于对所述第一滤波器的输入端处输出的信号进行电压缓冲,所述电压缓冲电路的输出端输出的信号用于进行环通输出,所述反馈电路用于将所述电压缓冲电路的输出端输出的信号反馈到所述电压缓冲电路的输入端,以提高所述电压缓冲电路的环路增益。
11.根据权利要求10所述的环通输出电路,其特征在于,所述电压缓冲电路包含源极跟随器,所述反馈电路包含电流镜和第一晶体管;其中:
所述第一晶体管的漏极与所述电流镜的输入端耦合,所述电流镜的输出端与所述源极跟随器的源极耦合;所述电流镜和所述第一晶体管用于将所述源极跟随器的输出端输出的信号反馈到所述源极跟随器的输入端,并为所述源极跟随器的源极提供电流偏置。
12.根据权利要求10或11所述的环通输出电路,其特征在于,所述电压缓冲电路用于对所述第一滤波器的输入端处输出的信号进行电压缓冲,所述环通输出电路还包括第二滤波器和第二模数转换器,用于对所述第一环通缓冲器输出的信号进行滤波和模数转换。
13.根据权利要求10或11所述的环通输出电路,其特征在于,所述射频接收电路还包括单转双电路;所述单转双电路用于接收射频信号,将所述射频信号转换为差分信号输入到所述低噪声放大器;
在所述环通输出电路中,所述第一环通缓冲器包括第一部分和第二部分,所述第一环通缓冲器的第一部分和所述第一环通缓冲器的第二部分均包含所述电压缓冲电路和所述反馈电路;所述第一环通缓冲器的第一部分和所述第一环通缓冲器的第二部分分别用于对所述第一滤波器的输入端处输出的两路差分信号或者所述第一滤波器的输出端处输出的两路差分信号进行处理。
14.根据权利要求13所述的环通输出电路,其特征在于,所述低噪声放大器为差分放大器,所述差分放大器包括第一输入电阻、第一反馈电容、第一反馈电阻、第二输入电阻、第二反馈电容、第二反馈电阻、第一级运算放大器、可调电容和第二级运算放大器;所述第一输入电阻的阻值、所述第一反馈电阻的阻值、所述第二输入电阻的阻值和所述第二反馈电阻的阻值是可调的,用于调整所述差分放大器的增益;
其中,所述第一输入电阻的一端为所述差分放大器的一个输入端,所述第一输入电阻的一端与所述单转双电路的一个输出端连接,所述第一输入电阻的另一端分别与第一并联电路的一端、以及所述第一级运算放大器的正相输入端连接,所述第一并联电路为所述第一反馈电容和所述第一反馈电阻组成的并联电路;
所述第一级运算放大器的负相输出端分别与所述可调电容的一端、所述第二级运算放大器的正相输入端连接;
所述第二级运算放大器的正相输出端与所述第一并联电路的另一端连接;
所述第二输入电阻的一端为所述差分放大器的另一个输入端,所述第二输入电阻的一端与所述单转双电路的另一输出端连接,所述第二输入电阻的另一端分别与第二并联电路的一端、以及所述第一级运算放大器的负相输入端连接,所述第二并联电路为所述第二反馈电容和所述第二反馈电阻组成的并联电路;
所述第一级运算放大器的正相输出端分别与所述可调电容的另一端、所述第二级运算放大器的负相输入端连接;
所述第二级运算放大器的负相输出端与所述第二并联电路的另一端连接。
15.根据权利要求10、11和14中的任一项所述的环通输出电路,其特征在于,所述环通输出电路包括N条支路,所述N条支路并联连接;所述N条支路中的第i条支路,用于对所述第一环通缓冲器输出到所述第i条支路上的信号进行环通输出;
其中,所述N为大于或等于1的正整数,所述i为满足1≤i≤N的整数,所述第i条支路为所述N条支路中任一条支路。
16.根据权利要求10、11和14中的任一项所述的环通输出电路,其特征在于,所述环通输出电路包括M条支路;
所述第一环通缓冲器包括M个第二环通缓冲器,所述M条支路分别包含一个所述第二环通缓冲器;第k条支路上的所述第二环通缓冲器的输出端与第k+1条支路上的所述第二环通缓冲器的输入端相连,所述第k+1条支路上的所述第二环通缓冲器用于缓存所述第k条支路上的所述第二环通缓冲器的输出端输出的信号;
其中,所述M为大于或等于2的正整数,所述k为满足1≤k≤M的整数,所述第k条支路为所述M条支路中任一条支路;所述第k条支路与所述第k+1条支路为所述M条支路中相邻的两条支路。
17.根据权利要求16所述的环通输出电路,其特征在于,所述第k条支路还包括第二放大器,所述第二放大器的输入端与所述第k条支路上的所述第二环通缓冲器的输出端连接,用于进行信号放大。
18.一种射频接收系统,其特征在于,所述射频接收系统包括射频接收设备和环通输出设备;其中:
所述射频接收设备包括低噪声放大器、第一滤波器和第一模数转换器,用于依次对接收到的信号进行低噪声放大、滤波和模数转换;
所述环通输出设备包括第一环通缓冲器,所述第一环通缓冲器包括电压缓冲电路和反馈电路,所述电压缓冲电路用于对所述第一滤波器的输入端处输出的信号进行电压缓冲,所述电压缓冲电路的输出端输出的信号用于进行环通输出,所述反馈电路用于将所述电压缓冲电路的输出端输出的信号反馈到所述电压缓冲电路的输入端,以提高所述电压缓冲电路的环路增益。
19.根据权利要求18所述的射频接收系统,其特征在于,所述电压缓冲电路包含源极跟随器,所述反馈电路包含电流镜和第一晶体管;其中:
所述第一晶体管的漏极与所述电流镜的输入端耦合,所述电流镜的输出端与所述源极跟随器的源极耦合;所述电流镜和所述第一晶体管用于将所述源极跟随器的输出端输出的信号反馈到所述源极跟随器的输入端,并为所述源极跟随器的源极提供电流偏置。
20.根据权利要求18或19所述的射频接收系统,其特征在于,所述环通输出电路还包括第二滤波器和第二模数转换器,用于对所述第一环通缓冲器输出的信号进行滤波和模数转换。
21.一种电视调谐器,其特征在于,所述电视调谐器包括射频接收电路和环通输出电路;其中:
所述射频接收电路包括低噪声放大器、第一滤波器和第一模数转换器,用于依次对接收到的信号进行低噪声放大、滤波和模数转换;
所述环通输出电路包括第一环通缓冲器,所述第一环通缓冲器包括电压缓冲电路和反馈电路;
其中,所述电压缓冲电路用于对所述第一滤波器的输出端处输出的信号进行电压缓冲;所述电压缓冲电路的输出端输出的信号用于进行环通输出;所述反馈电路用于将所述电压缓冲电路的输出端输出的信号反馈到所述电压缓冲电路的输入端,以提高所述电压缓冲电路的环路增益;
所述电压缓冲电路包含源极跟随器,所述反馈电路包含电流镜和第一晶体管;其中:
所述第一晶体管的漏极与所述电流镜的输入端耦合,所述电流镜的输出端与所述源极跟随器的源极耦合;所述电流镜和所述第一晶体管用于将所述源极跟随器的输出端输出的信号反馈到所述源极跟随器的输入端,并为所述源极跟随器的源极提供电流偏置。
22.根据权利要求21所述的电视调谐器,其特征在于,所述环通输出电路还包括第三模数转换器,用于对所述第一环通缓冲器输出的信号进行模数转换。
23.根据权利要求21或22所述的电视调谐器,其特征在于,所述射频接收电路还包括单转双电路;所述单转双电路用于接收射频信号,将所述射频信号转换为差分信号输入到所述低噪声放大器;
在所述环通输出电路中,所述第一环通缓冲器包括第一部分和第二部分,所述第一环通缓冲器的第一部分和所述第一环通缓冲器的第二部分均包含所述电压缓冲电路和所述反馈电路;所述第一环通缓冲器的第一部分和所述第一环通缓冲器的第二部分分别用于对所述第一滤波器的输入端处输出的两路差分信号或者所述第一滤波器的输出端处输出的两路差分信号进行处理。
24.根据权利要求23所述的电视调谐器,其特征在于,所述低噪声放大器为差分放大器,所述差分放大器包括第一输入电阻、第一反馈电容、第一反馈电阻、第二输入电阻、第二反馈电容、第二反馈电阻、第一级运算放大器、可调电容和第二级运算放大器;所述第一输入电阻的阻值、所述第一反馈电阻的阻值、所述第二输入电阻的阻值和所述第二反馈电阻的阻值是可调的,用于调整所述差分放大器的增益;
其中,所述第一输入电阻的一端为所述差分放大器的一个输入端,所述第一输入电阻的一端与所述单转双电路的一个输出端连接,所述第一输入电阻的另一端分别与第一并联电路的一端、以及所述第一级运算放大器的正相输入端连接,所述第一并联电路为所述第一反馈电容和所述第一反馈电阻组成的并联电路;
所述第一级运算放大器的负相输出端分别与所述可调电容的一端、所述第二级运算放大器的正相输入端连接;
所述第二级运算放大器的正相输出端与所述第一并联电路的另一端连接;
所述第二输入电阻的一端为所述差分放大器的另一个输入端,所述第二输入电阻的一端与所述单转双电路的另一输出端连接,所述第二输入电阻的另一端分别与第二并联电路的一端、以及所述第一级运算放大器的负相输入端连接,所述第二并联电路为所述第二反馈电容和所述第二反馈电阻组成的并联电路;
所述第一级运算放大器的正相输出端分别与所述可调电容的另一端、所述第二级运算放大器的负相输入端连接;
所述第二级运算放大器的负相输出端与所述第二并联电路的另一端连接。
25.根据权利要求21、22和24中的任一项所述的电视调谐器,其特征在于,所述环通输出电路包括N条支路,所述N条支路并联连接;所述N条支路中的第i条支路,用于对所述第一环通缓冲器输出到所述第i条支路上的信号进行环通输出;
其中,所述N为大于或等于1的正整数,所述i为满足1≤i≤N的整数,所述第i条支路为所述N条支路中任一条支路。
26.根据权利要求21、22和24中的任一项所述的电视调谐器,其特征在于,所述环通输出电路包括M条支路;
所述第一环通缓冲器包括M个第二环通缓冲器,所述M条支路分别包含一个所述第二环通缓冲器;第k条支路上的所述第二环通缓冲器的输出端与第k+1条支路上的所述第二环通缓冲器的输入端相连,所述第k+1条支路上的所述第二环通缓冲器用于缓存所述第k条支路上的所述第二环通缓冲器的输出端输出的信号;
其中,所述M为大于或等于2的正整数,所述k为满足1≤k≤M的整数,所述第k条支路为所述M条支路中任一条支路;所述第k条支路与所述第k+1条支路为所述M条支路中相邻的两条支路。
27.根据权利要求26所述的电视调谐器,其特征在于,所述第k条支路还包括第二放大器,所述第二放大器的输入端与所述第k条支路上的所述第二环通缓冲器的输出端连接,用于进行信号放大。
28.根据权利要求21、22、24和27中的任一项所述的电视调谐器,其特征在于,所述射频接收电路还包括增益控制器,所述增益控制器用于调节所述低噪声放大器的增益。
29.一种环通输出电路,其特征在于,所述环通输出电路用于对射频接收电路进行环通输出,所述射频接收电路包括低噪声放大器、第一滤波器和第一模数转换器,用于依次对接收到的信号进行放大、滤波和模数转换;
所述环通输出电路包括第一环通缓冲器,所述第一环通缓冲器包括电压缓冲电路和反馈电路,所述电压缓冲电路用于对所述第一滤波器的输出端处输出的信号进行电压缓冲,所述电压缓冲电路的输出端输出的信号用于进行环通输出,所述反馈电路用于将所述电压缓冲电路的输出端输出的信号反馈到所述电压缓冲电路的输入端,以提高所述电压缓冲电路的环路增益;
所述电压缓冲电路包含源极跟随器,所述反馈电路包含电流镜和第一晶体管;其中:
所述第一晶体管的漏极与所述电流镜的输入端耦合,所述电流镜的输出端与所述源极跟随器的源极耦合;所述电流镜和所述第一晶体管用于将所述源极跟随器的输出端输出的信号反馈到所述源极跟随器的输入端,并为所述源极跟随器的源极提供电流偏置。
30.根据权利要求29所述的环通输出电路,其特征在于,所述环通输出电路还包括第三模数转换器,用于对所述第一环通缓冲器输出的信号进行模数转换。
31.根据权利要求29或30所述的环通输出电路,其特征在于,所述射频接收电路还包括单转双电路;所述单转双电路用于接收射频信号,将所述射频信号转换为差分信号输入到所述低噪声放大器;
在所述环通输出电路中,所述第一环通缓冲器包括第一部分和第二部分,所述第一环通缓冲器的第一部分和所述第一环通缓冲器的第二部分均包含所述电压缓冲电路和所述反馈电路;所述第一环通缓冲器的第一部分和所述第一环通缓冲器的第二部分分别用于对所述第一滤波器的输入端处输出的两路差分信号或者所述第一滤波器的输出端处输出的两路差分信号进行处理。
32.根据权利要求31所述的环通输出电路,其特征在于,所述低噪声放大器为差分放大器,所述差分放大器包括第一输入电阻、第一反馈电容、第一反馈电阻、第二输入电阻、第二反馈电容、第二反馈电阻、第一级运算放大器、可调电容和第二级运算放大器;所述第一输入电阻的阻值、所述第一反馈电阻的阻值、所述第二输入电阻的阻值和所述第二反馈电阻的阻值是可调的,用于调整所述差分放大器的增益;
其中,所述第一输入电阻的一端为所述差分放大器的一个输入端,所述第一输入电阻的一端与所述单转双电路的一个输出端连接,所述第一输入电阻的另一端分别与第一并联电路的一端、以及所述第一级运算放大器的正相输入端连接,所述第一并联电路为所述第一反馈电容和所述第一反馈电阻组成的并联电路;
所述第一级运算放大器的负相输出端分别与所述可调电容的一端、所述第二级运算放大器的正相输入端连接;
所述第二级运算放大器的正相输出端与所述第一并联电路的另一端连接;
所述第二输入电阻的一端为所述差分放大器的另一个输入端,所述第二输入电阻的一端与所述单转双电路的另一输出端连接,所述第二输入电阻的另一端分别与第二并联电路的一端、以及所述第一级运算放大器的负相输入端连接,所述第二并联电路为所述第二反馈电容和所述第二反馈电阻组成的并联电路;
所述第一级运算放大器的正相输出端分别与所述可调电容的另一端、所述第二级运算放大器的负相输入端连接;
所述第二级运算放大器的负相输出端与所述第二并联电路的另一端连接。
33.根据权利要求29、30和32中的任一项所述的环通输出电路,其特征在于,所述环通输出电路包括N条支路,所述N条支路并联连接;所述N条支路中的第i条支路,用于对所述第一环通缓冲器输出到所述第i条支路上的信号进行环通输出;
其中,所述N为大于或等于1的正整数,所述i为满足1≤i≤N的整数,所述第i条支路为所述N条支路中任一条支路。
34.根据权利要求29、30和32中的任一项所述的环通输出电路,其特征在于,所述环通输出电路包括M条支路;
所述第一环通缓冲器包括M个第二环通缓冲器,所述M条支路分别包含一个所述第二环通缓冲器;第k条支路上的所述第二环通缓冲器的输出端与第k+1条支路上的所述第二环通缓冲器的输入端相连,所述第k+1条支路上的所述第二环通缓冲器用于缓存所述第k条支路上的所述第二环通缓冲器的输出端输出的信号;
其中,所述M为大于或等于2的正整数,所述k为满足1≤k≤M的整数,所述第k条支路为所述M条支路中任一条支路;所述第k条支路与所述第k+1条支路为所述M条支路中相邻的两条支路。
35.根据权利要求34所述的环通输出电路,其特征在于,所述第k条支路还包括第二放大器,所述第二放大器的输入端与所述第k条支路上的所述第二环通缓冲器的输出端连接,用于进行信号放大。
36.一种射频接收系统,其特征在于,所述射频接收系统包括射频接收设备和环通输出设备;其中:
所述射频接收设备包括低噪声放大器、第一滤波器和第一模数转换器,用于依次对接收到的信号进行低噪声放大、滤波和模数转换;
所述环通输出设备包括第一环通缓冲器,所述第一环通缓冲器包括电压缓冲电路和反馈电路,所述电压缓冲电路用于对所述第一滤波器的输出端处输出的信号进行电压缓冲,所述电压缓冲电路的输出端输出的信号用于进行环通输出,所述反馈电路用于将所述电压缓冲电路的输出端输出的信号反馈到所述电压缓冲电路的输入端,以提高所述电压缓冲电路的环路增益;
所述电压缓冲电路包含源极跟随器,所述反馈电路包含电流镜和第一晶体管;其中:
所述第一晶体管的漏极与所述电流镜的输入端耦合,所述电流镜的输出端与所述源极跟随器的源极耦合;所述电流镜和所述第一晶体管用于将所述源极跟随器的输出端输出的信号反馈到所述源极跟随器的输入端,并为所述源极跟随器的源极提供电流偏置。
37.根据权利要求36所述的射频接收系统,其特征在于,所述环通输出电路还包括第三模数转换器,用于对所述第一环通缓冲器输出的信号进行模数转换。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210291522.6A CN114827508A (zh) | 2018-06-13 | 2018-06-13 | 环通输出电路、电视调谐器和射频接收系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2018/091090 WO2019237283A1 (zh) | 2018-06-13 | 2018-06-13 | 环通输出电路、电视调谐器和射频接收系统 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210291522.6A Division CN114827508A (zh) | 2018-06-13 | 2018-06-13 | 环通输出电路、电视调谐器和射频接收系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112262531A CN112262531A (zh) | 2021-01-22 |
CN112262531B true CN112262531B (zh) | 2022-04-05 |
Family
ID=68841746
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880094527.1A Active CN112262531B (zh) | 2018-06-13 | 2018-06-13 | 环通输出电路、电视调谐器和射频接收系统 |
CN202210291522.6A Pending CN114827508A (zh) | 2018-06-13 | 2018-06-13 | 环通输出电路、电视调谐器和射频接收系统 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210291522.6A Pending CN114827508A (zh) | 2018-06-13 | 2018-06-13 | 环通输出电路、电视调谐器和射频接收系统 |
Country Status (2)
Country | Link |
---|---|
CN (2) | CN112262531B (zh) |
WO (1) | WO2019237283A1 (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101243684A (zh) * | 2005-08-22 | 2008-08-13 | Nxp股份有限公司 | 用于接收rf信号的多调谐器设备 |
CN104242837A (zh) * | 2013-06-05 | 2014-12-24 | 硅实验室股份有限公司 | 电视调谐器芯片的放大器及其方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006065647A2 (en) * | 2004-12-15 | 2006-06-22 | Rf Magic, Inc. | Tuner design and system for lossless interconnect of multiple tuners |
US7627297B2 (en) * | 2005-10-11 | 2009-12-01 | Samsung Electro-Mechanics Co., Ltd. | Multi-tuner system, single package dual tuning system and receiver and digital television using the same |
EP2229736B1 (en) * | 2007-11-27 | 2015-07-29 | Nxp B.V. | Device for receiving a rf signal with loop-through output and method for looping a rf input signal through a device for receiving rf signals |
CN101588460A (zh) * | 2008-05-21 | 2009-11-25 | 无锡科尔华电子有限公司 | 数字调谐器 |
US9190975B2 (en) * | 2013-09-27 | 2015-11-17 | Silicon Laboratories Inc. | Receiver chip with multiple independent loop-through paths |
-
2018
- 2018-06-13 WO PCT/CN2018/091090 patent/WO2019237283A1/zh active Application Filing
- 2018-06-13 CN CN201880094527.1A patent/CN112262531B/zh active Active
- 2018-06-13 CN CN202210291522.6A patent/CN114827508A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101243684A (zh) * | 2005-08-22 | 2008-08-13 | Nxp股份有限公司 | 用于接收rf信号的多调谐器设备 |
CN104242837A (zh) * | 2013-06-05 | 2014-12-24 | 硅实验室股份有限公司 | 电视调谐器芯片的放大器及其方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112262531A (zh) | 2021-01-22 |
WO2019237283A1 (zh) | 2019-12-19 |
CN114827508A (zh) | 2022-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10193583B2 (en) | Radio frequency tuner | |
US7973603B2 (en) | Low-noise amplifier suitable for use in a television receiver | |
JP5296809B2 (ja) | 可変利得増幅器およびそれを備えた高周波信号受信装置 | |
US8159619B2 (en) | Multi-standard integrated television receiver | |
US20110227649A1 (en) | Apparatus and method for variable gain transconductance | |
WO2012014343A1 (ja) | 半導体集積回路およびそれを備えたチューナシステム | |
US10263574B2 (en) | Radio frequency receiver | |
US8503963B2 (en) | Amplifier with on-chip filter | |
Jamin et al. | An RF front-end for multi-channel direct RF sampling cable receivers | |
US7139544B2 (en) | Direct down-conversion receiver with transconductance-capacitor filter and method | |
US20230327696A1 (en) | Multi-Band Equalizers | |
CN112262531B (zh) | 环通输出电路、电视调谐器和射频接收系统 | |
US20080305759A1 (en) | Mixer Circuit | |
US20150070055A1 (en) | Receiver | |
US20100309386A1 (en) | Tuner comprising an if filter with a controllable damping stage and receiver comprising a respective tuner | |
WO2015019525A1 (ja) | カスコード型トランスコンダクタンス増幅器、可変利得回路およびこれらを備えたチューナシステム | |
CN111903119B (zh) | 一种全频带接收机和电视调谐器 | |
US20130202066A1 (en) | Dual mode receiver channel select filter | |
WO2013175681A1 (ja) | ダイレクトコンバージョン方式の受信機 | |
JP2009519657A (ja) | 拡張ミキサー装置 | |
Alzaher et al. | Implementation of compact polyphase channel-select filters for multistandard broadcasting | |
JP2008177897A (ja) | 利得制御フィルタ装置、利得制御複素フィルタ装置および受信装置 | |
Lindner et al. | Reconfigurable complex g m-c band-pass filter with high linearity for multi-standard radio receivers | |
US11024354B1 (en) | Low power linear memory readout | |
Kwon et al. | Design methodology of baseband analog chain to maximize a spurious free dynamic range for ATSC terrestrial and cable digital TV tuner |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |