CN112260828A - 基于混沌系统和fpga的轻量级密钥序列发生器 - Google Patents
基于混沌系统和fpga的轻量级密钥序列发生器 Download PDFInfo
- Publication number
- CN112260828A CN112260828A CN202011117073.0A CN202011117073A CN112260828A CN 112260828 A CN112260828 A CN 112260828A CN 202011117073 A CN202011117073 A CN 202011117073A CN 112260828 A CN112260828 A CN 112260828A
- Authority
- CN
- China
- Prior art keywords
- nfsr
- chaotic system
- shift register
- module
- formula
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/001—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using chaotic signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Complex Calculations (AREA)
Abstract
本发明提供一种基于混沌系统和FPGA的轻量级密钥序列发生器,解决了混沌系统的精度受硬件资源的限制的问题,本发明的轻量级密钥序列发生器包括基于Logistic混沌系统的序列发生器模块、2个非线性移位寄存器、3个数据选择模块、过滤函数H模块及输出函数Z模块,本发明将Logistic混沌序列进行数字化并通过一定的算法与非线性反馈移位寄存器相结合,使得混沌系统与非线性反馈移位寄存器较好的结合,并且基于FPGA的硬件实现,既保证了序列的伪随机性、系统的安全性,并且使代码规模更小,占用更少的硬件资源。
Description
技术领域
本发明属于信息安全硬件系统加密领域,尤其涉及一种基于混沌系统和FPGA的轻量级密钥序列发生器。
背景技术
现有技术中基于FPGA实现的轻量级序列密码基本上是采用传统的非线性反馈移位寄存器(NFSR)及线性反馈移位寄存器(LFSR)去实现;将数字化的混沌序列与NFSR/LFSR相结合,
混沌系统具有初值敏感性、不可预测性、分维性质、普适性等诸多优点。数字化的混沌序列也在一定程度上延续了混沌系统的优点,因此特别适用在加密系统中。而随着社会的发展,轻量级序列密码应运而生,适用在资源受限的设备中进行应用。
为了避免硬件实现的数字化混沌系统的受精度限制,造成混沌序列的伪随机性差、混沌系统的安全性低,设计混沌系统时,会尽可能的用更大的位宽表示,但是这样需要大量的硬件资源,即混沌系统的精度受硬件资源的限制。
发明内容
基于以上不足之处,本发明提供一种基于混沌系统和FPGA的轻量级密钥序列发生器,既保证了序列的伪随机性、系统的安全性,又尽可能的使用更少的硬件资源。
本发明所采用的技术如下:一种基于混沌系统和FPGA的轻量级密钥序列发生器,包括基于Logistic混沌系统的序列发生器模块、2个非线性移位寄存器、3个数据选择模块、过滤函数H模块及输出函数Z模块,实现方法如下:
所述的基于Logistic混沌系统的序列发生器模块:
经过初始化和数字化,实现位宽为20位的无符号定点数的数字混沌系统,并将生成的混沌序列的第4、6、7、9、11和12位,即li+4,li+6,li+7,li+9,li+11及li+12单独提取出来以供数据选择模块进行选择抽取,再通过2个非线性移位寄存器、过滤函数H模块和输出函数Z模块进行数据的扰动和混淆;
Logistic混沌系统是离散的混沌系统,如式(1)所示,对其进行整数化处理,如式(2)和式(3)所示,整数化后的混沌系统如式(4)所示,
Logistic混沌系统方程为
x(n+1)=μx(n)[1-x(n)] μ∈[0,4]x(n)∈(0,1] (1)
将其转换为二进制形式为
基于精度限制,小数部分取L位,L取值为19,则
则整数化后的混沌系统表示为
Xn+1=4Xn(2L-Xn)/2L (4)
2个所述的非线性移位寄存器:
非线性移位寄存器NFSR-2反馈数据给非线性移位寄存器NFSR-1的低位,两个非线性移位寄存器都使用同一个时钟进行初始化,初始密钥由所述的基于Logistic混沌系统的序列发生器模块产生,为了不出现全零状态,进行了混沌序列的初值设置,在初始化后,所述的非线性移位寄存器NFSR-1和所述的非线性移位寄存器NFSR-2会在时钟的驱动下进行更新和状态翻转,
所述的非线性移位寄存器NFSR-1和所述的非线性移位寄存器NFSR-2在时刻i的状态分别为(bi,bi+1,…,bi+39)和(si,si+1,…,si+39),
所述的非线性移位寄存器NFSR-1的反馈多项式g(x)定义如式(5)所示:
所述的非线性移位寄存器NFSR-2的反馈多项式f(x)定义如式(6)所示:
3个所述的数据选择模块:
包括三个二选一数据选择器;
数据选择器C1的选择位来自NFSR-1的bi+19,输入位来自基于Logistic混沌系统的序列发生器单元的li+4及li+6;
数据选择器C2的选择位来自NFSR-1的bi+27,输入位来自基于Logistic混沌系统的序列发生器单元的li+7及li+9;
数据选择器C3的选择位来自NFSR-2的si+11,输入位来自基于Logistic混沌系统的序列发生器单元的li+11及li+12,分别表示如式(7)所示:
所述的过滤函数模块H:
非线性移位寄存器NFSR-1的bi+32,非线性移位寄存器NFSR-2的si+2,si+17,si+29,数据选择器C2的ci+2,这五位被用来构建过滤函数h(x),这个过滤函数h(x)是五元四次平衡型布尔函数,代数次数为4次,非线性度达到了最大值12,其定义如式(8)所示:
其中变元x0,x1,x2,x3及x4分别对应于状态比特si+2,si+17,si+29,ci+2及bi+32;
所述的输出函数模块Z
输出函数zi定义如式(9)所示:
其中A={3,7,4,15,23,28,34,37},即输出函数zi由非线性移位寄存器NFSR_1输出的第3、7、4、15、23、28、34、37位、过滤函数H模块输出及基于Logistic混沌系统的序列发生器模块输出的第四位li+4进行异或处理得到。
本发明的有益效果及优点如下:本发明将Logistic混沌序列进行数字化并通过一定的算法与NFSR相结合,使得混沌系统与NFSR较好的结合,既能够满足轻量级的要求,同时其生成的密钥序列的也有较好的安全性,并且使代码规模更小,占用更少的硬件资源。
附图说明
图1为基于混沌的轻量级密钥序列发生器架构图;
图2为基于FPGA实现的该密钥序列发生器的RTL级视图;
图3为基于混沌系统和FPGA的轻量级密钥序列发生器的加密应用框图。
具体实施方式
下面根据说明书附图举例对本发明做进一步的说明:
实施例1
一种基于混沌系统和FPGA的轻量级密钥序列发生器,包括基于Logistic混沌系统的序列发生器模块L_chaos、2个非线性移位寄存器NFSR_1和NFSR_2、数据选择C1、C2和C3模块、过滤函数H模块及输出函数Z模块,其实现方法如下:
基于Logistic混沌系统的序列发生器模块L_chaos
Logistic混沌序列实现相对简单且消耗硬件资源会相对较少,因此在此密钥序列中选择该混沌序列作为整个系统的扰动和混淆模块。经过初始化和数字化,实现位宽为20位的无符号定点数的数字混沌系统,并将生成的混沌序列的第4、6、7、9、11和12位,即li+4,li+6,li+7,li+9,li+11及li+12单独提取出来以供数据选择模块进行选择抽取,再通过2个非线性移位寄存器、过滤函数H模块和输出函数Z模块进行数据的扰动和混淆;
Logistic混沌系统是离散的混沌系统,如式(1)所示,对其进行整数化处理,如式(2)和式(3)所示,整数化后的混沌系统如式(4)所示,
Logistic混沌系统方程为
x(n+1)=μx(n)[1-x(n)] μ∈[0,4]x(n)∈(0,1] (1)
将其转换为二进制形式为
基于精度限制,小数部分取L位,本发明L取值为19,则
则整数化后的混沌系统表示为
Xn+1=4Xn(2L-Xn)/2L (4)
2个非线性移位寄存器NFSR_1和NFSR_2
非线性移位寄存器NFSR-2反馈数据给非线性移位寄存器NFSR-1的低位,两个非线性移位寄存器都使用同一个时钟进行初始化,初始密钥由基于Logistic混沌系统的序列发生器模块L_chaos产生,为了不出现全零状态,进行了混沌序列的初值设置,在初始化后,非线性移位寄存器NFSR-1及非线性移位寄存器NFSR-2会在时钟的驱动下进行更新和状态翻转,
非线性移位寄存器NFSR-1和非线性移位寄存器NFSR-2在时刻i的状态分别为(bi,bi+1,…,bi+39)和(si,si+1,…,si+39),
非线性移位寄存器NFSR-1的反馈多项式g(x)定义如式(5)所示:
非线性移位寄存器NFSR-2的反馈多项式f(x)定义如式(6)所示:
数据选择模块C1、C2、C3
包括三个二选一数据选择器,数据选择器C1的选择位来自NFSR-1的bi+19,输入位来自基于Logistic混沌系统的序列发生器单元的li+4及li+6;
数据选择器C2的选择位来自NFSR-1的bi+27,输入位来自基于Logistic混沌系统的序列发生器单元的li+7及li+9;
数据选择器C3的选择位来自NFSR-2的si+11,输入位来自基于Logistic混沌系统的序列发生器单元的li+11及li+12,表示如式(7)所示:
其中,MUX2-1(l1l2,s)为一个二选一数据选择器,l1及l2代表其输入信号,s代表选择信号。
过滤函数模块H
非线性移位寄存器NFSR-1的bi+32,非线性移位寄存器NFSR-2的si+2,si+17,si+29,数据选择器C2的ci+2,这五位被用来构建过滤函数h(x),这个过滤函数h(x)是五元四次平衡型布尔函数,代数次数为4次,非线性度达到了最大值12,其定义如式(8)所示:
其中变元x0,x1,x2,x3及x4分别对应于状态比特si+2,si+17,si+29,ci+2及bi+32;
输出函数模块Z
输出函数zi定义如式(9)所示:
其中A={3,7,4,15,23,28,34,37},
即输出函数zi由NFSR_1模块输出的第3、7、4、15、23、28、34、37位、过滤函数H模块输出及基于Logistic混沌系统的序列发生器模块L_chaos输出的第四位li+4进行异或处理得到。
本轻量级密钥序列发生器在加密应用中,我们将明文数据与密钥序列进行简单的异或处理,从而得到加密后的密文数据,该轻量型密钥序列发生器的加密应用的架构图如图3所示。
实施例2
系统测试及安全性分析
排列熵测试
测试结果:
近似熵测试
近似熵表达式:ApEn=Φm(r)-Φm+1(r)
测试结果:
信息熵测试
测试结果:
NIST统计测试
安全性分析
复杂性理论可以用于分析密码技术和算法的计算复杂性。一个周期随机序列的线性复杂性与其周期长度相近。Logistic序列密码使用了两个NFSR,一个混沌系统及三个二选一数据选择器,根据经验测试,其大致的周期长度应该在O(280)以上。因此,可以估计其线性复杂度也在O(280)以上,可以被认定为终身保密密码。在相关攻击方面,由于NFSR-2通过反馈函数g(x)与NFSR-1进行异或计算,因此推断在NFSR-1中的所有比特都是平衡的,可以假设NFSR-2与NFSR-1中所产生的每一比特无关。在代数攻击方面,这里的过滤函数h(x)是5元4次平衡布尔函数,由于使用了两组非线性的NFSR,且h(x)本身的输入就是从NFSR-1、NFSR-2及混沌序列做异或获得,因此大大提高了系统的代数度,可以抵御代数攻击。
Claims (1)
1.一种基于混沌系统和FPGA的轻量级密钥序列发生器,包括基于Logistic混沌系统的序列发生器模块、2个非线性移位寄存器、3个数据选择模块、过滤函数H模块和输出函数Z模块,其特征在于,实现方法如下:
所述的基于Logistic混沌系统的序列发生器模块:
经过初始化和数字化,实现位宽为20位的无符号定点数的数字混沌系统,并将生成的混沌序列的第4、6、7、9、11和12位,即li+4,li+6,li+7,li+9,li+11及li+12单独提取出来以供数据选择模块进行选择抽取,再通过2个非线性移位寄存器、过滤函数H模块和输出函数Z模块进行数据的扰动和混淆;
Logistic混沌系统是离散的混沌系统,如式(1)所示,对其进行整数化处理,如式(2)和式(3)所示,整数化后的混沌系统如式(4)所示,
Logistic混沌系统方程为
x(n+1)=μx(n)[1-x(n)] μ∈[0,4]x(n)∈(0,1] (1)
将其转换为二进制形式为
基于精度限制,小数部分取L位,L取值为19,则
则整数化后的混沌系统表示为
Xn+1=4Xn(2L-Xn)/2L (4)
2个所述的非线性移位寄存器:
非线性移位寄存器NFSR-2反馈数据给非线性移位寄存器NFSR-1的低位,两个非线性移位寄存器都使用同一个时钟进行初始化,初始密钥由所述的基于Logistic混沌系统的序列发生器模块产生,为了不出现全零状态,进行了混沌序列的初值设置,在初始化后,所述的非线性移位寄存器NFSR-1和所述的非线性移位寄存器NFSR-2会在时钟的驱动下进行更新和状态翻转,
所述的非线性移位寄存器NFSR-1和所述的非线性移位寄存器NFSR-2在时刻i的状态分别为(bi,bi+1,…,bi+39)和(si,si+1,…,si+39),
所述的非线性移位寄存器NFSR-1的反馈多项式g(x)定义如式(5)所示:
所述的非线性移位寄存器NFSR-2的反馈多项式f(x)定义如式(6)所示:
3个所述的数据选择模块:
包括三个二选一数据选择器;
数据选择器C1的选择位来自NFSR-1的bi+19,输入位来自基于Logistic混沌系统的序列发生器单元的li+4及li+6;
数据选择器C2的选择位来自NFSR-1的bi+27,输入位来自基于Logistic混沌系统的序列发生器单元的li+7及li+9;
数据选择器C3的选择位来自NFSR-2的si+11,输入位来自基于Logistic混沌系统的序列发生器单元的li+11及li+12,
分别表示如式(7)所示:
所述的过滤函数模块H:
非线性移位寄存器NFSR-1的bi+32,非线性移位寄存器NFSR-2的si+2,si+17,si+29,数据选择器C2的ci+2,这五位被用来构建过滤函数h(x),这个过滤函数h(x)是五元四次平衡型布尔函数,代数次数为4次,非线性度达到了最大值12,其定义如式(8)所示:
其中变元x0,x1,x2,x3及x4分别对应于状态比特si+2,si+17,si+29,ci+2及bi+32;
所述的输出函数模块Z
输出函数zi定义如式(9)所示:
其中A={3,7,4,15,23,28,34,37},即输出函数zi由非线性移位寄存器NFSR_1输出的第3、7、4、15、23、28、34、37位、过滤函数H模块输出及基于Logistic混沌系统的序列发生器模块输出的第四位li+4进行异或处理得到。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011117073.0A CN112260828A (zh) | 2020-10-19 | 2020-10-19 | 基于混沌系统和fpga的轻量级密钥序列发生器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011117073.0A CN112260828A (zh) | 2020-10-19 | 2020-10-19 | 基于混沌系统和fpga的轻量级密钥序列发生器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112260828A true CN112260828A (zh) | 2021-01-22 |
Family
ID=74244674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011117073.0A Pending CN112260828A (zh) | 2020-10-19 | 2020-10-19 | 基于混沌系统和fpga的轻量级密钥序列发生器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112260828A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114422116A (zh) * | 2021-12-14 | 2022-04-29 | 阿里巴巴(中国)有限公司 | 数据处理方法及装置 |
CN114969848A (zh) * | 2022-05-16 | 2022-08-30 | 山东大学 | 一种Plantlet超轻量级加密算法的硬件实现装置及实现方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101222318A (zh) * | 2008-01-23 | 2008-07-16 | 黑龙江大学 | 高速高精度混沌函数的混沌序列生成方法和序列发生器 |
WO2013028095A1 (ru) * | 2011-08-19 | 2013-02-28 | МОСКВИН, Юрий Васильевич | Способ формирования регулярных двоичных последовательностей |
CN109981249A (zh) * | 2019-02-19 | 2019-07-05 | 吉林大学珠海学院 | 基于拉链式动态散列和nlfsr的加密解密方法及装置 |
-
2020
- 2020-10-19 CN CN202011117073.0A patent/CN112260828A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101222318A (zh) * | 2008-01-23 | 2008-07-16 | 黑龙江大学 | 高速高精度混沌函数的混沌序列生成方法和序列发生器 |
WO2013028095A1 (ru) * | 2011-08-19 | 2013-02-28 | МОСКВИН, Юрий Васильевич | Способ формирования регулярных двоичных последовательностей |
CN109981249A (zh) * | 2019-02-19 | 2019-07-05 | 吉林大学珠海学院 | 基于拉链式动态散列和nlfsr的加密解密方法及装置 |
Non-Patent Citations (1)
Title |
---|
LINA DING: ""A new lightweight stream cipher based on chaos"", 《SYMMETRY-BASEL》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114422116A (zh) * | 2021-12-14 | 2022-04-29 | 阿里巴巴(中国)有限公司 | 数据处理方法及装置 |
CN114422116B (zh) * | 2021-12-14 | 2023-11-28 | 阿里巴巴(中国)有限公司 | 数据处理方法及装置 |
CN114969848A (zh) * | 2022-05-16 | 2022-08-30 | 山东大学 | 一种Plantlet超轻量级加密算法的硬件实现装置及实现方法 |
CN114969848B (zh) * | 2022-05-16 | 2024-06-04 | 山东大学 | 一种Plantlet超轻量级加密算法的硬件实现装置及实现方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Qayyum et al. | Chaos-based confusion and diffusion of image pixels using dynamic substitution | |
Zhou et al. | Cascade chaotic system with applications | |
Zhang et al. | Joint image encryption and compression scheme based on IWT and SPIHT | |
Borujeni et al. | Chaotic image encryption design using tompkins-paige algorithm | |
Ozkaynak | A novel random number generator based on fractional order chaotic Chua system | |
Li et al. | Breaking a chaotic cryptographic scheme based on composition maps | |
Cang et al. | Pseudo-random number generator based on a generalized conservative Sprott-A system | |
CA2723405A1 (en) | Cryptographic system including a random number generator using finite field arithmetics | |
Zou et al. | Image encryption algorithm with matrix semi-tensor product | |
CN112260828A (zh) | 基于混沌系统和fpga的轻量级密钥序列发生器 | |
CN110572255A (zh) | 轻量级分组密码算法Shadow实现方法、装置及计算机可读介质 | |
Yang et al. | A cubic map chaos criterion theorem with applications in generalized synchronization based pseudorandom number generator and image encryption | |
US20030161467A1 (en) | Compact crypto-engine for random number and stream cipher generation | |
Akif et al. | A new pseudorandom bits generator based on a 2D-chaotic system and diffusion property | |
AVAROĞLU et al. | A novel S-box-based postprocessing method for true random number generation | |
Khaled et al. | Image encryption through cellular automata, s-box and tent chaotic map | |
Han et al. | A stream encryption scheme with both key and plaintext avalanche effects for designing chaos-based pseudorandom number generator with application to image encryption | |
Liu et al. | A novel image encryption algorithm based on plaintext-related hybrid modulation map | |
Lin et al. | Constructing a non-degeneracy 3D hyperchaotic map and application in image encryption | |
Yousif et al. | Key generator to encryption images based on chaotic maps | |
Zaghloul et al. | A block encryption scheme for secure still visual data based on one-way coupled map lattice | |
Xiong et al. | A bit-plane encryption algorithm for RGB image based on modulo negabinary code and chaotic system | |
Mohammed et al. | Secure image encryption scheme using chaotic maps and rc4 algorithm | |
Mahantesh et al. | Design of secured block ciphers PRESENT and HIGHT algorithms and its FPGA implementation | |
Kyrychenko et al. | Application of dynamic systems for encoding data in telecommunication channels |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20210122 |
|
WD01 | Invention patent application deemed withdrawn after publication |