CN112260695B - 压缩感知信号的重构方法、装置、fpga及存储介质 - Google Patents

压缩感知信号的重构方法、装置、fpga及存储介质 Download PDF

Info

Publication number
CN112260695B
CN112260695B CN202011103307.6A CN202011103307A CN112260695B CN 112260695 B CN112260695 B CN 112260695B CN 202011103307 A CN202011103307 A CN 202011103307A CN 112260695 B CN112260695 B CN 112260695B
Authority
CN
China
Prior art keywords
preset
inner product
matrix
square
memory channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011103307.6A
Other languages
English (en)
Other versions
CN112260695A (zh
Inventor
尹云峰
任智新
金良
史宏志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202011103307.6A priority Critical patent/CN112260695B/zh
Publication of CN112260695A publication Critical patent/CN112260695A/zh
Application granted granted Critical
Publication of CN112260695B publication Critical patent/CN112260695B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3059—Digital compression and data reduction techniques where the original information is represented by a subset or similar information, e.g. lossy compression
    • H03M7/3062—Compressive sampling or sensing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Apparatus For Radiation Diagnosis (AREA)
  • Complex Calculations (AREA)

Abstract

本发明公开了一种压缩感知信号的重构方法、装置、FPGA及计算机可读存储介质，该方法包括：FPGA获取待恢复信号的观测向量和测量矩阵；根据观测向量和测量矩阵，利用预设内积计算内存通道和预设最小二乘计算内存通道，确定待恢复信号对应的重构结果；其中，预设内积计算内存通道和预设最小二乘计算内存通道的数量均大于或等于2；本发明通过根据观测向量和测量矩阵，利用预设内积计算内存通道和预设最小二乘计算内存通道，确定待恢复信号对应的重构结果，将压缩感知恢复过程移植到FPGA中，从而利用FPGA的多个内存通道并行完成现有耗时很长的矩阵计算，极大缩短计算时间，快速准确地重构出原始信号，提升用户体验。

Description

压缩感知信号的重构方法、装置、FPGA及存储介质
技术领域
本发明涉及信息工程技术领域，特别涉及一种压缩感知信号的重构方法、装置、FPGA及计算机可读存储介质。
背景技术
目前，压缩感知恢复方法最常用的是正交匹配追踪算法(Orthogonal MatchingPursuit)，其主要做法就是经过一系列的矩阵计算从给定的测量矩阵中选取对观测值贡献最大的列向量作为原子信号添加进初始化为空集的原子矩阵中，经过计算原子矩阵和观测值的最小二乘值，恢复出原始信号。由于匹配追踪算法中会耗费很长的时间进行矩阵计算，使得压缩感知信号的重构效率不高。
因此，如何能够快速准确地重构出原始信号，提高用户体验，是现今急需解决的问题。
发明内容
本发明的目的是提供一种压缩感知信号的重构方法、装置、FPGA及计算机可读存储介质，以利用FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)中的内存通道并行进行矩阵计算，从而快速准确地重构出原始信号，提升用户体验。
为解决上述技术问题，本发明提供一种压缩感知信号的重构方法，包括：
FPGA获取待恢复信号的观测向量和测量矩阵；
根据所述观测向量和所述测量矩阵，利用预设内积计算内存通道和预设最小二乘计算内存通道，确定所述待恢复信号对应的重构结果；其中，所述预设内积计算内存通道和所述预设最小二乘计算内存通道的数量均大于或等于2。
可选的，所述根据所述观测向量和所述测量矩阵，利用预设内积计算内存通道和预设最小二乘计算内存通道，确定所述待恢复信号对应的重构结果，包括：
根据所述观测向量，确定当前残差；
利用所述预设内积计算内存通道并行计算当前残差与所述测量矩阵的内积的绝对值，并对所述绝对值按数值大小进行排序；
从所述测量矩阵选择目标列向量与当前原子矩阵取并集，并利用并集结果更新当前原子矩阵；其中，所述目标列向量为目标索引对应的列向量，所述目标索引为数值最大的所述绝对值对应的索引；
利用所述预设最小二乘计算内存通道并行计算当前原子矩阵与所述观测向量的最小二乘值；
根据所述观测向量、所述最小二乘值和当前原子矩阵，更新当前残差；
根据当前残差判断是否迭代完成；
若否，则执行所述利用所述预设内积计算内存通道并行计算当前残差与所述测量矩阵的内积的绝对值，并对所述绝对值按数值大小进行排序的步骤；
若是，则将所述最小二乘值作为所述重构结果。
可选的，所述利用所述预设内积计算内存通道并行计算当前残差与所述测量矩阵的内积的绝对值，并对所述绝对值按数值大小进行排序，包括：
将所述测量矩阵对应的转置矩阵的每一行和当前残差分别传输所述预设内积计算内存通道并行计算得到内积；
对所述内积中每个域取绝对值，并按数值大小进行排序。
可选的，所述利用所述预设最小二乘计算内存通道并行计算当前原子矩阵与所述观测向量的最小二乘值，包括：
利用所述预设最小二乘计算内存通道计算各自对应的行向量与列向量的乘积，完成最小二乘值计算过程中的矩阵乘的并行计算。
可选的，所述根据所述观测向量、所述最小二乘值和当前原子矩阵，更新当前残差，包括：
利用r＝Y–At*LP，计算得到当前残差；其中，r为当前残差，Y为所述观测向量，At为当前原子矩阵，LP为所述最小二乘值。
可选的，所述根据当前残差判断是否迭代完成，包括：
判断当前残差的1范数是否小于阈值；
若否，则执行所述利用所述预设内积计算内存通道并行计算当前残差与所述测量矩阵的内积的绝对值，并对所述绝对值按数值大小进行排序的步骤；
若是，则执行所述将所述最小二乘值作为所述重构结果的步骤。
可选的，所述预设内积计算内存通道和所述预设最小二乘计算内存通道为相同的内存通道，所述内存通道具体为HBM2通道。
本发明还提供了一种压缩感知信号的重构装置，包括：
获取模块，用于获取待恢复信号的观测向量和测量矩阵；
重构模块，用于根据所述观测向量和所述测量矩阵，利用预设内积计算内存通道和预设最小二乘计算内存通道，确定所述待恢复信号对应的重构结果；其中，所述预设内积计算内存通道和所述预设最小二乘计算内存通道的数量均大于或等于2。
本发明还提供了一种FPGA，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上述所述的压缩感知信号的重构方法的步骤。
此外，本发明还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的压缩感知信号的重构方法的步骤。
本发明所提供的一种压缩感知信号的重构方法，包括：FPGA获取待恢复信号的观测向量和测量矩阵；根据观测向量和测量矩阵，利用预设内积计算内存通道和预设最小二乘计算内存通道，确定待恢复信号对应的重构结果；其中，预设内积计算内存通道和预设最小二乘计算内存通道的数量均大于或等于2；
可见，本发明通过根据观测向量和测量矩阵，利用预设内积计算内存通道和预设最小二乘计算内存通道，确定待恢复信号对应的重构结果，将压缩感知恢复过程移植到FPGA中，从而利用FPGA中的内存通道并行完成现有耗时很长的矩阵计算，极大缩短计算时间，从而快速准确地重构出原始信号，提升用户体验。此外，本发明还提供了一种压缩感知信号的重构装置、FPGA及计算机可读存储介质，同样具有上述有益效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例所提供的一种压缩感知信号的重构方法的流程图；
图2为本发明实施例所提供的一种压缩感知信号的重构过程的流程示意图；
图3为本发明实施例所提供的一种压缩感知信号的重构装置的结构框图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1，图1为本发明实施例所提供的一种压缩感知信号的重构方法的流程图。该方法可以包括：
步骤101：FPGA获取待恢复信号的观测向量和测量矩阵。
其中，本步骤中的待恢复信号可以为需要通过本实施例所提供的方法重构恢复的原始信号。本步骤中的测量矩阵和观测向量(即观测值向量)可以为现有对信号进行压缩感知恢复所需的输入，如现有技术中利用正交匹配追踪算法进行压缩感知恢复所需的测量矩阵和观测向量；观测向量可以为待恢复信号在测量矩阵上投影得到观测值向量。
对应的，对于本步骤中观测向量和测量矩阵的具体内容，可以由设计人员根据实用场景和用户需求自行设置，如可以采用与现有技术中测量矩阵和观测向量的设置方法相同或相似的方式实现；具体的，本步骤中的观测向量的维度可以为M×1，本步骤中的测量矩阵可以为维度为M×N，M和N均正整数，N可以大于M，如N远大于M(N>>M)。
步骤102：根据观测向量和测量矩阵，利用预设内积计算内存通道和预设最小二乘计算内存通道，确定待恢复信号对应的重构结果；其中，预设内积计算内存通道和预设最小二乘计算内存通道的数量均大于或等于2。
可以理解的是，本步骤中的预设内积计算内存通道可以为预先设置的用于完成压缩感知恢复的内积计算过程中的矩阵乘的并行计算的内存通道；本步骤中的预设最小二乘计算内存通道可以为预先设置的用于完成压缩感知恢复的最小二乘计算过程中的矩阵乘的并行计算的内存通道。本实施例中的预设内积计算内存通道和预设最小二乘计算内存通道可以为相同的内存通道，即本实施例中可以设置多个(即大于或等于2个)内存通道，使多个内存通道可以即完成压缩感知恢复的内积计算过程中的矩阵乘的并行计算，又完成压缩感知恢复的最小二乘计算过程中的矩阵乘的并行计算；本实施例中的预设内积计算内存通道和预设最小二乘计算内存通道也可以不同的内存通道，本实施例对此不做任何限制。
具体的，对于预设内积计算内存通道和预设最小二乘计算内存通道的具体类型和数量可以由设计自行设置，如预设内积计算内存通道和预设最小二乘计算内存通道可以均为HBM2(High Bandwidth Memory 2th，第二代高带宽存储器)通道，以利用HBM2通道的高带宽进一步提升压缩感知信号的重构速度，例如本实施例中的FPGA可以设置多个HBM2通道完成压缩感知恢复的内积计算和最小二乘计算过程中的矩阵乘的并行计算；预设内积计算内存通道和预设最小二乘计算内存通道也可以为DDR(Double Data Rate SDRAM，双倍速率SDRAM)内存通道。本实施例对此不做任何限制。
需要说明的是，对于本步骤中FPGA根据观测向量和测量矩阵，利用预设内积计算内存通道和预设最小二乘计算内存通道，确定待恢复信号对应的重构结果的具体方式，可以由设计人员根据实用场景和用户需求自行设置，如采用正交匹配追踪算法时，本步骤可以如图2所示，包括：
步骤201：根据观测向量，确定当前残差。
其中，本步骤可以为当前次重构的初始化步骤，本步骤通过利用观测向量，确定当前的残差(即当前残差)，保证后续的计算可以顺利进行。
具体的，本实施例并不限定本步骤中根据观测向量，确定当前残差的具体方式，如可以直接将观测向量作为当前残差，即当前的残差r＝观测向量Y。
相应的，本步骤中还可以将当前的原子矩阵(即当前原子矩阵)设置为空集，以完成原子矩阵的初始化。
步骤202：利用预设内积计算内存通道并行计算当前残差与测量矩阵的内积的绝对值，并对绝对值按数值大小进行排序。
可以理解的是，本步骤的目的可以为FPGA利用设置的多个预设内积计算内存通道(如HBM2通道)并行计算当前残差与测量矩阵的内积的绝对值并排序，以提升当前残差与测量矩阵的内积计算速度。
具体的，本步骤中FPGA可以将测量矩阵对应的转置矩阵的每一行和当前残差分别传输预设内积计算内存通道并行计算得到内积，即将测量矩阵对应的转置矩阵的每一行与当前残差依次分别传输到各自对应一条预设内积计算内存通道进行矩阵乘计算，从而利用多条预设内积计算内存通道的并行计算得到测量矩阵与当前残差的内积；之后可以对内积中每个域取绝对值，得到当前残差与测量矩阵的内积的绝对值。例如预设内积计算内存通道为HBM2通道时，本步骤中FPGA在计算当前的残差r与测量矩阵Φ的内积时，将测量矩阵Φ的转置的每一行和残差r分别送入多个HBM2通道并行计算内积，再对内积里的每个域取绝对值，并且按照绝对值的大小进行排序。
步骤203：从测量矩阵选择目标列向量与当前原子矩阵取并集，并利用并集结果更新当前原子矩阵；其中，目标列向量为目标索引对应的列向量，目标索引为数值最大的绝对值对应的索引。
可以理解的是，本步骤中FPGA可以利用步骤202中排序最大的绝对值的内积对应的索引(即目标索引)，从测量矩阵选取该索引对应的列向量(即目标列向量)与当前的原子矩阵取(当前原子矩阵)并集，并将并集的结果作为更新后的当前原子矩阵。
具体的，当前原子矩阵的初始状态可以为空集。
步骤204：利用预设最小二乘计算内存通道并行计算当前原子矩阵与观测向量的最小二乘值。
其中，本步骤的目的可以为FPGA利用设置的多个预设最小二乘计算内存通道(如HBM2通道)并行计算当前原子矩阵与观测向量的最小二乘值，以提升当前原子矩阵与观测向量的最小二乘值计算速度。
具体的，本步骤中FPGA可以利用预设最小二乘计算内存通道计算各自对应的行向量与列向量的乘积，完成最小二乘值计算过程中的矩阵乘的并行计算，即在计算当前原子矩阵与观测向量的最小二乘值的过程中所有的矩阵乘的计算是将行向量和对应的列向量分别送入到各自对应一条预设最小二乘计算内存通道进行矩阵乘计算，从而利用多条预设最小二乘计算内存通道的并行计算得到当前原子矩阵与观测向量的最小二乘值。例如预设最小二乘计算内存通道为HBM2通道时，本步骤中FPGA在计算当前的原子矩阵At与观测向量Y的最小二乘值的过程中所有的矩阵乘的计算都可以将行向量和列向量分开分别送入多个HBM2通道并行计算。
步骤205：根据观测向量、最小二乘值和当前原子矩阵，更新当前残差。
具体的，对于本步骤中FPGA根据观测向量、最小二乘值和当前原子矩阵，更新当前残差的具体方式，可以由设计人员自行设置，如FPGA可以利用r＝Y–At*LP，计算得到更新后的当前残差；其中，r为当前残差，Y为观测向量，At为当前原子矩阵，LP为最小二乘值。只要FPGA可以利用观测向量、最小二乘值和当前原子矩阵，对当前残差进行更新，本实施例对此不做任何限制。
步骤206：根据当前残差判断是否迭代完成；若否，则进入步骤202,；若是，则进入步骤207。
可以理解的是，本步骤的目的可以为FPGA利用更新后的当前残差确定是否迭代完成，即当前的最小二乘值是否满足要求；若是，则可以进入步骤207直接将当前的最小二乘值作为重构结果；若否，则可以返回步骤202，利用更新后的当前残差继续进行迭代，直至最小二乘值满足要求。
具体的，对于本步骤中FPGA根据当前残差判断是否迭代完成的具体方式，可以由设计人员自行设置，如FPGA可以判断当前残差的1范数(即向量元素绝对值之和)是否小于阈值(如0.005)；在当前残差的1范数小于阈值时，确定迭代完成，即当前的最小二乘值满足要求，进入步骤207；在当前残差的1范数大于或等于阈值时，确定为迭代完成，即当前的最小二乘值不满足要求，进入步骤202继续进行迭代计算，提高重构信号精度。FPGA可以判断当前残差的1范数是否小于1/K；若是，则进入步骤207；若否，则进入步骤202；其中，K为稀疏度值，K可以为测量矩阵的列数(N)，如在步骤201中可以设置K＝N，完成稀疏度值的初始化。
步骤207：将最小二乘值作为重构结果。
可以理解的是，本步骤的目的可以为在确定迭代完成，即重构结果非常逼近待恢复信号时，将步骤204计算出的当前的最小二乘值作为重构结果，也就是重构出的待恢复信号(即原始信号)对应的重构信号(即近似原始信号)。
需要说明的是，本实施例是以FPGA对一个原始信号(即待恢复信号)的重构为例进行的展示，对于其它原始信号的重构，可以采用与本实施例所提供方法相同或相似的方式实现，本实施例对此不做任何限制。
本实施例中，本发明实施例通过根据观测向量和测量矩阵，利用预设内积计算内存通道和预设最小二乘计算内存通道，确定待恢复信号对应的重构结果，将压缩感知恢复过程移植到FPGA中，从而利用FPGA中的内存通道并行完成现有耗时很长的矩阵计算，极大缩短计算时间，从而快速准确地重构出原始信号，提升用户体验。
请参考图3，图3为本发明实施例所提供的一种压缩感知信号的重构装置的结构框图。该装置可以包括：
获取模块10，用于获取待恢复信号的观测向量和测量矩阵；
重构模块20，用于根据观测向量和测量矩阵，利用预设内积计算内存通道和预设最小二乘计算内存通道，确定待恢复信号对应的重构结果；其中，预设内积计算内存通道和预设最小二乘计算内存通道的数量均大于或等于2。
可选的，重构模块20，可以包括：
初始化子模块，用于根据观测向量，确定当前残差；
内积计算子模块，用于利用预设内积计算内存通道并行计算当前残差与测量矩阵的内积的绝对值，并对绝对值按数值大小进行排序；
原子矩阵更新子模块，用于从测量矩阵选择目标列向量与当前原子矩阵取并集，并利用并集结果更新当前原子矩阵；其中，目标列向量为目标索引对应的列向量，目标索引为数值最大的绝对值对应的索引；
最小二乘计算子模块，用于利用预设最小二乘计算内存通道并行计算当前原子矩阵与观测向量的最小二乘值；
残差更新子模块，用于根据观测向量、最小二乘值和当前原子矩阵，更新当前残差；
迭代判断子模块，用于根据当前残差判断是否迭代完成；若是，则将最小二乘值作为重构结果；若否，则向内积计算子模块发送启动信号。
可选的，内积计算子模块，可以包括：
第一矩阵乘单元，用于将测量矩阵对应的转置矩阵的每一行和当前残差分别传输预设内积计算内存通道并行计算得到内积；
排序单元，用于对内积中每个域取绝对值，并按数值大小进行排序。
可选的，最小二乘计算子模块，可以包括：
第二矩阵乘单元，用于利用预设最小二乘计算内存通道计算各自对应的行向量与列向量的乘积，完成最小二乘值计算过程中的矩阵乘的并行计算。
可选的，残差更新子模块可以具体用于利用r＝Y–At*LP，计算得到当前残差；其中，r为当前残差，Y为观测向量，At为当前原子矩阵，LP为最小二乘值。
可选的，迭代判断子模块可以具体用于判断当前残差的1范数是否小于阈值；若是，则将最小二乘值作为重构结果；若否，则向内积计算子模块发送启动信号。
可选的，预设内积计算内存通道和预设最小二乘计算内存通道为相同的HBM2通道。
本实施例中，本发明实施例通过重构模块20根据观测向量和测量矩阵，利用预设内积计算内存通道和预设最小二乘计算内存通道，确定待恢复信号对应的重构结果，将压缩感知恢复过程移植到FPGA中，从而利用FPGA中的内存通道并行完成现有耗时很长的矩阵计算，极大缩短计算时间，从而快速准确地重构出原始信号，提升用户体验。
本发明实施例还提供了一种FPGA，包括：存储器，用于存储计算机程序；处理器，用于执行计算机程序时实现如上述实施例所提供的压缩感知信号的重构方法的步骤。
此外，本发明还提供了一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述实施例所提供的压缩感知信号的重构方法的步骤。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置、FPGA及计算机可读存储介质而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
结合本文中所公开的实施例描述的方法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上对本发明所提供的一种压缩感知信号的重构方法、装置、FPGA及计算机可读存储介质进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (9)

1.一种压缩感知信号的重构方法，其特征在于，包括：
FPGA获取待恢复信号的观测向量和测量矩阵；
根据所述观测向量和所述测量矩阵，利用预设内积计算内存通道和预设最小二乘计算内存通道，确定所述待恢复信号对应的重构结果；其中，所述预设内积计算内存通道和所述预设最小二乘计算内存通道的数量均大于或等于2；
其中，所述根据所述观测向量和所述测量矩阵，利用预设内积计算内存通道和预设最小二乘计算内存通道，确定所述待恢复信号对应的重构结果，包括：
根据所述观测向量，确定当前残差；
利用所述预设内积计算内存通道并行计算当前残差与所述测量矩阵的内积的绝对值，并对所述绝对值按数值大小进行排序；
从所述测量矩阵选择目标列向量与当前原子矩阵取并集，并利用并集结果更新当前原子矩阵；其中，所述目标列向量为目标索引对应的列向量，所述目标索引为数值最大的所述绝对值对应的索引；
利用所述预设最小二乘计算内存通道并行计算当前原子矩阵与所述观测向量的最小二乘值；
根据所述观测向量、所述最小二乘值和当前原子矩阵，更新当前残差；
根据当前残差判断是否迭代完成；
若否，则执行所述利用所述预设内积计算内存通道并行计算当前残差与所述测量矩阵的内积的绝对值，并对所述绝对值按数值大小进行排序的步骤；
若是，则将所述最小二乘值作为所述重构结果。
2.根据权利要求1所述的压缩感知信号的重构方法，其特征在于，所述利用所述预设内积计算内存通道并行计算当前残差与所述测量矩阵的内积的绝对值，并对所述绝对值按数值大小进行排序，包括：
将所述测量矩阵对应的转置矩阵的每一行和当前残差分别传输所述预设内积计算内存通道并行计算得到内积；
对所述内积中每个域取绝对值，并按数值大小进行排序。
3.根据权利要求1所述的压缩感知信号的重构方法，其特征在于，所述利用所述预设最小二乘计算内存通道并行计算当前原子矩阵与所述观测向量的最小二乘值，包括：
利用所述预设最小二乘计算内存通道计算各自对应的行向量与列向量的乘积，完成最小二乘值计算过程中的矩阵乘的并行计算。
4.根据权利要求1所述的压缩感知信号的重构方法，其特征在于，所述根据所述观测向量、所述最小二乘值和当前原子矩阵，更新当前残差，包括：
利用r=Y–At* LP，计算得到当前残差；其中，r为当前残差，Y为所述观测向量，At为当前原子矩阵，LP为所述最小二乘值。
5.根据权利要求1所述的压缩感知信号的重构方法，其特征在于，所述根据当前残差判断是否迭代完成，包括：
判断当前残差的1范数是否小于阈值；
若否，则执行所述利用所述预设内积计算内存通道并行计算当前残差与所述测量矩阵的内积的绝对值，并对所述绝对值按数值大小进行排序的步骤；
若是，则执行所述将所述最小二乘值作为所述重构结果的步骤。
6.根据权利要求1至5任一项所述的压缩感知信号的重构方法，其特征在于，所述预设内积计算内存通道和所述预设最小二乘计算内存通道为相同的内存通道，所述内存通道具体为HBM2通道。
7.一种压缩感知信号的重构装置，其特征在于，包括：
获取模块，用于获取待恢复信号的观测向量和测量矩阵；
重构模块，用于根据所述观测向量和所述测量矩阵，利用预设内积计算内存通道和预设最小二乘计算内存通道，确定所述待恢复信号对应的重构结果；其中，所述预设内积计算内存通道和所述预设最小二乘计算内存通道的数量均大于或等于2；
其中，所述重构模块，包括：
初始化子模块，用于根据所述观测向量，确定当前残差；
内积计算子模块，用于利用所述预设内积计算内存通道并行计算当前残差与所述测量矩阵的内积的绝对值，并对所述绝对值按数值大小进行排序；
原子矩阵更新子模块，用于从所述测量矩阵选择目标列向量与当前原子矩阵取并集，并利用并集结果更新当前原子矩阵；其中，所述目标列向量为目标索引对应的列向量，所述目标索引为数值最大的所述绝对值对应的索引；
最小二乘计算子模块，用于利用所述预设最小二乘计算内存通道并行计算当前原子矩阵与所述观测向量的最小二乘值；
残差更新子模块，用于根据所述观测向量、所述最小二乘值和当前原子矩阵，更新当前残差；
迭代判断子模块，用于根据当前残差判断是否迭代完成；若是，则将所述最小二乘值作为所述重构结果；若否，则向所述内积计算子模块发送启动信号。
8.一种FPGA，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至6任一项所述的压缩感知信号的重构方法的步骤。
9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至6任一项所述的压缩感知信号的重构方法的步骤。
CN202011103307.6A 2020-10-15 2020-10-15 压缩感知信号的重构方法、装置、fpga及存储介质 Active CN112260695B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011103307.6A CN112260695B (zh) 2020-10-15 2020-10-15 压缩感知信号的重构方法、装置、fpga及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011103307.6A CN112260695B (zh) 2020-10-15 2020-10-15 压缩感知信号的重构方法、装置、fpga及存储介质

Publications (2)

Publication Number Publication Date
CN112260695A CN112260695A (zh) 2021-01-22
CN112260695B true CN112260695B (zh) 2022-05-13

Family

ID=74242654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011103307.6A Active CN112260695B (zh) 2020-10-15 2020-10-15 压缩感知信号的重构方法、装置、fpga及存储介质

Country Status (1)

Country Link
CN (1) CN112260695B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009199430A (ja) * 2008-02-22 2009-09-03 Fujitsu Ltd ベクトル積の並列処理方法
CN103944579A (zh) * 2014-04-10 2014-07-23 东华大学 一种压缩感知重构的编码解码系统
CN108322409A (zh) * 2018-01-25 2018-07-24 杭州电子科技大学 基于广义正交匹配追踪算法的稀疏ofdm信道估计方法
CN109088834A (zh) * 2018-07-11 2018-12-25 桂林电子科技大学 一种基于压缩感知的超宽带信道估计算法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009199430A (ja) * 2008-02-22 2009-09-03 Fujitsu Ltd ベクトル積の並列処理方法
CN103944579A (zh) * 2014-04-10 2014-07-23 东华大学 一种压缩感知重构的编码解码系统
CN108322409A (zh) * 2018-01-25 2018-07-24 杭州电子科技大学 基于广义正交匹配追踪算法的稀疏ofdm信道估计方法
CN109088834A (zh) * 2018-07-11 2018-12-25 桂林电子科技大学 一种基于压缩感知的超宽带信道估计算法

Also Published As

Publication number Publication date
CN112260695A (zh) 2021-01-22

Similar Documents

Publication Publication Date Title
Asif et al. Dynamic updating for $\ell_ {1} $ minimization
Aharon et al. On the uniqueness of overcomplete dictionaries, and a practical way to retrieve them
CN101895297A (zh) 一种面向压缩感知的块稀疏信号重构方法
CN111383741B (zh) 医学成像模型的建立方法、装置、设备及存储介质
Deb et al. Singular value decomposition applied to associative memory of Hopfield neural network
CN111383742A (zh) 一种医学成像模型的建立方法、装置、设备及存储介质
CN110751599B (zh) 一种基于截断核范数的视觉张量数据补全方法
CN112260695B (zh) 压缩感知信号的重构方法、装置、fpga及存储介质
CN110807428A (zh) 煤类样品的识别方法、装置、服务器及存储介质
US20210081802A1 (en) Information processing device and method, and recording medium
CN109981113B (zh) 一种ldpc码信息数据的盲获取方法
CN113052925A (zh) 一种基于深度学习的压缩感知重构方法和系统
CN114819168A (zh) 一种矩阵特征值的量子比较方法及装置
CN111817723A (zh) 一种压缩感知测量矩阵的确定方法、确定装置、确定设备
CN111865325B (zh) 一种压缩感知信号重构方法、装置及相关设备
CN109991578A (zh) 基于盲压缩核字典学习的多分量雷达信号调制识别方法
KR20200135087A (ko) 가설검정 및 서포트 추정을 활용한 압축 센싱 방법 및 장치
CN115118559A (zh) 一种稀疏信道的估计方法、装置、设备及可读存储介质
CN112134569A (zh) 一种基于压缩感知的信号重构方法、装置和介质
CN110990776B (zh) 编码分布式计算方法、装置、计算机设备及存储介质
CN116805370A (zh) 图像识别方法、装置及相关设备
CN115170916B (zh) 一种多尺度特征融合的图像重建方法及系统
CN112508166A (zh) 信息处理装置和方法以及存储信息处理程序的记录介质
Kasem et al. DRCS-SR: Deep robust compressed sensing for single image super-resolution
CN113505838B (zh) 一种图像聚类方法、装置、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant