CN112259577A - 像素结构 - Google Patents
像素结构 Download PDFInfo
- Publication number
- CN112259577A CN112259577A CN202011072237.2A CN202011072237A CN112259577A CN 112259577 A CN112259577 A CN 112259577A CN 202011072237 A CN202011072237 A CN 202011072237A CN 112259577 A CN112259577 A CN 112259577A
- Authority
- CN
- China
- Prior art keywords
- layer
- data line
- disposed
- metal trace
- pixel structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000010410 layer Substances 0.000 claims description 247
- 239000002184 metal Substances 0.000 claims description 72
- 230000001154 acute effect Effects 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 description 32
- 230000000903 blocking effect Effects 0.000 description 14
- 238000000034 method Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供的像素结构包括衬底、设置在衬底上方的源漏极层、设置在源漏极层上的第一平坦层、以及数据线，其中，数据线和源漏极层异面设置，且数据线所在膜层远离栅极层和源漏极层；通过将数据线设置在远离栅极层和源漏极层的异面膜层上，增大了数据线距离扫描线和栅极电位点之间的距离，降低扫描线信号和栅极电位点信号容易受到数据线信号的干扰程度。
Description
技术领域
本发明涉及OLED显示技术领域，尤其涉及一种像素结构。
背景技术
在现有OLED显示面板的像素结构中，如图3所示，栅极电位点为控制驱动TFT栅极电位的一个点位，数据线与源漏极层同层设置，数据线信号对扫描线信号、以及栅极电位点信号有很强的干扰，因此，现有OLED显示面板存在数据线对扫描线和栅极电位点的信号干扰的技术问题。
发明内容
本发明实施例提供一种像素结构，可缓解现有像素结构中扫描线信号容易受到数据线信号干扰的技术问题。
本发明实施例提供一种像素结构，包括衬底、以及设置在所述衬底上方的缓冲层、有源层、栅绝缘层、栅极层、层间绝缘层、源漏极层、第一平坦层、以及数据线，其中，所述数据线与所述源漏极层异面设置，且所述数据线所在膜层远离所述栅极层和所述源漏极层。
在本发明实施例提供的像素结构中，所述像素结构还包括扫描线，所述扫描线与所述栅极层同层设置，栅极电位点与所述源漏极层同层设置，其中，所述数据线设置在所述第一平坦层上方。
在本发明实施例提供的像素结构中，电源金属走线包括对应设置的第一金属走线和第二金属走线，所述第一金属走线与所述源漏极层同层设置，所述第二金属走线设置在所述第一平坦层上，所述第二金属走线与所述第一金属走线通过过孔以并联的方式电连接。
在本发明实施例提供的像素结构中，所述数据线与所述第二金属走线同层设置，所述数据线上设置有第二平坦层。
在本发明实施例提供的像素结构中，所述数据线与所述第二金属走线绝缘设置。
在本发明实施例提供的像素结构中，所述第一平坦层的厚度大于所述第二平坦层的厚度。
在本发明实施例提供的像素结构中，所述第二平坦层厚度的范围为所述第一平坦层厚度的三分之一至二分之一。
在本发明实施例提供的像素结构中，所述第一平坦层上设置有阳极，所述数据线与所述阳极同层且绝缘设置。
在本发明实施例提供的像素结构中，所述第一平坦层上设置有阳极，所述阳极上方设置有阴极，所述数据线与所述阴极同层且绝缘设置。
在本发明实施例提供的像素结构中，所述数据线与所述扫描线/栅极电位点之间的连线与衬底的锐角夹角范围为15度至45度。
有益效果：本发明实施例提供的像素结构包括衬底、以及设置在所述衬底上方的缓冲层、有源层、栅绝缘层、栅极层、层间绝缘层、源漏极层、第一平坦层、以及数据线，其中，所述数据线与所述源漏极层异面设置，且所述数据线所在膜层远离所述栅极层和所述源漏极层；通过将数据线设置在远离所述栅极层和所述源漏极层的异面膜层上，增大了数据线距离扫描线和栅极电位点之间的距离，缓解了现有像素结构中扫描线信号和栅极电位点信号容易受到数据线信号干扰的技术问题。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1为本发明实施例提供的像素结构的俯视透视图；
图2为本发明实施例提供的像素结构的截面示意图；
图3为本发明实施例提供的像素结构的像素电路图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
如图1、图2所示，本发明实施例提供的像素结构包括衬底10、以及设置在所述衬底10上方的缓冲层20、有源层30、栅绝缘层40、栅极层50、层间绝缘层60、源漏极层70、第一平坦层80、以及数据线902，其中，所述数据线902与所述源漏极层70异面设置，且所述数据线902所在膜层远离所述栅极层50和所述源漏极层70。
在本实施例中，像素结构包括衬底10、以及设置在所述衬底10上方的缓冲层20、有源层30、栅绝缘层40、栅极层50、层间绝缘层60、源漏极层70、第一平坦层80、以及数据线902，其中，所述数据线902与所述源漏极层70异面设置，且所述数据线902所在膜层远离所述栅极层50和所述源漏极层70；通过将数据线902设置在远离所述栅极层50和所述源漏极层70的异面膜层上，增大了数据线902距离扫描线和栅极电位点702之间的距离，缓解了现有像素结构中扫描线信号和栅极电位点702信号容易受到数据线902信号干扰的技术问题。
其中，栅绝缘层40包括设置在所述有源层30上的第一栅绝缘层401、以及设置在所述栅极层50上的第二栅绝缘层402，所述第二栅绝缘层402上设置有层间绝缘层60。
其中，栅极层50包括栅极，所述扫描线与所述栅极同层设置。
在一种实施例中，第一金属走线701与所述源漏极层70同层设置，所述第一平坦层80上设置有与所述第一金属走线701对应的第二金属走线901，所述第二金属走线901与所述第一金属走线701通过并联的方式电连接。
其中，所述第二金属走线901在衬底10上的投影可以覆盖所述第一金属走线701701在衬底10上的投影。
其中，所述第一金属走线701和所述第二金属走线901的截面形状可以相同。
其中，所述第一金属走线701和所述第二金属走线901的截面形状可以为矩形或梯形。
在本实施例中，在第一平坦层80上设置第二金属走线901，通过第二金属走线901与所述第一金属走线701并联电连接，可以减小直流高电平VDD的阻抗。
在一种实施例中，扫描线与所述栅极层50同层设置，栅极电位点702与所述源漏极层70同层设置，其中，所述数据线902设置在所述第一平坦层80上方。
在一种实施例中，所述数据线902与所述第二金属走线901同层设置，所述数据线902上设置有第二平坦层100。
在一种实施例中，电源金属走线包括对应设置的第一金属走线701和第二金属走线901，所述第一金属走线701与所述源漏极层70同层设置，所述第二金属走线901设置在所述第一平坦层80上，所述第二金属走线901与所述第一金属走线701通过过孔以并联的方式电连接。
其中，所述第一平坦层80的厚度和所述第二平坦层100的厚度可以不同。
其中，所述第一平坦层80的制备材料和所述第二平坦层100的制备材料也可以不同。
其中，所述第一平坦层80的制备材料对信号干扰的阻挡能力大于所述第二平坦层100的制备材料对信号干扰的阻挡能力。
在一种实施例中，所述第一平坦层80包括平坦段和阻隔段，所述阻隔段设置在所述平坦段上方，所述阻隔段用于阻挡数据线902信号对扫描线信号的干扰。
其中，所述阻隔段可以只设置在所述数据线902下发。
其中，所述阻隔段在衬底10上的投影覆盖所述数据线902在衬底10上的投影覆盖。
在一种实施例中，所述平坦段包括第一平坦段和第二平坦段。
其中，所述第一平坦段和第二平坦段之间设置有阻隔段。
在一种实施例中，所述数据线902与所述第二金属走线901绝缘设置。
在一种实施例中，所述数据线902和所述第二金属走线901触接设置。
其中，所述数据线902可以设置在所述第二金属走线901上。
其中，所述数据线902也可以设置在所述第二金属走线901的侧面。
在一种实施例中，所述第一平坦层80的厚度大于所述第二平坦层100的厚度。
在一种实施例中，所述数据线902设置在所述第二平坦层100上。
在一种实施例中，所述第二平坦层100包括一开口，所述开口设置在所述第二平坦层100靠近所述封装层的一侧。
其中，所述数据线902设置在所述开口内。
在一种实施例中，所述第二平坦层100厚度的范围为所述第一平坦层80厚度的三分之一至二分之一。
其中，所述第二平坦层100的厚度范围可以为5微米至15微米。
在一种实施例中，所述第二平坦层100厚度也可以小于所述第一平坦层80厚度的三分之一。
在本实施例中，所述第二平坦层100的作用主要为隔绝所述数据线902或所述第二金属走线901与上方阳极，在不影响所述第二平坦层100的功能情况下，所述第二平坦层100越薄越好。
其中，在所述数据线902设置在所述第一平坦层80上时，所述第一平坦层80的厚度大可以增大所述扫描线和所述数据线902之间的距离。
在一种实施例中，所述第一平坦层80上设置有阳极，所述数据线902与所述阳极同层且绝缘设置。
其中，所述数据线902的制备材料可以和所述阳极的制备材料相同，即所述数据线902和所述阳极通过一步工序形成。
其中，所述数据线902的制备材料可以与所述阳极的制备材料不同，阳极的制备材料阻抗通常较大，因此可以通过单独对的工序或同一步工序中，形成制备材料不同于所述阳极的所述数据线902。
在一种实施例中，所述第一平坦层80上设置有阳极，所述阳极上方设置有阴极，所述数据线902与所述阴极同层且绝缘设置。
其中，所述数据线902的制备材料可以和所述阴极的制备材料相同，即所述数据线902和所述阴极通过一步工序形成。
其中，所述数据线902的制备材料可以与所述阴极的制备材料不同，阴极的制备材料阻抗通常较大，因此可以通过单独对的工序或同一步工序中，形成制备材料不同于所述阴极的所述数据线902。
在一种实施例中，所述数据线902与所述扫描线之间的连线与衬底10的锐角夹角范围为15度至45度。
其中，所述数据线902与所述扫描线之间的连线可以取所述数据线902和所述扫描线最近的两点形成的连线。
其中，在数据线902位于的膜层和数据线902下方膜层的厚度确定时，所述数据线902与所述扫描线之间的连线与衬底10的锐角夹角越小，所述数据线902距离所述扫描线的距离就越大。缓解了所述扫描线信号容易受到数据线902信号干扰的问题。
在一种实施例中，所述数据线902与栅极电位点702之间的连线与衬底10的锐角夹角范围为15度至45度
其中，如图3所示，栅极电位点702为控制驱动TFT栅极电位的一个点。
其中，所述栅极电位点702可以与所述源漏极层70同层设置。
其中，所述栅极电位点702也可以与所述栅极层50同层设置。
在本实施例中，在所述栅极电位点702位于的膜层和所述数据线902下方膜层厚度确定时，所述数据线902和所述栅极电位点702之间的连线与衬底10的锐角夹角越小，所述数据线902距离所述扫描线的距离就越大。缓解了所述扫描线信号容易受到数据线902信号干扰的问题。
本发明实施例提供的OLED显示面板包括多个像素结构，如图1、图2所示，所述像素结构包括衬底10、以及设置在所述衬底10上方的缓冲层20、有源层30、栅绝缘层40、栅极层50、层间绝缘层60、源漏极层70、第一平坦层80、以及数据线902，其中，所述数据线902与所述源漏极层70异面设置，且所述数据线902所在膜层远离所述栅极层50和所述源漏极层70。
在本实施例中，OLED显示面板包括衬底10、以及设置在所述衬底10上方的缓冲层20、有源层30、栅绝缘层40、栅极层50、层间绝缘层60、源漏极层70、第一平坦层80、以及数据线902，其中，所述数据线902与所述源漏极层70异面设置，且所述数据线902所在膜层远离所述栅极层50和所述源漏极层70；通过将数据线902设置在远离所述栅极层50和所述源漏极层70的异面膜层上，增大了数据线902距离扫描线和栅极电位点702之间的距离，缓解了现有像素结构中扫描线信号和栅极电位点702信号容易受到数据线902信号干扰的技术问题。
在一种实施例中，在OLED显示面板中，第一金属走线701与所述源漏极层70同层设置，所述第一平坦层80上设置有与所述第一金属走线701对应的第二金属走线901，所述第二金属走线901与所述第一金属走线701通过并联的方式电连接。
其中，所述第二金属走线901在衬底10上的投影可以覆盖所述第一金属走线701在衬底10上的投影。
其中，所述第一金属走线701和所述第二金属走线901的截面形状可以相同。
其中，所述第一金属走线701和所述第二金属走线901的截面形状可以为矩形或梯形。
在本实施例中，在第一平坦层80上设置第二金属走线901，通过第二金属走线901与所述第一金属走线701并联电连接，可以减小直流高电平VDD的阻抗。
在一种实施例中，在OLED显示面板中，电源金属走线包括对应设置的第一金属走线701和第二金属走线901，所述第一金属走线701与所述源漏极层70同层设置，所述第二金属走线901设置在所述第一平坦层80上，所述第二金属走线901与所述第一金属走线701通过过孔以并联的方式电连接。
在一种实施例中，在OLED显示面板中，所述数据线902与所述第二金属走线901同层设置，所述数据线902上设置有第二平坦层100。
其中，所述第一平坦层80的厚度和所述第二平坦层100的厚度可以不同。
其中，所述第一平坦层80的制备材料和所述第二平坦层100的制备材料也可以不同。
其中，所述第一平坦层80的制备材料对信号干扰的阻挡能力大于所述第二平坦层100的制备材料对信号干扰的阻挡能力。
在一种实施例中，在OLED显示面板中，所述第一平坦层80包括平坦段和阻隔段，所述阻隔段设置在所述平坦段上方，所述阻隔段用于阻挡数据线902信号对扫描线信号的干扰。
其中，所述阻隔段可以只设置在所述数据线902下发。
其中，所述阻隔段在衬底10上的投影覆盖所述数据线902在衬底10上的投影覆盖。
在一种实施例中，在OLED显示面板中，所述平坦段包括第一平坦段和第二平坦段。
其中，所述第一平坦段和第二平坦段之间设置有阻隔段。
在一种实施例中，在OLED显示面板中，所述数据线902与所述第二金属走线901绝缘设置。
在一种实施例中，在OLED显示面板中，所述数据线902和所述第二金属走线901触接设置。
其中，所述数据线902可以设置在所述第二金属走线901上。
其中，所述数据线902也可以设置在所述第二金属走线901的侧面。
在一种实施例中，在OLED显示面板中，所述第一平坦层80的厚度大于所述第二平坦层100的厚度。
在一种实施例中，在OLED显示面板中，所述数据线902设置在所述第二平坦层100上。
在一种实施例中，在OLED显示面板中，所述第二平坦层100包括一开口，所述开口设置在所述第二平坦层100靠近所述封装层的一侧。
其中，所述数据线902设置在所述开口内。
在一种实施例中，所述第二平坦层100厚度的范围为所述第一平坦层80厚度的三分之一至二分之一。
其中，所述第二平坦层100的厚度范围可以为5微米至15微米。
在一种实施例中，在OLED显示面板中，所述第二平坦层100厚度也可以小于所述第一平坦层80厚度的三分之一。
在本实施例中，所述第二平坦层100的作用主要为隔绝所述数据线902或所述第二金属走线901与上方阳极，在不影响所述第二平坦层100的功能情况下，所述第二平坦层100越薄越好。
其中，在所述数据线902设置在所述第一平坦层80上时，所述第一平坦层80的厚度大可以增大所述扫描线和所述数据线902之间的距离。
在一种实施例中，在OLED显示面板中，所述第一平坦层80上设置有阳极，所述数据线902与所述阳极同层且绝缘设置。
其中，所述数据线902的制备材料可以和所述阳极的制备材料相同，即所述数据线902和所述阳极通过一步工序形成。
其中，所述数据线902的制备材料可以与所述阳极的制备材料不同，阳极的制备材料阻抗通常较大，因此可以通过单独对的工序或同一步工序中，形成制备材料不同于所述阳极的所述数据线902。
在一种实施例中，在OLED显示面板中，所述第一平坦层80上设置有阳极，所述阳极上方设置有阴极，所述数据线902与所述阴极同层且绝缘设置。
其中，所述数据线902的制备材料可以和所述阴极的制备材料相同，即所述数据线902和所述阴极通过一步工序形成。
其中，所述数据线902的制备材料可以与所述阴极的制备材料不同，阴极的制备材料阻抗通常较大，因此可以通过单独对的工序或同一步工序中，形成制备材料不同于所述阴极的所述数据线902。
在一种实施例中，在OLED显示面板中，所述数据线902与所述扫描线之间的连线与衬底10的锐角夹角范围为15度至45度。
其中，所述数据线902与所述扫描线之间的连线可以取所述数据线902和所述扫描线最近的两点形成的连线。
其中，在数据线902位于的膜层和数据线902下方膜层的厚度确定时，所述数据线902与所述扫描线之间的连线与衬底10的锐角夹角越小，所述数据线902距离所述扫描线的距离就越大。缓解了所述扫描线信号容易受到数据线902信号干扰的问题。
在一种实施例中，在OLED显示面板中，所述数据线902与栅极电位点702之间的连线与衬底10的锐角夹角范围为15度至45度
其中，如图3所示，栅极电位点702为控制驱动TFT栅极电位的一个点。
其中，所述栅极电位点702可以与所述源漏极层70同层设置。
其中，所述栅极电位点702也可以与所述栅极层50同层设置。
在本实施例中，在所述栅极电位点702位于的膜层和所述数据线902下方膜层厚度确定时，所述数据线902和所述栅极电位点702之间的连线与衬底10的锐角夹角越小，所述数据线902距离所述扫描线的距离就越大。缓解了所述扫描线信号容易受到数据线902信号干扰的问题。
本发明实施例提供的像素结构包括衬底、以及设置在所述衬底上方的缓冲层、有源层、栅绝缘层、栅极层、层间绝缘层、源漏极层、第一平坦层、以及数据线，其中，所述数据线与所述源漏极层异面设置，且所述数据线所在膜层远离所述栅极层和所述源漏极层；通过将数据线设置在远离所述栅极层和所述源漏极层的异面膜层上，增大了数据线距离扫描线和栅极电位点之间的距离，缓解了现有像素结构中扫描线信号和栅极电位点信号容易受到数据线信号干扰的技术问题。
以上对本发明实施例所提供的一种进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。
Claims (10)
1.一种像素结构，其特征在于，包括衬底、以及设置在所述衬底上方的缓冲层、有源层、栅绝缘层、栅极层、层间绝缘层、源漏极层、第一平坦层、以及数据线，其中，所述数据线与所述源漏极层异面设置，且所述数据线所在膜层远离所述栅极层和所述源漏极层。
2.如权利要求1所述的像素结构，其特征在于，所述像素结构还包括扫描线，所述扫描线与所述栅极层同层设置，栅极电位点与所述源漏极层同层设置，其中，所述第一平坦层设置在所述源漏极层上，所述数据线设置在所述第一平坦层上方。
3.如权利要求2所述的像素结构，其特征在于，电源金属走线包括对应设置的第一金属走线和第二金属走线，所述第一金属走线与所述源漏极层同层设置，所述第二金属走线设置在所述第一平坦层上，所述第二金属走线与所述第一金属走线通过过孔以并联的方式电连接。
4.如权利要求3所述的像素结构，其特征在于，所述数据线与所述第二金属走线同层设置，所述数据线上设置有第二平坦层。
5.如权利要求4所述的像素结构，其特征在于，所述数据线与所述第二金属走线绝缘设置。
6.如权利要求4所述的像素结构，其特征在于，所述第一平坦层的厚度大于所述第二平坦层的厚度。
7.如权利要求6所述的像素结构，其特征在于，所述第二平坦层厚度的范围为所述第一平坦层厚度的三分之一至二分之一。
8.如权利要求1所述的像素结构，其特征在于，所述第一平坦层上设置有阳极，所述数据线与所述阳极同层且绝缘设置。
9.如权利要求1所述的像素结构，其特征在于，所述第一平坦层上设置有阳极，所述阳极上方设置有阴极，所述数据线与所述阴极同层且绝缘设置。
10.如权利要求1所述的像素结构，其特征在于，所述数据线与所述扫描线/栅极电位点之间的连线与衬底的锐角夹角范围为15度至45度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011072237.2A CN112259577A (zh) | 2020-10-09 | 2020-10-09 | 像素结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011072237.2A CN112259577A (zh) | 2020-10-09 | 2020-10-09 | 像素结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112259577A true CN112259577A (zh) | 2021-01-22 |
Family
ID=74233749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011072237.2A Pending CN112259577A (zh) | 2020-10-09 | 2020-10-09 | 像素结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112259577A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109449180A (zh) * | 2018-10-25 | 2019-03-08 | 京东方科技集团股份有限公司 | 一种oled显示基板和oled显示装置 |
| CN208753327U (zh) * | 2018-11-08 | 2019-04-16 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
| CN110707139A (zh) * | 2019-11-07 | 2020-01-17 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
-
2020
- 2020-10-09 CN CN202011072237.2A patent/CN112259577A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109449180A (zh) * | 2018-10-25 | 2019-03-08 | 京东方科技集团股份有限公司 | 一种oled显示基板和oled显示装置 |
| CN208753327U (zh) * | 2018-11-08 | 2019-04-16 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
| CN110707139A (zh) * | 2019-11-07 | 2020-01-17 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11417719B2 (en) | Organic light-emitting diode display panel with anode layer on signal trace in non-display area | |
| CN111564458B (zh) | 显示面板 | |
| US11515336B2 (en) | Array substrate, display device and method for repairing wire break of array substrate | |
| CN106908978A (zh) | 触控显示面板和触控显示装置 | |
| CN114730225B (zh) | 触控面板、触控显示面板和电子装置 | |
| US11782549B2 (en) | Display panel and display device | |
| CN110047895B (zh) | 有机发光显示面板和显示装置 | |
| CN111679526B (zh) | 显示面板及显示装置 | |
| CN110783490A (zh) | 显示面板及其制备方法 | |
| US20230168556A1 (en) | Array substrate and display panel | |
| CN111785758A (zh) | 显示面板及显示装置 | |
| CN111665994B (zh) | 显示模组 | |
| WO2022105510A1 (zh) | 触控面板、显示面板以及显示装置 | |
| US20160181286A1 (en) | Ffs array substrate and liquid crystal display device having the same | |
| CN108279804B (zh) | 显示面板和显示装置 | |
| CN114281206A (zh) | 显示面板与移动终端 | |
| CN112086027A (zh) | 阵列基板 | |
| CN112259577A (zh) | 像素结构 | |
| CN109713014B (zh) | 有机发光显示面板、装置和有机发光显示面板的制造方法 | |
| CN111124177A (zh) | 内嵌式触控显示面板 | |
| CN111725279B (zh) | 阵列基板及oled显示面板 | |
| CN112035006A (zh) | 显示面板 | |
| CN113178460B (zh) | Oled显示面板 | |
| CN212725312U (zh) | 显示面板及显示装置 | |
| CN113053969B (zh) | 显示面板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210122 |