CN112234974A - 一种防破解电路 - Google Patents
一种防破解电路 Download PDFInfo
- Publication number
- CN112234974A CN112234974A CN202011329349.1A CN202011329349A CN112234974A CN 112234974 A CN112234974 A CN 112234974A CN 202011329349 A CN202011329349 A CN 202011329349A CN 112234974 A CN112234974 A CN 112234974A
- Authority
- CN
- China
- Prior art keywords
- inverter
- resistor string
- circuit
- cracking
- output end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
- Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
- Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
- Y04S40/20—Information technology specific aspects, e.g. CAD, simulation, modelling, system security
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种防破解电路,包括n个并联的、结构相同的防破解单元,n为大于0的整数;所述防破解单元包括信号传输电路,所述信号传输电路包括反相器A1、与反相器A1输出端连接的电阻串RA,反相器B1、与反相器B1输出端连接的电阻串RB,反相器C;所述反相器A1与所述反相器B1通过电阻串RA的输出端与电阻串RB的输出端连接;所述反相器C的输入端连接于电阻串RA与电阻串RB的输出端之间;所述电阻串RA、所述电阻串RB及所述电阻串RA与电阻串RB的连接部表面覆盖金属M。本发明提供的防破解电路结构简单,可防止他人通过拆解、反向倒推的方式获得集成电路的具体结构和信号处理规则。
Description
技术领域
本发明属于集成电路技术领域,具体涉及一种防破解电路。
背景技术
随着信息技术的发展,集成电路产品能够实现的功能越来越多,应用场景也越来越广泛。现实中有通过技术手段入侵、窃取集成电路内部存储的关键敏感信息,借此牟利的事件;也常发生不良商家通过拆解企业设计制造的集成电路产品,获知集成电路的具体结构,进而仿造、假冒集成电路产品的事件,给企业带来经济、声誉损害。
现有技术中,有在集成电路芯片表面加盖一个帽盖结构,通过部署在集成电路芯片和帽盖结构内部的多个方向的导电栅格结构,从而实现防止外部入侵的功能;这种芯片的结构和制作工艺十分复杂,应用成本较高。
针对上述技术问题,提供一种实现方案简单、防破解效果好的集成电路十分必要。
发明内容
为解决现有技术中存在的上述问题,本发明提供了一种防破解电路。
本发明要解决的技术问题主要通过以下技术方案实现:
本发明提供一种防破解电路,包括n个结构相同的防破解单元,n为大于0的整数,所述n个防破解单元之间并联。
进一步地,所述防破解单元包括信号传输电路,用于接收、处理和传输信号;所述信号传输电路包括反相器A1、与反相器A1输出端连接的电阻串RA,反相器B1、与反相器B1输出端连接的电阻串RB,反相器C;所述反相器A1与所述反相器B1通过电阻串RA的输出端与电阻串RB的输出端连接;所述反相器C的输入端连接于电阻串RA与电阻串RB的输出端之间;信号由反相器A1、反相器B1输入端输入,经电阻串RA、电阻串RB,最终由反相器C输出端输出;
所述电阻串RA、所述电阻串RB及所述电阻串RA与电阻串RB的连接部表面覆盖金属M;通过覆盖金属M,使第三方必须通过拆解掉金属M才可观察电阻串RA与电阻串RB的具体结构。
进一步地,所述电阻串RA包括串联的X个电阻,X为大于0的整数;所述电阻串RB包括串联的Y个电阻,Y为大于0的整数。所述电阻用于存放信号处理信息,在实际应用中,可以根据需求确定X、Y的具体数目。
进一步地,所述电阻串RA和所述电阻串RB中的电阻为尺寸相同、外观相同、阻值不同的多晶硅电阻。电阻尺寸相同、外观相同、阻值不同,使第三方无法通过拍照逆向分析来判断电阻类型、电阻阻值等信息,进而无法获取信息传输电路中存储的信号处理信息;所采用的多晶硅电阻包括:rppo电阻(p+掺杂的多晶硅电阻)、rpponc电阻(非硅化的p+掺杂的多晶硅电阻)、rhrpo电阻(高方块阻值的多晶硅电阻)、rnpo电阻(n+掺杂的多晶硅电阻)、rnponc电阻(n+掺杂的非硅化的多晶硅电阻)等。
进一步地,所述反相器A1的输入电压与所述反相器B1的输入电压为交替高低压。通过定时设置反相器A1、反相器B1两端的交替高低电压值,实现输入电路的信号处理,并使得最终经反相器C的输出端输出的信号频率恒定,任何第三方无法通过检测反相器C输出端输出的信号频率来倒推信号处理规则。
进一步地,所述金属M选自铝合金,如,铝硅合金、铝硅铜合金、铝钛合金、铝钽合金、铝钛硅合金、铝钽硅合金、铝钛锗合金等。
进一步地,所述防破解单元还包括控制电路。所述控制电路用于监测信号传输电路是否正常工作,并根据监测结果控制整个防破解电路的运行。
进一步地,所述控制电路包括反相器A2和反相器B2,所述反相器A2、所述金属M和所述反相器B2依次串联;当金属M完好,控制电路正常工作,信号传输电路正常工作,整个防破解电路正常工作;当金属M被破坏时,控制电路断开,信号传输电路也即停止工作,无法通过检测信号传输电路的工作情况来推测其信号处理规则。
本发明还提供一种信息加密模块,包括上述防破解单元。
本发明还提供一种芯片,包括上述信息加密模块。
与现有技术相比,本发明实现的有益效果在于:
1.电路结构简单,易于实现。仅通过五个反相器、至少两个电阻及电阻表面覆盖金属M即可实现一个防破解单元,多个结构相同的防破解单元并联构成防破解电路。所使用的技术方案易于实现,所需成本较低。
2.多重设置,实现防破解功能:
(1)通过在信息传输电路表面覆盖金属M,并通过反相器A2、金属M、反相器B2串联,形成控制电路;一旦第三方破坏金属M,控制电路断开整个电路的供电,电路不再工作;
(2)信息传输电路中使用尺寸相同、外观相同、阻值不同的两个电阻串,使得第三方即使通过去掉金属M使电阻串RA、电阻串RB及其连接部暴露出来,也无法通过拍照逆向分析识别电阻类型、判断电阻阻值,进而无法获取信息传输电路中存储的信息;
(3)定时设置反相器A1、反相器B1两端的交替高低电压值,使反相器C的信号输出频率恒定,防止通过监测反相器C输出的信号频率来倒推信号输出规则。
附图说明
图1为本发明一种防破解电路的示意框图。
图2为本发明一种防破解电路的电路结构示意图。
图3为本发明一种防破解电路中信号传输电路与控制电路的电路结构示意图。
图4为本发明实施例中一种防破解电路的电路结构示意图。
图5为本发明另一实施例中防破解电路的电路结构示意图。
具体实施方式
以下将结合实施例,对本发明进行进一步说明。
如图1所示,本发明提供的防破解电路包括n个结构相同的防破解单元,n为大于0的整数,所述n个防破解单元之间并联。
所述防破解单元包括信号传输电路,所述信号传输电路的电路结构如图2所示:
所述信号传输电路包括反相器A1、与反相器A1输出端连接的电阻串RA,反相器B1、与反相器B1输出端连接的电阻串RB,反相器C;
所述反相器A1与所述反相器B1通过电阻串RA的输出端与电阻串RB的输出端连接;所述反相器C的输入端连接于电阻串RA与电阻串RB的输出端之间;
其中,所述电阻串RA、所述电阻串RB及所述电阻串RA与电阻串RB的连接部表面覆盖金属M;所述电阻串RA包括串联的X个电阻,X为大于0的整数;所述电阻串RB包括串联的Y个电阻,Y为大于0的整数;所述电阻串RA和所述电阻串RB中的电阻为尺寸相同、外观相同、阻值不同的多晶硅电阻;所述反相器A1的输入电压与所述反相器B1的输入电压为交替高低压;所述金属M选自铝合金。
如图3所示,所述防破解单元还包括控制电路,所述控制电路包括反相器A2和反相器B2,所述反相器A2、所述金属M和所述反相器B2依次串联。
在一个实施例中,所述防破解电路包括结构相同的15个防破解单元,所述防破解单元之间并联,所述防破解单元的数量可以根据电路功能设计需要进行增减。所述防破解电路与芯片处理器通讯,芯片处理器发出的信号,自防破解电路输入端输入,经过防破解电路处理后,经由防破解电路输出端输出,返回至芯片处理器。
在上述实施例中,如图4所示,每个防破解单元由1个信号传输电路组成,所述信号传输电路包括反相器A1、与反相器A1输出端连接的电阻串RA、反相器B1、与反相器B1输出端连接的电阻串RB,反相器C,其中,与反相器A1输出端连接的电阻串RA中的电阻为一个rpponc电阻,与反相器B1输出端连接的电阻串RB中的电阻为一个rnpo电阻,两个电阻尺寸相同、外观相同,电阻串RA的阻值大于电阻串RB的阻值,所述电阻用于存放信号处理信息;反相器C的输入端连接于电阻串RA与电阻串RB的输出端之间,用于接收并传输经电阻串RA和电阻串RB处理过的信号;在上述rpponc电阻、rnpo电阻及其连接部表面,覆盖一层铝硅铜金属;反相器A1、反相器B1两端电压为交替高低电压,使反相器C输出端输出的信号为固定频率。
在该实施例中,当电路正常工作时,由于反相器A1、反相器B1两端电压为交替高低电压,因此反相器C输出的频率为固定频率,无法通过检测反相器C输出端的信号频率来倒推出信号传输电路中的信号处理规则。
当破坏铝硅铜金属暴露出电阻串RA和电阻串RB后,由于这两个电阻串所选用的电阻为尺寸相同、外观相同、阻值不同的多晶硅电阻,因此无法通过拍照逆向分析得到该电阻的具体阻值,因而也无法获得信号传输电路的信号处理规则。
在另一个实施例中,所述防破解电路包括结构相同的100个防破解单元,所述防破解单元之间并联,所述防破解单元的数量可以根据电路功能设计需要进行增减。所述防破解电路与芯片处理器通讯,芯片处理器发出的信号,自防破解电路输入端输入,经过防破解电路处理后,经由防破解电路输出端输出,返回至芯片处理器。
如图5所示,每个防破解单元由1个信号传输电路和1个控制电路组成,所述信号传输电路包括反相器A1、与反相器A1输出端连接的电阻串RA、反相器B1、与反相器B1输出端连接的电阻串RB,反相器C,其中,与反相器A1输出端连接的电阻串RA中的电阻为2个串联的rnponc电阻,与反相器B1输出端连接的电阻串RB中的电阻为3个rhrpo电阻,所述电阻的尺寸相同、外观相同,电阻串RA的阻值小于电阻串RB的阻值,所述电阻用于存放信号处理信息;反相器C的输入端连接于电阻串RA与电阻串RB的输出端之间;在上述rnponc电阻、rhrpo电阻及其连接部表面,覆盖一层铝钛合金;反相器A1、反相器B1两端电压为交替高低电压。
在该实施例中,当电路正常工作时,由于反相器A1、反相器B1两端电压为交替高低电压,因此反相器C输出的频率为固定频率,无法通过检测反相器C输出端的信号频率来倒推出信号传输电路中的信号处理规则。
当破坏铝钛合金暴露出电阻串RA和电阻串RB后,由于这两个电阻串所选用的电阻为尺寸相同、外观相同、阻值不同的多晶硅电阻,因此无法通过拍照逆向分析得到该电阻的具体阻值,因而也无法获得信号传输电路的信号处理规则。
所述控制电路由反相器A2,覆盖在信号传输电路中电阻串RA、电阻串RB及其连接部表面的铝钛合金,反相器B2依次串联组成,与芯片处理器通讯。信号自反相器A2输入端输入,经铝钛合金、反相器B2,最终由反相器B2的输出端输出。
所述控制电路用于监测信号传输电路是否正常工作,并根据监测结果控制整个防破解电路的工作状态。当铝钛合金完好时,控制电路正常运行,所述防破解电路正常运行。当铝钛合金被破坏时,控制电路断开,芯片处理器接收不到反相器B2的输出信号,即断开整个芯片的通信,信号传输电路也即停止工作,此时无法通过检测信号传输电路的工作情况来推测其信号处理规则。
本发明实施例还提供一种信息加密模块,包括上述任一实施例提供的防破解电路。使用防破解电路,可以防止信息加密模块被第三方破解,给企业带来损失。
本发明实施例还提供一种芯片,包括上述实施例提供的信息加密模块。使用该信息加密模块,可以防止芯片的重要信息被第三方破解,给企业带来损失。
以上内容是结合具体的优选实施方式对本发明所做的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。
Claims (10)
1.一种防破解电路,其特征在于,包括n个结构相同的防破解单元,n为大于0的整数,所述n个防破解单元之间并联。
2.根据权利要求1所述的防破解电路,其特征在于,所述防破解单元包括信号传输电路;
所述信号传输电路包括反相器A1、与反相器A1输出端连接的电阻串RA,反相器B1、与反相器B1输出端连接的电阻串RB,反相器C;
所述反相器A1与所述反相器B1通过电阻串RA的输出端与电阻串RB的输出端连接;所述反相器C的输入端连接于电阻串RA与电阻串RB的输出端之间;
所述电阻串RA、所述电阻串RB及所述电阻串RA与电阻串RB的连接部表面覆盖金属M。
3.根据权利要求2所述的防破解电路,其特征在于,所述电阻串RA包括串联的X个电阻,X为大于0的整数;所述电阻串RB包括串联的Y个电阻,Y为大于0的整数。
4.根据权利要求3所述的防破解电路,其特征在于,所述电阻串RA和所述电阻串RB中的电阻为尺寸相同、外观相同、阻值不同的多晶硅电阻。
5.根据权利要求2所述的防破解电路,其特征在于,所述反相器A1的输入电压与所述反相器B1的输入电压为交替高低压。
6.根据权利要求2所述的防破解电路,其特征在于,所述金属M选自铝合金。
7.根据权利要求2所述的防破解电路,其特征在于,所述防破解单元还包括控制电路。
8.根据权利要求7所述的防破解电路,其特征在于,所述控制电路包括反相器A2和反相器B2,所述反相器A2、所述金属M和所述反相器B2依次串联。
9.一种信息加密模块,其特征在于,包括权利要求1~权利要求8任一项所述的防破解电路。
10.一种芯片,其特征在于,包括权利要求9所述的集成电路信息加密模块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011329349.1A CN112234974B (zh) | 2020-11-24 | 2020-11-24 | 一种防破解电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011329349.1A CN112234974B (zh) | 2020-11-24 | 2020-11-24 | 一种防破解电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112234974A true CN112234974A (zh) | 2021-01-15 |
CN112234974B CN112234974B (zh) | 2023-06-13 |
Family
ID=74123865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011329349.1A Active CN112234974B (zh) | 2020-11-24 | 2020-11-24 | 一种防破解电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112234974B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004007036A (ja) * | 2002-04-26 | 2004-01-08 | Toyo Commun Equip Co Ltd | 2出力型水晶発振器 |
CN1855474A (zh) * | 2005-04-14 | 2006-11-01 | 国际商业机器公司 | 用于针对加密应用实现安全多芯片模块的方法和结构 |
US20170288658A1 (en) * | 2016-03-31 | 2017-10-05 | Lapis Semiconductor Co., Ltd. | Resistor array, output buffer, and manufacturing method for semiconductor device |
CN109829339A (zh) * | 2017-11-23 | 2019-05-31 | 北京芯愿景软件技术有限公司 | 一种防破解电路模块及防破解电路模块的设计方法 |
CN213521843U (zh) * | 2020-11-24 | 2021-06-22 | 西安恩狄集成电路有限公司 | 防破解电路及包括其的信息加密模块及包括该模块的芯片 |
-
2020
- 2020-11-24 CN CN202011329349.1A patent/CN112234974B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004007036A (ja) * | 2002-04-26 | 2004-01-08 | Toyo Commun Equip Co Ltd | 2出力型水晶発振器 |
CN1855474A (zh) * | 2005-04-14 | 2006-11-01 | 国际商业机器公司 | 用于针对加密应用实现安全多芯片模块的方法和结构 |
US20170288658A1 (en) * | 2016-03-31 | 2017-10-05 | Lapis Semiconductor Co., Ltd. | Resistor array, output buffer, and manufacturing method for semiconductor device |
CN109829339A (zh) * | 2017-11-23 | 2019-05-31 | 北京芯愿景软件技术有限公司 | 一种防破解电路模块及防破解电路模块的设计方法 |
CN213521843U (zh) * | 2020-11-24 | 2021-06-22 | 西安恩狄集成电路有限公司 | 防破解电路及包括其的信息加密模块及包括该模块的芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN112234974B (zh) | 2023-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6498404B1 (en) | Data carrier with obscured power consumption | |
US9419614B2 (en) | Low-power open-circuit detection system | |
US6999984B2 (en) | Modification to reconfigurable functional unit in a reconfigurable chip to perform linear feedback shift register function | |
US10176127B2 (en) | Network unit of electronic appliances, network of electronic appliances, and method of using chip identification device | |
US20080088589A1 (en) | Scanning circuit and method for keyboard | |
US9003559B2 (en) | Continuity check monitoring for microchip exploitation detection | |
CN1617654B (zh) | 一种抗干扰的电路板设计及相关的程序和存储媒体 | |
EP1548607B1 (en) | Method of providing a microcontroller having an N-bit data bus width and a number of pins being equal or less than N | |
US9323957B2 (en) | Anti-tamper system based on dual random bits generators for integrated circuits | |
JP2018011299A (ja) | 電子装置のネットワーク、電子装置及びその検査工程 | |
CN102063586A (zh) | 用于检测故障攻击的方法和装置 | |
CN213521843U (zh) | 防破解电路及包括其的信息加密模块及包括该模块的芯片 | |
CN107577630A (zh) | 一种扩展模块自动寻址系统 | |
CN112234974A (zh) | 一种防破解电路 | |
Geetha et al. | Network structure for testability improvement in exclusive-OR sum of products Reed–Muller canonical circuits | |
CN113064051A (zh) | 芯片测试方法、计算芯片和数据处理设备 | |
KR20160127203A (ko) | 반도체 칩의 위변조 방지 회로 및 방법 | |
WO2002097457A2 (en) | A digital system and a method for error detection thereof | |
US10360414B2 (en) | Anti-tamper system and an anti-tamper circuit of the same | |
US6526534B1 (en) | Communication element and communication apparatus using the same | |
CN110633777B (zh) | 一种物理不可复制功能标签产生方法及电路 | |
Rahman et al. | Design of a built-in-self-test implemented AES crypto processor ASIC | |
Keren et al. | Duplication based one-to-many coding for Trojan HW detection | |
US7103494B2 (en) | Circuit arrangement and data processing method | |
JPH05322994A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |