CN112216591A - 晶圆结构的刻蚀装置及刻蚀方法 - Google Patents

晶圆结构的刻蚀装置及刻蚀方法 Download PDF

Info

Publication number
CN112216591A
CN112216591A CN202011084910.4A CN202011084910A CN112216591A CN 112216591 A CN112216591 A CN 112216591A CN 202011084910 A CN202011084910 A CN 202011084910A CN 112216591 A CN112216591 A CN 112216591A
Authority
CN
China
Prior art keywords
coil
current
wafer structure
plasma
reaction chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011084910.4A
Other languages
English (en)
Inventor
张�浩
陈韦斌
钟杜
单静静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202011084910.4A priority Critical patent/CN112216591A/zh
Publication of CN112216591A publication Critical patent/CN112216591A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种晶圆结构的刻蚀装置及刻蚀方法。刻蚀装置包括：反应室、第一线圈、第二线圈、中间线圈以及射频电源，所述射频电源、所述第一线圈、所述第二线圈以及所述中间线圈均设于所述反应室外，所述第一线圈、所述第二线圈以及所述中间线圈均与所述射频电源连接，所述第一线圈、所述第二线圈以及所述中间线圈内均通入电流用于在所述反应室内产生感应电场，以将注入所述反应室内的气体离子化并产生等离子体，所述等离子体用于对所述晶圆结构进行刻蚀，所述第二线圈套设在所述第一线圈之外，所述中间线圈套设在所述第一线圈和所述第二线圈之间。本发明解决了晶圆结构的刻蚀效率较低，影响三维存储器的生产效率的技术问题。

Description

晶圆结构的刻蚀装置及刻蚀方法
技术领域
本发明涉及半导体器件技术领域，特别涉及一种晶圆结构的刻蚀装置及刻蚀方法。
背景技术
反及存储器(NAND)是一种比硬盘驱动器更好的存储设备，具有功耗低、质量轻等优点，其中，三维(3D)结构的NAND存储器因是将存储单元三维地布置在衬底之上而具有集成密度高、存储容量大，从而在电子产品中得到了更广泛的应用。
晶圆结构在制成三维存储器之前，需要在反应室内刻蚀形成沟道孔。通常所用的刻蚀装置为电感耦合等离子(ICP)机台。电感耦合等离子(ICP)机台是通过在反应室外的电磁线圈上加射频电压(RF)，在反应腔室中，急剧变化的感应磁场会在腔室中产生感应电场，使得初始电子获得能量继而继续产生低温等离子体。目前RF的线圈数量较少，反应室内的等离子体数量较少，进而晶圆结构的刻蚀效率较低，影响三维存储器的生产效率。
发明内容
本发明的目的在于提供一种晶圆结构的刻蚀装置及刻蚀方法，以解决晶圆结构的刻蚀效率较低，影响三维存储器的生产效率的技术问题。
本发明提供一种晶圆结构的刻蚀装置，包括：反应室、第一线圈、第二线圈、中间线圈以及射频电源，所述射频电源、所述第一线圈、所述第二线圈以及所述中间线圈均设于所述反应室外，所述第一线圈、所述第二线圈以及所述中间线圈均与所述射频电源连接，所述第一线圈、所述第二线圈以及所述中间线圈内均通入电流用于在所述反应室内产生感应电场，以将注入所述反应室内的气体离子化并产生等离子体，所述等离子体用于对所述晶圆结构进行刻蚀，所述第二线圈套设在所述第一线圈之外，所述中间线圈套设在所述第一线圈和所述第二线圈之间。
其中，所述第一线圈内通入第一电流，所述第二线圈内通入第二电流，所述中间线线圈内通入中间电流，所述等离子体在所述晶圆结构的表面形成等离子体鞘层，所述第一电流和所述第二电流的方向相同，且与所述中间电流的方向相反，以使得所述等离子鞘层的各个位置与所述晶圆结构的高度差小于预设值。
其中，所述等离子鞘层的各个位置与所述晶圆结构的高度差相等。
其中，所述中间电流的电流值小于所述第一电流的电流值，所述第一电流的电流值小于所述第二电流的电流值。
其中，所述第一线圈的直径在80mm-90mm之间，所述中间线圈的直径在 80mm-100mm之间，所述第二线圈的直径在80mm-150mm之间。
其中，所述中间线圈为多个，在所述第一线圈到所述第二线圈的方向上，多个所述中间线圈依次套设。
本发明提供一种应用上述的刻蚀装置对晶圆结构进行刻蚀的方法，包括：
在反应室外设置射频电源、第一线圈、第二线圈以及中间线圈，其中，所述第一线圈、所述第二线圈以及所述中间线圈均与所述射频电源连接，所述第二线圈套设在所述第一线圈之外，所述中间线圈套设在所述第一线圈和所述第二线圈之间；
将晶圆结构输送至所述反应室内；
在所述第一线圈、所述第二线圈以及所述中间线圈内均通入电流，以使得所述第一线圈、所述第二线圈以及所述中间线圈在所述反应室内产生感应电场，以将注入所述反应室内的气体离子化并产生等离子体，所述等离子体对所述晶圆结构进行刻蚀。
其中，所述第一线圈内用于通入第一电流，所述第二线圈内用于通入第二电流，所述中间线线圈内用于通过中间电流，所述等离子体在所述晶圆结构的表面形成等离子体鞘层，所述第一电流和所述第二电流的方向相同，且与所述中间电流的方向相反，以使得所述等离子鞘层的各个位置与所述晶圆结构的高度差小于预设值。
其中，所述等离子鞘层的各个位置与所述晶圆结构的高度差相等。
其中，所述中间线圈为多个，在所述第一线圈到所述第二线圈的方向上，多个所述中间线圈依次套设。
综上所述，本申请通过设置第一线圈和第二线圈之间的中间线圈，使得射频电源连接的线圈为3个，3个线圈的设置可以增加在反应室内的感应电场强度，可以增加反应室内的等离子体浓度，进而可以提高晶圆结构的刻蚀效率，提升三维存储器的生产效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为传统的两个线圈产生磁场与感应电场的结构示意图。
图2是图1中的感应电场对晶圆结构刻蚀的结构示意图。
图3为本发明提供的晶圆结构的刻蚀装置的结构示意。
图4是图3中的刻蚀装置对晶圆结构进行刻蚀的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在描述本发明的实施例之前，首先描述传统的三维存储器的刻蚀装置。请参阅图1，其刻蚀装置包括：反应室、第一线圈20、第二线圈30以及射频电源，射频电源、第一线圈20、第二线圈30均设于反应室外，第二线圈30套设于第一线圈20之外，第一线圈20与第二线圈30均与射频电源连接，第一线圈20、第二线圈30中均通入电流用于在反应室内产生感应电场，以将注入反应室内的气体离子化并产生等离子体，等离子体用于对晶圆结构进行刻蚀。可以理解的是，第一线圈20、第二线圈30中的电流用于产生感应磁场B，感应磁场用于产生感应电场E。
此两个线圈上通入的电流在反应室内产生的感应电场的强度较小，反应室内的等离子体浓度较低，进而晶圆结构的刻蚀效率较低，导致三维存储器的生产效率较低。
请参阅图2，第一线圈20和第二线圈30中常常通入同向的电流，在第一线圈20和第二线圈30中通入同向电流的情况下，第一线圈20和第二线圈30之间的磁场会相互抵消，第一线圈20和第二线圈30之间的电场是相互叠加的。而电场场强的分布会直接影响等离子体的分布，第一线圈20和第二线圈30之间叠加的电场会导致第一线圈20和第二线圈30之间的等离子体密度较其他地方高，进而在晶圆结构上形成凹凸状的等离子鞘层40。在晶圆结构刻蚀时，等离子体会垂直穿过凹凸状的等离子鞘层40对晶圆结构进行刻蚀，这样等离子体将会以倾斜状撞击到晶圆结构上，从而使得晶圆结构上形成的沟道孔倾斜，影响后续制程，影响三维存储器的电性能。可以理解的是，等离子体穿过凹凸状的等离子鞘层40对晶圆结构刻蚀后，刻蚀后的晶圆结构也形成为凹凸状，刻蚀形成的沟道孔的分布也呈凹凸状。凹凸状的等离子鞘层40可以形成为倒“M”型，刻蚀后的晶圆结构也形成为倒“M”型，沟道孔的分布也呈倒“M”型。
基于上述问题，本发明提供一种三维存储器的刻蚀装置。可以理解的是，该刻蚀装置可以为等离子体刻蚀装置。
请参阅图3-图4，图3-图4为本发明提供的一种对晶圆结构60进行刻蚀的刻蚀装置。本申请设置中间线圈50套设在第一线圈20和第二线圈30之间，即采用3个线圈在反应室10内产生等离子体，可以增加反应室10内的等离子体浓度，进而可以提高晶圆结构60的刻蚀效率，提升三维存储器的生产效率。刻蚀装置详细介绍如下：
请参阅图4，刻蚀装置包括：反应室10、第一线圈20、第二线圈30、中间线圈50以及射频电源，射频电源、第一线圈20、第二线圈30以及中间线圈50 均设于反应室10外，第一线圈20、第二线圈30以及中间线圈50均与射频电源连接，第一线圈20、第二线圈30以及中间线圈50内均通入电流用于在反应室 10内产生感应电场，以将注入反应室10内的气体离子化并产生等离子体，等离子体用于对晶圆结构60进行刻蚀，第二线圈30套设在第一线圈20之外，中间线圈50套设在第一线圈20和第二线圈30之间。可以理解的是，反应室10包括支撑吸附件80与设于支撑吸附件80边缘的挡墙90，挡墙90与支撑吸附件 80形成一容纳空间，晶圆结构60设于容纳空间内，且支撑吸附在支撑吸附件80上。在晶圆结构60刻蚀、加热后，支撑吸附件80还可以内部通入冷却液，对晶圆结构60进行冷却。
本申请中，通过设置第一线圈20和第二线圈30之间的中间线圈50，使得射频电源连接的线圈为3个，3个线圈的设置可以增加在反应室10内的感应电场强度，可以增加反应室10内的等离子体浓度，进而可以提高晶圆结构60的刻蚀效率，提升三维存储器的生产效率。
在一个具体的实施例中，第一线圈20中通入第一电流I1，第二线圈30中通入第二电流I2，中间线线圈中通入中间电流I3，等离子体在晶圆结构60的表面形成等离子体鞘层40，第一电流I1和第二电流I2的方向相同，且与中间电流 I3的方向相反，以使得等离子体鞘层40的各个位置与晶圆结构60的高度差小于预设值。可以理解的是，当等离子体鞘层40的各个位置与晶圆结构60的高度差小于预设值时，等离子体鞘层基本平行于晶圆结构60。预设值可以为1mm，或者小于1mm。射频电源可以单独控制第一线圈20上的第一电流I1，可以单独控制第二线圈30上的第二电流I2，以及可以单独控制中间线圈50上的中间电流I3，第一电流I1、第二电流I2以及中间电流I3互相不干扰。等离子鞘层40 的各个位置与晶圆结构60的高度差可以为等离子鞘层40的各个位置与晶圆结构60之间的垂直距离。本实施例中，第一电流I1和第二电流I2的方向为顺时针，中间电流I3的方向为逆时针。
可以理解的是，由于中间线圈50上的中间电流I3的方向与第一电流I1的方向不同，中间线圈50产生的中间磁场B3与第一电流I1产生的第一磁场B1 叠加，而中间线圈50与第一线圈20之间的电场E相互抵消；由于中间线圈50 上的中间电流I3的方向与第二电流I2的方向不同，中间线圈50产生的中间磁场B3与第二电流I2产生的第二磁场B2叠加，而中间线圈50与第二线圈30之间的电场E相互抵消。
从而，中间线圈50与第一线圈20的电场E抵消效应，以及中间线圈50与第二线圈30的电场E抵消效应的综合作用降低了第一线圈20与第二线圈30之间的电场强度，这就使得第一线圈20和第二线圈30之间的等离子体密度降低，反应室10内的等离子体分布均匀，凹凸状的等离子鞘层40变平整。在晶圆结构60刻蚀时，等离子体垂直穿过平整的等离子鞘层40对晶圆结构60进行刻蚀，这样等离子体将会垂直撞击到晶圆结构60上，从而使得晶圆结构60上形成的沟道孔垂直，不会影响后续制程，不会影响三维存储器的电性能。可以理解的是，虽然第一线圈20和第二线圈30之间的等离子体密度是降低的，但是由于中间线圈50的引入，反应室10内的平均电场强度是增加的，反应室10内的平均等离子体密度是增加的。
也就是说，本申请通过设置中间线圈50的电流方向与第一线圈20上的电流方向不同，以及设置中间线圈50的电流方向与第二线圈30上的电流方向不同，可以使得第一线圈20与第二线圈30之间的电场强度降低，第一线圈20和第二线圈30之间的等离子体密度降低，反应室10内的等离子体分布均匀，进而等离子鞘层40变平整，等离子体将会垂直对晶圆结构60刻蚀，不会使得沟道孔歪斜，不会影响后续制程，不会影响三维存储器的电性能。
同时，当本申请的等离子体在反应室10内均匀时，不会使得等离子鞘层40 形成为凹凸状(倒“M”型)，等离子体对晶圆结构60均匀刻蚀，不会出现部分晶圆结构60刻蚀较多，部分刻蚀较少而导致刻蚀后的晶圆结构60形成为凹凸状(倒“M”型)，刻蚀形成的沟道孔的分布也呈凹凸状(“M”型)的技术问题。
在一个具体的实施例中，形成的等离子鞘层40包括中间部分和设于中间部分两侧的边缘部分，中间部分平行于晶圆结构60，边缘部分相对于中间部分翘曲。也就是说，等离子鞘层40边缘部分与晶圆结构60的高度差大于等离子鞘层40中间部分与晶圆结构60的高度差，形成在晶圆结构60中间部分的沟道孔垂直于晶圆结构60，形成在晶圆结构60边缘部分的沟道孔有一定程度的倾斜。从而，本申请至少可以保证晶圆结构60中间部分的沟道孔是垂直于晶圆结构60 的，边缘部分的沟道孔虽然会有一定程度的倾斜，但是边缘部分的沟道孔会在后期的制程中去除，最后得到的晶圆结构60的沟道孔是垂直于晶圆结构60的。
在一个具体的实施例中，等离子鞘层40的各个位置与晶圆结构60的高度差相等。也就会说，等离子鞘层40平行于晶圆结构60的顶面。从而，等离子体将会垂直对晶圆结构60进行轰击，形成的沟道孔垂直于晶圆结构60，进而提高后续的三维存储器的电性能。
从而，本申请通过设置第一电流I1和第二电流I2的方向相同，且与中间电流I3的方向相反，降低了第一线圈20和第二线圈30的电场强度，增加了反应室10的平均电场强度，降低了第一线圈20和第二线圈30之间的等离子体密度，增加了反应室10内的平均等离子体的密度，不仅可以提高晶圆结构60的刻蚀效率，提升三维存储器的生产效率，而且可以使得等离子鞘层40变平整，等离子体垂直穿过平整的等离子鞘层40对晶圆结构60进行刻蚀，晶圆结构60上形成的沟道孔垂直，不会影响后续制程，不会影响三维存储器的电性能。
在一个具体的实施例中，中间电流I3的电流值小于第一电流I1的电流值，第一电流I1的电流值小于第二电流I2的电流值。也就是说，中间线圈50上的电流最小，第二线圈30上的电流最大。
可以理解的是，通常反应室10的边缘位置的等离子体的密度较低，反应室 10中心位置的等离子体的密度较高。本申请设置较大的第二电流I2可以增加反应室10边缘位置处的等离子体的密度，本申请设置较小的中间电流I3可以降低第一线圈20和第二线圈30之间的电场强度，降低第一线圈20和第二线圈30 之间的等离子体密度，降低反应室10中心位置的等离子体密度。从而，在反应室10的边缘位置的等离子体密度增加，中心位置的等离子体密度减少的双重作用下，可以使得整个反应室10的等离子体的密度均匀。
在一个具体的实施例中，第一线圈20、中间线圈50以及第二线圈30上的电流比为：1：0.5：2。该第一线圈20、中间线圈50以及第二线圈30上的电流比可以实现整个反应室10内的等离子体密度均匀。
在一个具体的实施例中，第一线圈20的直径在80mm-90mm之间，中间线圈50的直径在80mm-100mm之间，第二线圈30的直径在80mm-150mm之间。可以理解的是，中间线圈50的直径大于第一线圈20的直径，第二线圈30的直径大于中间线圈50的直径。当第一线圈20的直径在上述范围内，第二线圈30 的直径在上述范围内，中间线圈50的直径在上述范围内时，反应室10内的等离子体的分布范围和晶圆结构60的大小相匹配，且反应室10内的等离子的均匀分布，可以均匀稳定地对晶圆结构60刻蚀，不会使得晶圆结构60刻蚀形成的沟道孔歪斜。
在一个具体的实施例中，中间线圈50为多个，在第一线圈20到第二线圈 30的方向上，多个中间线圈50依次套设。也就是说，第一线圈20和第二线圈 30之间设有多个中间线圈50。多个中间线圈50的设置可以进一步增加反应室 10内的等离子体的密度，进而进一步可以提升刻蚀效率。而且，多个中间线圈 50的设置也可以更有效地降低第一线圈20和第二线圈30之间的电场强度，使得反应室10内的电场强度趋于平均，反应室10内的等离子体分布均匀，等离子鞘层40基本平行于晶圆结构60，进而使得等离子体可以垂直刻蚀晶圆结构60，得到垂直的沟道孔，可以方便于后续的制程，不会影响三维存储器的电性能。
可以理解的是，晶圆结构60包括衬底与设于衬底上的堆叠结构，堆叠结构为绝缘层与栅极牺牲层交替层叠的叠层，等离子体刻蚀晶圆结构60形成的沟道孔贯穿于堆叠结构，且露出衬底。堆叠结构为绝缘层与栅极牺牲层交替层叠的叠层。
衬底的材质例如为硅，当然还可以为其他含硅的衬底，例如绝缘体上有硅(Silicon On Insulator，SOI)、SiGe、Si:C等，该衬底内可通过离子注入等工艺形成了器件所需的p-型/n-型或深或浅的各种势阱。堆叠结构为绝缘层和栅极牺牲层交替层叠的叠层。可以采用化学气相沉积(Chemical Vapor Deposition，CVD)、原子层沉积(Atomic LayerDeposition，ALD)或其他合适的沉积方法，依次在衬底上交替沉积。绝缘层例如由氧化硅构成，栅极牺牲层例如由氮化硅构成，其会在后续工艺中会被金属替换而作为栅极层。本实施例中，堆叠结构以O/N/O (氧化硅作为绝缘层，氮化硅作为栅极牺牲层)的3层堆叠结构。当然，本发明的堆叠结构并不仅仅局限于上述的3层结构，还可以为其他不同于3层的多层结构，具体以实际的需求设置。绝缘层还可以为氮氧化硅等，栅极牺牲层还可以为无定型硅、多晶硅、氧化铝等。沟道孔贯穿堆叠结构到达衬底。
除了上述的三维存储器的刻蚀装置。本发明还提供一种三维存储器的刻蚀方法。刻蚀方法应用上述的刻蚀装置。晶圆结构60的刻蚀方法如下：
S1，在反应室10外设置射频电源、第一线圈20、第二线圈30以及中间线圈50，其中，第一线圈20、第二线圈30以及中间线圈50均与射频电源连接，第二线圈30套设在第一线圈20之外，中间线圈50套设在第一线圈20和第二线圈30之间；
S2，将晶圆结构60输送至反应室10内；
S3，在第一线圈20、第二线圈30以及中间线圈50内均通入电流，以使得第一线圈20、第二线圈30以及中间线圈50在反应室10内产生感应电场，以将注入反应室10内的气体离子化并产生等离子体，等离子体对晶圆结构60进行刻蚀。
本申请的刻蚀方法通过设置第一线圈20和第二线圈30之间的中间线圈50，使得射频电源连接的线圈为3个，3个线圈的设置可以增加在反应室10内的感应电场强度，可以增加反应室10内的等离子体浓度，进而可以提高晶圆结构60 的刻蚀效率，提升三维存储器的生产效率。
在一个具体的实施例中，第一线圈20内通入第一电流I1，第二线圈30内通入第二电流I2，中间线线圈内通过中间电流I3，等离子体在晶圆结构60的表面形成等离子体鞘层，第一电流I1和第二电流I2的方向相同，且与中间电流I3 的方向相反，以使得等离子鞘层40的各个位置与晶圆结构60的高度差小于预设值。
从而，本申请的刻蚀方法通过设置中间线圈50的电流方向与第一线圈20 上的电流方向不同，以及设置中间线圈50的电流方向与第二线圈30上的电流方向不同，可以使得第一线圈20与第二线圈30之间的电场强度降低，第一线圈20和第二线圈30之间的等离子体密度降低，反应室10内的等离子体分布均匀，进而等离子鞘层40变平整，等离子体将会垂直对晶圆结构60刻蚀，不会使得沟道孔歪斜，不会影响后续制程，不会影响三维存储器的电性能。
在一个具体的实施例中，等离子鞘层40的各个位置与晶圆结构60的高度差相等。从而，等离子体垂直对晶圆结构60进行轰击，形成的沟道孔垂直于晶圆结构60，进而提高后续的三维存储器的电性能。
在一个具体的实施例中，中间线圈50为多个，在第一线圈20到第二线圈 30的方向上，多个中间线圈50依次套设。
从而，本申请的刻蚀方法通过在第一线圈20和第二线圈30之间设置多个中间线圈50可以进一步增加反应室10内的等离子体的密度，进而进一步可以提升刻蚀效率。而且，多个中间线圈50的设置也可以更有效地降低第一线圈20 和第二线圈30之间的电场强度，使得反应室10内的电场强度趋于平均，反应室10内的等离子体分布均匀，等离子鞘层40基本平行于晶圆结构60，进而使得等离子体可以垂直刻蚀晶圆结构60，得到垂直的沟道孔，可以方便于后续的制程，不会影响三维存储器的电性能。
晶圆结构60的具体结构已经在上文中描述，本申请在此不再赘述。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (10)

1.一种晶圆结构的刻蚀装置，其特征在于，包括：反应室、第一线圈、第二线圈、中间线圈以及射频电源，所述射频电源、所述第一线圈、所述第二线圈以及所述中间线圈均设于所述反应室外，所述第一线圈、所述第二线圈以及所述中间线圈均与所述射频电源连接，所述第一线圈、所述第二线圈以及所述中间线圈内均通入电流用于在所述反应室内产生感应电场，以将注入所述反应室内的气体离子化并产生等离子体，所述等离子体用于对所述晶圆结构进行刻蚀，所述第二线圈套设在所述第一线圈之外，所述中间线圈套设在所述第一线圈和所述第二线圈之间。
2.根据权利要求1所述的刻蚀装置，其特征在于，所述第一线圈内通入第一电流，所述第二线圈内通入第二电流，所述中间线线圈内通入中间电流，所述等离子体在所述晶圆结构的表面形成等离子体鞘层，所述第一电流和所述第二电流的方向相同，且与所述中间电流的方向相反，以使得所述等离子鞘层的各个位置与所述晶圆结构的高度差小于预设值。
3.根据权利要求2所述的刻蚀装置，其特征在于，所述等离子鞘层的各个位置与所述晶圆结构的高度差相等。
4.根据权利要求1所述的刻蚀装置，其特征在于，所述中间电流的电流值小于所述第一电流的电流值，所述第一电流的电流值小于所述第二电流的电流值。
5.根据权利要求1所述的刻蚀装置，其特征在于，所述第一线圈的直径在80mm-90mm之间，所述中间线圈的直径在80mm-100mm之间，所述第二线圈的直径在80mm-150mm之间。
6.根据权利要求1所述的刻蚀装置，其特征在于，所述中间线圈为多个，在所述第一线圈到所述第二线圈的方向上，多个所述中间线圈依次套设。
7.一种应用如权利要求1-6任一项所述的刻蚀装置对晶圆结构进行刻蚀的方法，其特征在于，包括：
在反应室外设置射频电源、第一线圈、第二线圈以及中间线圈，其中，所述第一线圈、所述第二线圈以及所述中间线圈均与所述射频电源连接，所述第二线圈套设在所述第一线圈之外，所述中间线圈套设在所述第一线圈和所述第二线圈之间；
将晶圆结构输送至所述反应室内；
在所述第一线圈、所述第二线圈以及所述中间线圈内均通入电流，以使得所述第一线圈、所述第二线圈以及所述中间线圈在所述反应室内产生感应电场，以将注入所述反应室内的气体离子化并产生等离子体，所述等离子体对所述晶圆结构进行刻蚀。
8.根据权利要求7所述的刻蚀方法，其特征在于，所述第一线圈内用于通入第一电流，所述第二线圈内用于通入第二电流，所述中间线线圈内用于通过中间电流，所述等离子体在所述晶圆结构的表面形成等离子体鞘层，所述第一电流和所述第二电流的方向相同，且与所述中间电流的方向相反，以使得所述等离子鞘层的各个位置与所述晶圆结构的高度差小于预设值。
9.根据权利要求8所述的刻蚀方法，其特征在于，所述等离子鞘层的各个位置与所述晶圆结构的高度差相等。
10.根据权利要求7所述的刻蚀方法，其特征在于，所述中间线圈为多个，在所述第一线圈到所述第二线圈的方向上，多个所述中间线圈依次套设。
CN202011084910.4A 2020-10-12 2020-10-12 晶圆结构的刻蚀装置及刻蚀方法 Pending CN112216591A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011084910.4A CN112216591A (zh) 2020-10-12 2020-10-12 晶圆结构的刻蚀装置及刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011084910.4A CN112216591A (zh) 2020-10-12 2020-10-12 晶圆结构的刻蚀装置及刻蚀方法

Publications (1)

Publication Number Publication Date
CN112216591A true CN112216591A (zh) 2021-01-12

Family

ID=74054538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011084910.4A Pending CN112216591A (zh) 2020-10-12 2020-10-12 晶圆结构的刻蚀装置及刻蚀方法

Country Status (1)

Country Link
CN (1) CN112216591A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853764A (zh) * 2009-03-31 2010-10-06 东京毅力科创株式会社 等离子体处理装置
CN103907403A (zh) * 2011-10-28 2014-07-02 应用材料公司 具有相位控制的高效能三线圈感应耦合等离子体源

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853764A (zh) * 2009-03-31 2010-10-06 东京毅力科创株式会社 等离子体处理装置
CN103907403A (zh) * 2011-10-28 2014-07-02 应用材料公司 具有相位控制的高效能三线圈感应耦合等离子体源

Similar Documents

Publication Publication Date Title
US9911594B2 (en) Selective atomic layer deposition process utilizing patterned self assembled monolayers for 3D structure semiconductor applications
US7799706B2 (en) Neutral beam-assisted atomic layer chemical vapor deposition apparatus and method of processing substrate using the same
JP3905502B2 (ja) 誘導結合プラズマ発生装置
US20100323113A1 (en) Method to Synthesize Graphene
KR20200053623A (ko) 고 에너지 ale (atomic layer etching)
CN106663632A (zh) 用于选择性沉积的方法与设备
TW202130847A (zh) 在3d nand存放裝置中用於提高豎直蝕刻性能的膜的電漿增強化學氣相沉積
JP3408093B2 (ja) 高アスペクト比構造をエッチングする負イオン誘導源
KR20120082640A (ko) 플라즈마 기판 처리 장치 및 방법
JP6093929B2 (ja) 高アスペクト比の凹凸構造を有するシリコン基板の製造方法
US20150380526A1 (en) Methods for forming fin structures with desired dimensions for 3d structure semiconductor applications
US11264460B2 (en) Vertical transistor fabrication for memory applications
WO2015148006A1 (en) Conversion process utilized for manufacturing advanced 3d features for semiconductor device applications
KR101234706B1 (ko) 기판 처리 장치 및 이를 이용한 기판 처리 방법
KR101226266B1 (ko) 플라즈마 텍스처링 반응 장치
US20100112793A1 (en) Conformal doping in p3i chamber
US6504159B1 (en) SOI plasma source ion implantation
US20020162629A1 (en) Apparatus for manufacturing semiconductor device
CN100468687C (zh) 隔离沟槽的填充方法
US9595467B2 (en) Air gap formation in interconnection structure by implantation process
US8931433B2 (en) Plasma processing apparatus
CN112216591A (zh) 晶圆结构的刻蚀装置及刻蚀方法
US20160076142A1 (en) Deposition Apparatus and Deposition Method Using the Same
US20050194361A1 (en) Neutral beam source having electromagnet used for etching semiconductor device
CN101192559A (zh) 隔离沟槽的填充方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210112