CN112204536B - 在nand闪速存储器设备中的非破坏性模式高速缓存编程 - Google Patents

在nand闪速存储器设备中的非破坏性模式高速缓存编程 Download PDF

Info

Publication number
CN112204536B
CN112204536B CN202080002291.1A CN202080002291A CN112204536B CN 112204536 B CN112204536 B CN 112204536B CN 202080002291 A CN202080002291 A CN 202080002291A CN 112204536 B CN112204536 B CN 112204536B
Authority
CN
China
Prior art keywords
page
data
programming
latches
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080002291.1A
Other languages
English (en)
Other versions
CN112204536A (zh
Inventor
J·郭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN112204536A publication Critical patent/CN112204536A/zh
Application granted granted Critical
Publication of CN112204536B publication Critical patent/CN112204536B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5643—Multilevel memory comprising cache storage devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本文提供在三级单元(TLC)模式下对NAND闪速存储器的高速缓存编程的方法。该方法包括：当对第一组逻辑状态进行编程和验证时，从多个页面缓冲器中的第一数据锁存器集合中丢弃第一编程数据的下页面。页面缓冲器包括被配置为分别存储编程数据的下页面、中间页面和上页面的第一数据锁存器集合、第二数据锁存器集合和第三数据锁存器集合。该方法还包括：将第二编程数据的下页面上传到高速缓存锁存器集合；在丢弃第一编程数据的中间页面之后，将第二编程数据的下页面从高速缓存锁存器集合传送给第二数据锁存器集合；以及将第二编程数据的中间页面上传到高速缓存锁存器集合。

Description

在NAND闪速存储器设备中的非破坏性模式高速缓存编程
技术领域
概括而言，本公开内容通常涉及半导体技术的领域，以及更具体而言，本公开内容涉及用于在NAND闪速存储器中的高速缓存编程的方法。
背景技术
在许多服务器和移动设备中，NAND闪速存储器由于其高存储密度和相对较低的存取延迟而被广泛地用作为主要的非易失性存储设备。为了降低成本以及提高编程速度，通常在将编程数据发送给NAND闪速存储器之后不将其存储在主机计算机中。为了防止在编程失败的情况下的数据丢失，NAND闪速存储器典型地贯穿整个写操作来将原始编程数据存储在页面缓冲器中，其中在编程失败的情况下可以恢复原始编程数据。
为了增加存储容量，在技术发展水平NAND闪速存储器中，每个存储单元可以存储多个比特。因此，延长了对每个存储单元的编程和验证。当前，在完成先前的编程操作以及验证了存储在存储单元中的编程数据之后，将新的编程数据发送给页面缓冲器。在高速存储系统中，页面缓冲器中的数据输入时间可能限制整体系统性能。因此，有必要优化高速缓存编程。
发明内容
本公开内容针对改进在页面缓冲器中的高速缓存编程，诸如减少数据输入时间，而在非破坏性模式下不会丢失原始编程数据。
在本公开内容中描述了用于在NAND闪速存储器设备中进行高速缓存编程的方法的实施例。
本公开内容的一个方面提供对NAND闪速存储器的高速缓存编程的方法。NAND闪速存储器具有在多个页面缓冲器中的第一数据锁存器集合和在存储页面中的多个存储单元。多个存储单元中的每个存储单元包括2n个逻辑状态。多个页面缓冲器包括被配置为存储编程数据的n个逻辑页面的n个数据锁存器集合。多个存储单元中的每个存储单元耦合到多个页面缓冲器中的至少一个页面缓冲器。该方法包括：根据编程数据的n个逻辑页面，将多个存储单元编程到第一组逻辑状态。该方法还包括：验证多个存储单元中的第一组逻辑状态。该方法还包括：当确认第一组逻辑状态时，从第一数据锁存器集合中丢弃第一编程数据的第一逻辑页面；以及将第二编程数据的第二逻辑页面上传到多个页面缓冲器中的高速缓存锁存器集合。
在一些实施例中，该方法还包括：在丢弃第一逻辑页面之后，将禁止信息从高速缓存锁存器集合传送给第一数据锁存器集合。当禁止信息包括逻辑1时，这考虑到禁止多个存储单元进一步编程。
在一些实施例中，该方法还包括：在丢弃第一逻辑页面之后，根据第一编程数据的剩余逻辑页面，将多个存储单元编程到第二组逻辑状态。
在一些实施例中，该方法还包括：通过使用多个读参考电压来验证多个存储单元的2n个逻辑状态中的每个逻辑状态。每个读参考电压可以包括在两个邻近逻辑状态的门限电压之间的量级。
在一些实施例中，该方法还可以包括：利用门限电压以升序将多个存储单元从第一逻辑状态编程到第n逻辑状态。
在一些实施例中，该方法还可以包括：当编程失败发生时，恢复第一编程数据的第一逻辑页面。该方法还可以包括：通过使用第一读参考电压来读取多个存储单元，其中第一读参考电压将2n个逻辑状态分为两个可区分的组。该方法还可以包括：基于剩余的逻辑页面和两个可区分的组，来构建针对所述第一逻辑页面的二进制码。
本公开内容的另一方面提供在三级单元(TLC)模式下对NAND闪速存储器的高速缓存编程的方法。例如，多个存储单元中的每个存储单元具有8个逻辑状态。8个逻辑状态可以是擦除状态和第i个逻辑状态，其中i＝1至7，以及8个逻辑状态的门限电压按升序排列。多个存储单元中的每个存储单元耦合到多个页面缓冲器中的至少一个页面缓冲器。多个页面缓冲器包括被配置为分别存储编程数据的下页面、中间页面和上页面的第一数据锁存器集合、第二数据锁存器集合和第三数据锁存器集合。该方法包括：当针对NAND闪速存储器的存储页面中的多个存储单元，对第一组逻辑状态进行编程和验证时，从NAND闪速存储器的多个页面缓冲器中的第一数据锁存器集合中丢弃第一编程数据的下页面。该方法还包括：将第二编程数据的下页面上传到多个页面缓冲器中的高速缓存锁存器集合。
在一些实施例中，该方法还可以包括：在丢弃下页面之后，将禁止信息从高速缓存锁存器集合传送给第一数据锁存器集合。当禁止信息包括逻辑1时，这考虑到禁止多个存储单元进一步编程。
在一些实施例中，该方法还可以包括：在丢弃下页面之前，编程针对多个存储单元的第一组逻辑状态，其中第一组逻辑状态包括所述第一逻辑状态、第二逻辑状态、第三逻辑状态、第四逻辑状态和第五逻辑状态。
在一些实施例中，该方法还可以包括：根据第一编程数据的上页面，将多个存储单元编程到第六逻辑状态和第七逻辑状态。该方法还包括：当编程失败发生时，恢复第一编程数据的下页面。该方法还可以包括：通过使用第一读参考电压来读取多个存储单元，其中第一读参考电压包括在擦除状态的门限电压与第一逻辑状态的门限电压之间的量级。该方法还可以包括：通过使用第二读参考电压来读取多个存储单元，其中第二读参考电压包括在第四逻辑状态的门限电压与第五逻辑状态的门限电压之间的量级。该方法还可以包括：基于读数和预先确定的映射方案，来构建针对下页面的二进制码。
在一些实施例中，该方法还包括：将多个存储单元编程到第六逻辑状态；验证多个存储单元中的第六逻辑状态；以及当确认第六逻辑状态时，从多个页面缓冲器中的第二数据锁存器集合中丢弃第一编程数据的中间页面。该方法还可以包括：在丢弃第一编程数据的中间页面之后，将第二编程数据的下页面从高速缓存锁存器集合传送给第二数据锁存器集合；以及将第二编程数据的中间页面上传到高速缓存锁存器集合。
在一些实施例中，该方法还包括：在完成第六逻辑状态编程之后，从多个页面缓冲器中的控制锁存器集合中丢弃第三位线信息；将第二编程数据的上页面上传到控制锁存器集合。在一些实施例中，该方法还可以包括：将第二编程数据的中间页面从高速缓存锁存器集合传送给控制锁存器集合；以及将第二编程数据的上页面上传到高速缓存锁存器集合。
在一些实施例中，该方法还可以包括：将多个存储单元编程到第七逻辑状态；验证多个存储单元中的第七逻辑状态。该方法还包括：当确认第七逻辑状态时，从多个页面缓冲器中的第三数据锁存器集合中丢弃第一编程数据的上页面；以及将第二编程数据的上页面上传到第三数据锁存器集合。
本领域技术人员可以根据本公开内容的说明书、权利要求书和附图来理解本公开内容的其它方面。
附图说明
并入本文并形成说明书的一部分的附图示出本公开内容的实施例，以及连同说明书一起，用于进一步解释本公开内容的原理，以及用于使相关领域的技术人员能够制造和使用本公开内容。
图1示出根据本公开内容的一些实施例的具有NAND闪速存储器的存储系统。
图2示出根据本公开内容的一些实施例的存储器阵列的电路原理图。
图3示出根据本公开内容的一些实施例的NAND闪速存储器的门限电压Vth分布。
图4示出根据本公开内容的一些实施例的逻辑页面和NAND闪速存储器的状态的映射方案。
图5示出根据本公开内容的一些实施例的页面缓冲器的方块图。
图6示出根据本公开内容的一些实施例的页面缓冲器的示例性高速缓存使用。
图7示出根据本公开内容的一些实施例的用于NAND闪速存储器的高速缓存编程的方法的流程图。
图8示出根据本公开内容的一些实施例的逻辑页面的映射和恢复方案。
图9示出根据本公开内容的一些实施例的页面缓冲器的示例性高速缓存使用。
图10示出根据本公开内容的一些实施例的用于页面缓冲器中的锁存器的恢复方法。
图11示出根据本公开内容的一些实施例的用于NAND闪速存储器的高速缓存编程的方法的流程图。
图12示出根据本公开内容的一些实施例的逻辑页面的映射和恢复方案。
图13示出根据本公开内容的一些实施例的页面缓冲器的示例性高速缓存使用。
图14示出根据本公开内容的一些实施例的用于页面缓冲器中的锁存器的恢复方法。
图15示出根据本公开内容的一些实施例的页面缓冲器的示例性高速缓存使用。
当与附图进行结合时，根据下文阐述的具体实施方式，本发明的特征和优点将变得更加显而易见，在其中自始至终相似的参考字符标识相应的元素。在附图中，相似的附图数字通常指示相同的、功能相似和/或结构相似的元素。
本公开内容的实施例将是参考附图来描述的。
具体实施方式
虽然讨论了具体的配置和布置，但是应当理解的是，这仅是出于说明性目的。在相关领域中的技术人员将认识到的是，在不背离本公开内容的精神和保护范围的情况下，可以使用其它配置和布置。对于在相关领域中的技术人员而言将显而易见的是，本公开内容还可以用于各种其它应用中。
应当注意的是，说明书中对“一个实施例”、“一实施例”、“示例性实施例”、“一些实施例”等等的引用，指示所描述的实施例可以包括特定的特征、结构或特性，但是每个实施例可能不一定包括该特定的特征、结构或特性。此外，这样的短语不一定指的是同一实施例。进一步地，当结合实施例描述特定的特征、结构或特性时，无论是否明确地描述，结合其它实施例来影响这样的特征、结构或特性将在相关领域中的技术人员的知识范围内。
通常，术语可以是至少部分地根据在上下文中的使用来理解的。例如，至少部分地取决于上下文，如本文所使用的术语“一个或多个”可以用于以单数意义来描述任何特征、结构或特性，或者可以用于以复数意义来描述特征、结构或特性的组合。类似地，诸如“一(a)”、“一个(an)”或“该”的术语再次可以被理解为传达单数用法或者传达复数用法，这至少部分地取决于上下文。另外，术语“基于”可以理解为不一定旨在传达一组排他性因素，而是可以至少部分地取决于上下文，替代地考虑到存在不一定明确地描述的另外的因素。
如本文所使用的，术语“名义上的/名义上地”指的是在产品或工艺的设计阶段期间设定的用于组件或工艺步骤的特性或参数的期望值或目标值、连同高于和/或低于期望值的一范围的值。该值的范围可能是由于在制造工艺或公差中的微小变化造成的。如本文所使用的，术语“大约”指示可以基于与主题半导体器件相关联的特定技术节点而变化的给定数量的值。基于特定的技术节点，术语“大约”可以指示在例如值的10-30％内变化的给定数量的值(例如，值的±10％、±20％或±30％)。
图1示出根据本公开内容的一些实施例的存储系统10。存储系统10可以包括固态驱动器(SSD)，所述SSD包括NAND闪速存储器100和主机控制器20。SSD 10可以通过主机控制器20与主机计算机15进行通信，其中主机控制器20可以经由存储通道30连接到NAND闪速存储器100。在一些实施例中，SSD 10可以具有一个以上的NAND闪速存储器100，而每个NAND闪速存储器100可以由主机控制器20进行管理。
主机计算机15发送要存储在SSD 10处的数据，或者通过读取SSD 10来取回数据。主机控制器20可以处理从主机计算机15接收到的I/O请求，确保数据完整性和高效存储，以及管理NAND闪速存储器100。存储通道30可以提供数据，以及控制经由数据总线在主机控制器20与NAND闪速存储器100之间的通信。
NAND闪速存储器100(即，“闪存”、“NAND闪存”或“NAND”)可以是存储器芯片(封装)、存储器管芯或存储器管芯的任何部分，以及可以包括一个或多个存储器平面101，存储器平面中的每个存储器平面可以包括多个存储器块103。完全相同的和并发的操作可以发生在每个存储器平面101处。存储器块103(其在大小方面可以是兆字节(MB))，是执行擦除操作的最小大小。如图1中所示，示例性NAND闪速存储器100包括四个存储器平面101，以及每个存储器平面101包括六个存储器块103。每个存储器块103可以包括多个存储单元，其中每个存储单元可以是通过互连(诸如位线和字线)来寻址的。位线和字线可以是(例如，分别在行和列中)垂直地布置的，形成金属线的阵列。位线和字线的方向在图1中标记为“BL”和“WL”。在本公开内容中，存储器块103还称为“存储器阵列”或“阵列”。存储器阵列是在存储器设备中执行存储功能的核心区域。
NAND闪速存储器100还包括外围区域105、围绕存储平面101的区域。外围区域105包含许多数字的、模拟的和/或混合信号电路，以支持存储器阵列的功能，例如，页面缓冲器50、行解码器40、列解码器60、外围电路70和感测放大器80。外围电路70包括有源的和/或无源的半导体器件，诸如晶体管、二极管、电容器、电阻器等等，这对于本领域普通技术人员而言将是显而易见的。
应当注意的是，在图1中的SSD 10和NAND闪速存储器100中的电子组件的布局是作为示例来示出的。SSD 10和NAND闪速存储器100可以具有其它布局，以及可以包括另外的组件。例如，NAND闪速存储器100还可以具有高压电荷泵、I/O电路等等。SSD 10还可以包括固件、数据加扰器等等。
图2根据本公开内容的一些实施例示出存储器阵列103的电路原理图。存储器阵列103包括多个存储器串212，每个存储器串212具有多个存储单元340。存储器串212还在每一端处包括至少一个场效应晶体管(例如，MOSFET)，其是分别由下部选择栅极(LSG)332和顶部选择栅极(TSG)334来控制的。以及两个各自的晶体管称为下部选择晶体管332-T和顶部选择晶体管334-T。存储单元340可以是由控制栅极333来控制的，其中控制栅极333可以连接至存储器阵列103的字线。顶部选择晶体管334-T的漏极端子可以连接到位线341，以及下部选择晶体管332-T的源极端子可以连接到阵列公共源极(ACS)446。阵列公共源极446可以由在整个存储器块中的存储器串212进行共享，因此还称为公共源极线。
在一些实施例中，存储器阵列103可以是基于浮栅技术来形成的。在一些实施例中，存储器阵列103可以是基于电荷捕获技术来形成的。基于电荷捕获的NAND闪速存储器可以提供高的存储密度和高的固有可靠性。存储数据或逻辑状态(“状态”，例如存储单元340的门限电压Vth)取决于在存储层中捕获的电荷的量。在一些实施例中，NAND闪速存储器100可以是三维(3D)存储器设备，以及存储器阵列103可以是3D存储器阵列，其中存储单元340可以垂直地堆叠在彼此之上。3D闪速存储器的结构和操作是在美国专利申请公开US 16/729,838中公开的，其全部公开内容以引用的方式并入本文中。
在NAND闪速存储器中，读取和写入操作可以是在存储页面448中执行的，该存储页面448包括共享同一字线的所有存储单元340。在NAND存储器中，存储单元340可以处于擦除状态ER或编程状态P1。最初，在存储器阵列103中的所有存储单元340可以是通过在控制栅极333与存储单元的源极端子(例如，阵列公共源极446)之间实现负电压差来重置到为逻辑“1”的擦除状态ER的，使得在存储单元340的存储层中的所有捕获的电荷可以被去除。例如，负电压差可以是通过将存储单元340的控制栅极333设置为接地以及向阵列公共源极446施加高的正电压来感应的。在擦除状态ER(“状态ER”)，存储单元340的门限电压Vth可以重置为最低值，以及可以是在位线341处测量或感测的。
在编程(即，写入)期间，编程电压Vpgm(例如，在10V与20V之间的正电压脉冲)可以施加在控制栅极333上，使得电荷(例如，电子)可以注入到存储单元340的存储层中，从而增加存储单元340的门限电压Vth。因此，将存储单元340编程到状态P1。
NAND闪速存储器可以被配置为操作在单级单元(SLC)模式下。为了增加存储容量，NAND闪速存储器还可以被配置为操作在多级单元(MLC)模式、三级单元(TLC)模式、四级单元(QLC)模式或这些模式中的任何模式的组合下。在SLC模式下，存储单元存储1个比特，以及具有两种逻辑状态(“状态”)，即状态ER和P1。在MLC模式下，存储单元存储2个比特，以及具有四种状态，即状态ER、P1、P2和P3。在TLC模式下，存储单元存储3个比特，以及具有八种状态，即状态ER和状态P1-P7。在QLC模式下，存储单元存储4个比特，以及具有16种状态。
图3示出根据本公开内容的一些实施例的以三级单元(TLC)模式编程的NAND闪速存储器的门限电压Vth分布。由于各种变化，存储单元的每个状态包括门限电压Vth的范围，其中每个状态的门限电压Vth分布可以是通过概率密度来表示的。在一些实施例中，八个TLC状态可以是通过使用增量步进脉冲编程(ISPP)方案来编程的，其中编程电压Vpgm可以是通过增加步进脉冲Vstep来递增地增加的。因此，八个TLC状态可以从具有较低门限电压的状态P1编程到具有最高门限电压的状态P7。
在一些实施例中，为了提高编程速度，在相同的存储页面448(图2)中利用相同的字线(例如，相同的控制栅极333)共享的存储单元可以是同时地编程的。在每个ISPP脉冲之后，可以执行验证读取。在一些实施例中，已经达到目标状态(即，目标门限电压)的存储单元可以是通过控制TSG 334和/或LSG 332来禁止进行进一步编程的。在一些实施例中，存储单元还可以是通过提高在相应的位线上的电压来禁止进行进一步编程的。
在编程之后，八个TLC状态ER和P1-P7可以是通过使用一个或多个读参考电压VR1-VR7来验证的。通过将读参考电压VR1-VR7中的一个或多个读参考电压施加到目标存储单元的控制栅极，可以确定存储单元的门限电压Vth的范围。例如，为了验证目标存储单元340是否处于状态ER，可以使用读参考电压VR1。如果目标存储单元处于状态ER，则目标存储单元的门限电压Vth低于读参考电压VR1。目标存储单元可以被接通，以及在沟道中形成导电路径。如果目标存储单元处于状态P1-P7中的任何一种状态，则目标存储单元的门限电压Vth高于读参考电压VR1。从而，目标存储单元被关掉。通过在相应的位线上测量或感测通过目标存储单元的电流，可以验证门限电压Vth或目标存储单元的状态。
如上所述，为了确定在SLC模式下存储的两个状态ER和P1，仅需要读参考电压VR1。为了确定在MLC模式下的四个状态ER和P1-P3，可以使用读参考电压VR1、VR2和VR3。为了确定针对TLC模式的八个状态ER和P1-P7，可以使用读参考电压VR1-VR7。例如，在TLC模式下，状态ER的门限电压低于VR1，以及状态P7的门限电压高于VR7，其中状态P1的门限电压在VR1与VR2之间。状态P2-P6可以是类似地确定的。
在一些实施例中，为了提高读取和编程速度，多个存储页面(“物理页面”)可以是同时地读取或编程的。在MLC、TLC或QLC模式下，每个存储页面可以是基于一个或多个逻辑页面来读取或编程的。例如，在每存储单元3个比特的TLC模式下，存储页面可以是基于3个逻辑页面(例如，下页面、中间页面和上页面)来编程的。
图4示出根据本公开内容的一些实施例的逻辑页面和NAND闪速存储器的状态的映射方案。在该示例中，TLC模式的八种状态ER和P1-P7可以分别映射到二进制码(111)、(110)、(100)、(000)、(010)、(011)、(001)和(101)。3个比特的二进制码可以命名为从左到右读取的最高有效位(MSB)、中央有效位(CSB)和最低有效位(LSB)。例如，状态P5可以映射到二进制码(011)，其中MSB、CSB和LSB分别是“0”、“1”和“1”。在一些实施例中，在同一存储页面中的存储单元可以是同时地读取或编程的。因此，TLC模式的每个存储页面可以是通过使用分别与二进制码的LSB、CSB和MSB相对应的来自3个逻辑页面(即，下页面、中间页面和上页面)的编程数据来编程的。存储页面中的每个存储单元可以是根据在逻辑页面中接收的二进制码来编程到目标逻辑状态的。在编程期间，编程数据的逻辑页面可以在发送给NAND闪速存储器100的存储页面之前存储在页面缓冲器50(图1)中。
应当注意的是，本公开内容的保护范围并不限于图4中所示的映射方案。本文所公开的方法可以应用于与状态ER和P1-P6相关联的一组不同的二进制码。该方法还可以应用于不同的编程模式(例如，SLC、MLC和/或QLC)。在一些实施例中，可以实现数据预处理以获得期望的映射方案，以减少页面缓冲器操作的总数，从而提高NAND闪速存储器的编程性能。
图5示出根据本公开内容的一些实施例的用于图1中的NAND闪速存储器100的页面缓冲器50的方块图。在该示例中，每个页面缓冲器50可以耦合到存储器阵列103的一条位线341。在一些实施例中，每个页面缓冲器50可以耦合到两条位线。参考图2，每个存储器串212与位线341耦合。因此，在存储器串212上的存储单元340可以与至少一个页面缓冲器50耦合。存储页面448的存储单元240可以通过相应的位线341与多个页面缓冲器50耦合。页面缓冲器50可以将用于存储单元的数据临时地存储在存储器阵列103中，然后将所存储的数据例如输出给列解码器60。页面缓冲器50还可以接收数据，然后将所接收的数据提供给存储单元。
在一些实施例中，每个页面缓冲器50可以包括一个或多个锁存器。在一个示例中，页面缓冲器50可以包括六个锁存器：锁存器D1-D3、锁存器SA、锁存器SL和高速缓存锁存器CA。六个锁存器中的每个锁存器可以包括由例如互补MOSFET(即，CMOS)器件制造的两个反相器。每个锁存器可以存储1个比特。
图6示出根据本公开内容的一些实施例的页面缓冲器50的示例性高速缓存使用。在该示例中，锁存器D1-D3可以用于存储代表存储单元的状态的二进制码或编程数据，因此还称为数据锁存器。例如，在图4中用于TLC模式的下页面、中间页面和上页面可以分别存储在锁存器D1-D3中。在一些实施例中，高速缓存锁存器CA与页面缓冲器的I/O进行通信，以及加载编程数据。在一些实施例中，高速缓存锁存器CA存储禁止信息，以控制是否禁止存储单元用于编程。在一些实施例中，锁存器SA可以存储在位线处来自感测放大器的测量的(或感测的)数据，以及还称为感测锁存器。锁存器SL(还称为控制锁存器)可以存储第三位线信息以促进编程操作，例如可以施加在禁止的位线上的高电压、在经历编程操作的位线上的低电压、以及在第三位线上的中等电压。
参考图3-5，在一些实施例中，页面缓冲器50可以包括更多的数据锁存器或控制锁存器。例如，为了编程QLC模式，除了用于总共4个数据锁存器的锁存器D1-D3之外，页面缓冲器还可以包括锁存器DX。
在一些实施例中，每个存储单元可以具有2n个逻辑状态，以及可以存储n个比特。编程数据可以包括n个逻辑页面，以对在同一存储页面中的多个存储单元进行编程。在该示例中，每个页面缓冲器可以包括n个数据锁存器以存储n个比特。
在一些实施例中，编程数据的n个逻辑页面是同时发送给同一存储页面的多个存储单元的，用于进行编程操作。在编程操作期间，编程数据的n个逻辑页面可以存储在页面缓冲器的相应的n个数据锁存器集合中。
参考图1，在编程(写入)操作期间，主机计算机15通常在将编程数据发送给NAND闪速存储器100之后不存储该编程数据。为了防止在编程状态失败的情况下丢失数据，NAND闪速存储器100典型地遍及整个编程(即，写入)操作期间将原始编程数据存储在页面缓冲器50中。例如，当对同一存储页面的多个存储单元编程时，可以将编程数据的n个逻辑页面存储在页面缓冲器的相应的n个数据锁存器集合中，直到针对同一存储页面的多个存储单元，所有目标状态都已经被成功地编程和验证为止。在编程失败的情况下，可以将编程数据的n个逻辑页面重新发送给同一存储页面的多个存储单元。换句话说，在编程失败的情况下，可以恢复原始的编程数据。新的编程数据可以是在完成先前的编程操作以及验证了在存储单元中的已编程数据之后发送给页面缓冲器的。
但是，对于以MLC、TLC或QLC模式编程的NAND闪速存储器，整个编程和验证操作的持续时间可能显著地增加。为了提高针对SSD 10的编程速度，有必要改进页面缓冲器中的高速缓存编程。
例如，原始编程数据不需要在整个写操作期间都存储在页面缓冲器的锁存器中，以及可以被逐渐地丢弃。在一些实施例中，在对一些较低状态成功地编程之后，可以腾出一个或多个逻辑页面。如果写操作失败，则仍然可以恢复存储在一个或多个逻辑页面中的原始编程数据。
在一个示例中，在TLC模式下，当对状态P1-P5成功地编程时，可以将存储在锁存器D1中的下页面数据丢弃，如下文所详细描述的。
图7示出根据本公开内容的一些实施例的用于对NAND闪速存储器进行高速缓存编程的方法700的流程图。应当理解的是，方法700并不是穷举的，以及其它操作步骤可以是同样地在所示的操作步骤中的任何操作步骤之前、之后或之间执行的。在一些实施例中，可以省略方法700的一些操作步骤，或者可以包括其它操作步骤，为了简单起见，这里未描述这些其它操作步骤。在一些实施例中，方法700的操作步骤可以以不同的顺序执行和/或改变。
方法700开始于操作步骤S710处，其中存储器阵列中的所有存储单元都处于具有最低门限电压Vth的擦除状态ER。
接下来，在操作步骤S715处，例如，开始编程操作以在TLC模式下对同一存储页面中的存储单元进行编程。在一些实施例中，可以从低状态(例如，状态P1)到高状态(例如，状态P7)，顺序地对八个TLC状态进行编程和验证，其中用于TLC模式的二进制码的MSB、CSB和LSB映射到上页面、中间页面和下页面的逻辑页面，以及存储在页面缓冲器50中的D3、D2和D1的锁存器中(参见图2-4)。
在操作步骤S720处，将低状态P1-P5顺序地编程到存储单元，以及相应地在操作步骤S725处，对状态(或门限电压Vth)进行验证。
在操作步骤S730处，检查是否对所有状态P1-P5均已经成功地编程(即，通过)。如果未成功地编程，则方法700可以返回到操作步骤S720以继续对目标状态进行编程。
如果已经确认对所有状态P1-P5都已经成功地编程，则可以执行操作步骤S735，其中可以丢弃编程数据的下页面，以及可以腾出锁存器D1。参考图4和图8，如果对所有状态P1-P5都已经成功地编程，则其余状态P6-P7具有可区分的二进制码，以及可以是仅基于从上页面和中间页面来确定的。例如，状态P6对应于二进制码(00)，其中上页面和中间页面比特两者是“0”。状态P7对应于二进制码(10)，其中上页面和中间页面分别是“1”和“0”。在一些实施例中，状态P6-P7可以是仅基于编程数据的上页面来确定的。例如，如果上页面是“1”，则可以对状态P6进行编程，以及如果上页面是“0”，则可以将状态P7编程到存储单元。因此，状态P6和P7可以是在不依赖编程数据的下页面的情况下确定的。因此，可以从锁存器D1中移除下页面。因此，在继续对较高状态P6-P7进行编程的同时，腾空的锁存器D1可以用于其它存储目的。
在操作步骤S740处，例如，可以将高速缓存锁存器CA中的原始数据(例如，图6中的禁止信息)传送给腾空的锁存器D1。同时，可以将新的编程数据的下页面(“新的下页面”)加载到高速缓存锁存器CA。在图9中示出页面缓冲器的新的高速缓存使用。
在操作步骤S745处，检查存储在锁存器D3中的编程数据的上页面。如果上页面是“0”，则状态P6可以被编程用于相应的存储单元。然后，在操作步骤S750处，可以对编程状态P6进行验证。
如果上页面在锁存器D3中是“1”，则可以在操作步骤S755处对状态P7进行编程，以及可以在操作步骤S760处验证状态P7。
如果存在编程失败(例如，在操作步骤S750或S760处检测到)，则可以恢复存储在锁存器D1中的原始编程数据(即，下页面)。
图10示出根据本公开内容的一些实施例的针对最初存储在锁存器D1中的下页面的恢复方法1000。应当理解的是，恢复方法1000并不是穷举的，以及其它操作步骤可以是同样地在所示的操作步骤中的任何操作步骤之前、之后或之间执行的。在一些实施例中，可以省略恢复方法1000的一些操作步骤，或者可以包括其它操作步骤，为了简单起见，这里未描述这些其它操作步骤。在一些实施例中，恢复方法1000的操作步骤可以以不同的顺序执行和/或改变。
恢复方法1000开始于操作步骤S1010处，其中编程失败是在状态P6-P7的编程期间检测到的，其中失败标记可以是从图7中的操作步骤S750或S760接收的。
在操作S1020处，读参考电压VR1可以用于对存储单元执行读操作。参考图3，状态ER具有低于读参考电压VR1的门限电压Vth，以及状态P1-P7具有高于读参考电压VR1的门限电压Vth。因此，状态ER可以通过例如在相应的位线上感测电流来与状态P1-P7分开。
在操作步骤S1030处，根据图4中的预先确定的映射方案，“1”的下页面可以被构建用于状态ER。图8中还列出针对最初存储在锁存器D1中的下页面的恢复状态。
在操作S1040处，读参考电压VR5可以用于对存储单元执行读操作。参考图3，状态ER和P1-P4具有低于读参考电压VR5的门限电压Vth，以及状态P5-P7具有高于读参考电压VR5的门限电压Vth。因此，状态ER和P1-P4可以与状态P5-P7分开。
在操作步骤S1050处，由于状态ER的下页面在先前的步骤中已经进行重建，因此可以根据图4中的预先确定的映射方案将状态P1-P4的下页面构建为“0”。类似地，可以将状态P5-P7的下页面构建为“1”。图8示出在从读参考电压VR5读取之后的恢复状态。
在操作步骤S1060处，针对所有八个TLC状态ER和P1-P7，可以完全恢复存储在锁存器D1中的原始下页面。
在另一示例中，当对状态P1-P6成功地编程时，还可以丢弃存储在锁存器D2中的编程数据的中间页面，如下文所详细描述的。
图11示出根据本公开内容的一些实施例的用于针对NAND闪速存储器的高速缓存编程的方法1100的流程图。应当理解的是，方法1100并不是穷举的，以及其它操作步骤可以是同样地在所示的操作步骤中的任何操作步骤之前、之后或之间执行的。在一些实施例中，可以省略方法1100的一些操作步骤，或者可以包括其它操作步骤，为了简单起见，这里未描述这些其它操作步骤。在一些实施例中，方法1100的操作步骤可以以不同的顺序执行和/或改变。
方法1100开始于操作步骤S1115处，其中状态P1-P5已经被确认为成功地编程，以及高速缓存编程是根据先前讨论的方法700来优化的。
在操作步骤S1120处，将状态P6编程到存储单元，以及相应地在操作步骤S1125处验证状态P6(或门限电压Vth)。
在操作步骤S1130处，检查是否已经对状态P6成功地编程(即，通过或确认)。如果未成功地编程，则方法1100可以返回到操作步骤S1120以继续对目标状态进行编程。
如果已经对状态P6成功地编程，即所有状态P1-P6都通过验证，则可以执行操作步骤S1135，其中可以丢弃编程数据的中间页面，以及可以腾空锁存器D2。参考图4和图12，如果所有状态P1-P6都被成功地编程，则其余状态P7可以是仅从上页面来确定的，即状态P7的上页面对应于逻辑“1”。因此，编程数据的中间页面可以是从锁存器D2中移除。相应地，在对状态P7编程时，腾空的锁存器D2可以用于其它存储目的。
在操作步骤S1140处，例如，在图7中的操作步骤S740处存储在高速缓存锁存器CA中的新的下页面可以传送给腾空的锁存器D2。同时，新的编程数据的中间页面(“新的中间页面”)可以上传到高速缓存锁存器CA。页面缓冲器的新的高速缓存使用是在图13中示出的。
在操作步骤S1145处，如果存储在锁存器D3中的上页面是“1”，则状态P7可以被编程用于相应的存储单元。以及可以在操作步骤S1150处，验证状态P7。
与恢复方法1000类似，例如，如果在操作步骤S1150处检测到编程失败，则可以分别恢复原始编程数据，即在原始锁存器D1和锁存器D2中存储的下页面和中间页面。
图14示出根据本公开内容的一些实施例的用于锁存器D1和锁存器D2的恢复方法1400。应当理解的是，恢复方法1400并不是穷举的，以及其它操作步骤可以是同样地在所示的操作步骤中的任何操作步骤之前、之后或之间执行的。在一些实施例中，可以省略恢复方法1400的一些操作步骤，或者可以包括其它操作步骤，为了简单起见，这里未描述这些其它操作步骤。在一些实施例中，恢复方法1400的操作步骤可以以不同的顺序执行和/或改变。
恢复方法1400开始于操作步骤S1410，其中针对状态P7的编程失败是在图11中的操作步骤S1150处检测到的，其中可以接收到失败标记。
在操作S1415处，读参考电压VR1和VR5可以用于恢复针对状态ER和P1-P7的下页面，如先前在图10中所描述的。恢复的下页面的状态还在图12中示出。
然后，在以下操作步骤处，读参考电压VR2、VR4和VR6可以用于恢复针对状态ER和P1-P7的中间页面。
在操作S1420处，读参考电压VR2可以用于对存储单元执行读操作。参考图3，状态ER和P1具有低于读参考电压VR2的门限电压Vth，以及状态P2-P7具有高于读参考电压VR2的门限电压Vth。因此，状态ER和P1可以是与状态P2-P7分开的。
根据图4中的预先确定的映射方案，在操作步骤S1425处，比特“1”可以被生成用于状态ER和P1的中间页面。恢复的中间页面的状态还在图12中示出。
在操作S1430处，读参考电压VR4可以用于对存储单元执行读操作。参考图3，状态ER和P1-P3具有低于读参考电压VR4的门限电压VR4，以及状态P4-P7具有高于读参考电压VR4的门限电压Vth。因此，状态ER和P1-P3可以是与状态P4-P7分开的。由于已经在先前的步骤处重建了状态ER和P1的中间页面，所以可以恢复状态P2和P3的中间页面。
根据图4中的预先确定的映射方案，在操作步骤S1435处，比特“0”可以被生成用于状态P2和P3的中间页面。
在操作S1440处，读参考电压VR6可以用于对存储单元执行读操作。参考图3，状态ER和P1-P5具有低于读参考电压VR6的门限电压Vth，以及状态P6-P7具有高于读参考电压VR6的门限电压Vth。因此，状态ER和P1-P5可以是与状态P6-P7分开的。由于已经在先前的步骤中重建了状态ER和P1-P3的中间页面，所以可以恢复状态P4和P5的中间页面。同样地，还可以恢复状态P6和P7的中间页面。
根据图4中的预先确定的映射方案，在操作步骤S1445处，比特“1”可以被生成用于状态P4和P5的中间页面。同时，比特“0”可以被生成用于状态P6和P7的中间页面。
在操作步骤S1450处，针对所有八个TLC状态ER和P1-P7，可以完全恢复存储在锁存器D1和锁存器D2中的原始下页面和中间页面。
图15示出根据本公开内容的一些实施例的在已经对状态P1-P6成功地编程之后的页面缓冲器的示例性高速缓存使用。在该示例中，还可以丢弃存储在锁存器SL中的3位线信息。因此，可以对锁存器SL进行腾空，以及准备装载用于其它目的的数据。在一些实施例中，可以将先前讨论的在操作步骤S1140(图11和图13)处存储在高速缓存锁存器CA中的新的中间页面传送给锁存器SL。新的编程数据的上页面(“新的上页面”)可以加载到高速缓存锁存器CA。
在一些实施例中，在所有状态P1-P7都成功地编程之后，可以丢弃存储在锁存器D3中的原始编程数据的上页面。新的上页面可以相应地加载到页面缓冲器。例如，新的上页面可以上传到锁存器D3。在另一示例中，在将新的中间页面传送给锁存器D3之后，新的上页面可以上传到高速缓存锁存器CA。
总之，本公开内容提供对NAND闪速存储器的高速缓存编程的方法。NAND闪速存储器具有在多个页面缓冲器中的第一数据锁存器集合，以及在存储页面中的多个存储单元。多个存储单元中的每个存储单元包括2n个逻辑状态。多个页面缓冲器包括被配置为存储编程数据的n个逻辑页面的n个数据锁存器集合。多个存储单元中的每个存储单元耦合到多个页面缓冲器中的至少一个页面缓冲器。该方法包括：根据编程数据的n个逻辑页面，将多个存储单元编程到第一组逻辑状态。该方法还包括：验证在多个存储单元中的第一组逻辑状态。该方法还包括：当对第一组逻辑状态进行了确认时，从第一数据锁存器集合中丢弃第一编程数据的第一逻辑页面；以及将第二编程数据的第二逻辑页面上传到在多个页面缓冲器中的高速缓存锁存器集合。
本公开内容还提供在三级单元(TLC)模式下对NAND闪速存储器的高速缓存编程的方法。该方法包括：当针对NAND闪速存储器的存储页面中的多个存储单元，对第一组逻辑状态进行编程和验证时，从NAND闪速存储器的多个页面缓冲器中的第一数据锁存器集合中丢弃第一编程数据的下页面。多个存储单元中的每个存储单元具有8个逻辑状态。8个逻辑状态可以是擦除状态和第i个逻辑状态，其中i＝1至7，以及8个逻辑状态的门限电压按升序排列。多个存储单元中的每个存储单元耦合到多个页面缓冲器中的至少一个页面缓冲器。多个页面缓冲器包括被配置为分别存储编程数据的下页面、中间页面和上页面的第一数据锁存器集合、第二数据锁存器集合和第三数据锁存器集合。该方法还包括：将第二编程数据的下页面上传到多个页面缓冲器中的高速缓存锁存器集合。
前述的对具体实施例的描述将完全地揭示本公开内容的一般性质，即在无需过度的实验的情况下，以及在不背离本公开内容的一般概念的情况下，本领域技术人员可以通过应用在本领域的技术内的知识，容易地为了各种应用来修改和/或适应这样的特定实施例。因此，基于本文给出的公开内容和指导，这样的适应和修改旨在落入所公开的实施例的等同物的含义和范围内。应当理解的是，本文中的措辞或术语仅是用于描述的目的，以及并非做出限制，使得本说明书的术语或措辞将由本领域熟练的技术人员根据本公开内容和指导来解释。
上文借助于用于示出特定功能的实现以及其关系的功能构建块，来描述了本公开内容的实施例。为了便于描述起见，本文已经任意地定义了这些功能构建块的边界。可以定义替代的边界，只要适当地执行指定的功能以及其关系即可。
发明内容和摘要部分阐述了如发明人所预期的本公开内容的一个或多个但不是所有示例性实施例，因此其并不是旨在以任何方式对本公开内容和所附权利要求进行限制。
本公开内容的广度和范围不应受到上述示例性实施例中的任何实施例的限制，而应当仅根据所附权利要求及其等同物来限定。

Claims (17)

1.一种对NAND闪速存储器的高速缓存编程的方法，其中，所述NAND闪速存储器包括在多个页面缓冲器中的第一数据锁存器集合和在存储页面中的多个存储单元，所述方法包括：
根据编程数据的n个逻辑页面，将所述多个存储单元编程到第一组逻辑状态，其中
所述多个存储单元中的每个存储单元包括2n个逻辑状态；
所述多个页面缓冲器包括被配置为存储编程数据的所述n个逻辑页面的n个数据锁存器集合；以及
所述多个存储单元中的每个存储单元耦合到所述多个页面缓冲器中的至少一个页面缓冲器；以及
验证所述多个存储单元中的所述第一组逻辑状态；
当确认所述第一组逻辑状态时，从所述第一数据锁存器集合中丢弃第一编程数据的第一逻辑页面；
将第二编程数据的第二逻辑页面上传到所述多个页面缓冲器中的高速缓存锁存器集合；以及
当编程失败发生时，恢复所述第一编程数据的所述第一逻辑页面，包括：
通过使用第一读参考电压来读取所述多个存储单元，其中，所述第一读参考电压将所述2n个逻辑状态分为两个可区分的组。
2.根据权利要求1所述的方法，还包括：
在对所述第一逻辑页面的所述丢弃之后，将禁止信息从所述高速缓存锁存器集合传送给所述第一数据锁存器集合；以及
当所述禁止信息包括逻辑1时，禁止所述多个存储单元进一步编程。
3.根据权利要求1所述的方法，还包括：
在丢弃所述第一逻辑页面之后，根据所述第一编程数据的剩余逻辑页面，将所述多个存储单元编程到第二组逻辑状态。
4.根据权利要求1所述的方法，还包括：
通过使用多个读参考电压来验证所述多个存储单元的所述2n个逻辑状态中的每个逻辑状态，每个读参考电压包括在两个邻近逻辑状态的门限电压之间的量级。
5.根据权利要求1所述的方法，还包括：
利用门限电压以升序将所述多个存储单元从第一逻辑状态编程到第n逻辑状态。
6.根据权利要求1所述的方法，还包括：
基于剩余的逻辑页面和所述两个可区分的组，来构建针对所述第一逻辑页面的二进制码。
7.一种在三级单元模式下对NAND闪速存储器的高速缓存编程的方法，其中，所述NAND闪速存储器包括在多个页面缓冲器中的第一数据锁存器集合和在存储页面中的多个存储单元，所述方法包括：
验证所述多个存储单元中的第一组逻辑状态；
在对所述第一组逻辑状态进行编程和验证之后，从所述第一数据锁存器集合中丢弃第一编程数据的下页面，其中，
所述多个存储单元中的每个存储单元包括8个逻辑状态，所述8个逻辑状态包括擦除状态和第i个逻辑状态，其中
i＝1至7；以及
所述8个逻辑状态的门限电压按升序排列；
所述多个存储单元中的每个存储单元耦合到所述多个页面缓冲器中的至少一个页面缓冲器；以及
所述多个页面缓冲器包括被配置为分别存储编程数据的下页面、中间页面和上页面的所述第一数据锁存器集合、第二数据锁存器集合和第三数据锁存器集合；
将第二编程数据的下页面上传到所述多个页面缓冲器中的高速缓存锁存器集合；以及
当编程失败发生时，恢复所述第一编程数据的下页面，包括：
通过使用第一读参考电压和第二读参考电压来读取所述多个存储单元，其中，所述第一读参考电压和所述第二读参考电压将所述8个逻辑状态分为三个可区分的组。
8.根据权利要求7所述的方法，还包括：
在所述丢弃所述下页面之后，将禁止信息从所述高速缓存锁存器集合传送给所述第一数据锁存器集合；以及
当所述禁止信息包括逻辑“1”时，禁止所述多个存储单元进一步编程。
9.根据权利要求7所述的方法，还包括：
在丢弃所述下页面之前，编程针对所述多个存储单元的所述第一组逻辑状态，其中，所述第一组逻辑状态包括第一逻辑状态、第二逻辑状态、第三逻辑状态、第四逻辑状态和第五逻辑状态。
10.根据权利要求9所述的方法，还包括：
根据所述第一编程数据的上页面，将所述多个存储单元编程到第六逻辑状态和第七逻辑状态。
11.根据权利要求9所述的方法，
其中，所述第一读参考电压包括在所述擦除状态的门限电压与所述第一逻辑状态的门限电压之间的量级；以及
其中，所述第二读参考电压包括在所述第四逻辑状态的门限电压和所述第五逻辑状态的门限电压之间的量级。
12.根据权利要求11所述的方法，还包括：
基于读数和预先确定的映射方案来恢复所述下页面。
13.根据权利要求9所述的方法，还包括：
将所述多个存储单元编程到第六逻辑状态；
验证所述多个存储单元中的所述第六逻辑状态；以及
当确认所述第六逻辑状态时，从所述多个页面缓冲器中的所述第二数据锁存器集合中丢弃所述第一编程数据的中间页面。
14.根据权利要求13所述的方法，还包括：
在所述丢弃所述第一编程数据的中间页面之后，将所述第二编程数据的下页面从所述高速缓存锁存器集合传送给所述第二数据锁存器集合；以及
将所述第二编程数据的中间页面上传到所述高速缓存锁存器集合。
15.根据权利要求14所述的方法，还包括：
在丢弃所述中间页面之后，从所述多个页面缓冲器中的控制锁存器集合中丢弃第三位线信息；以及
将所述第二编程数据的上页面上传到所述控制锁存器集合。
16.根据权利要求14所述的方法，还包括：
在丢弃所述中间页面之后，从所述多个页面缓冲器中的控制锁存器集合中丢弃第三位线信息；
将所述第二编程数据的中间页面从所述高速缓存锁存器集合传送给所述控制锁存器集合；以及
将所述第二编程数据的上页面上传到所述高速缓存锁存器集合。
17.根据权利要求13所述的方法，还包括：
将所述多个存储单元编程到第七逻辑状态；
验证所述多个存储单元中的所述第七逻辑状态；
当确认所述第七逻辑状态时，从所述多个页面缓冲器中的所述第三数据锁存器集合中丢弃所述第一编程数据的上页面；以及
将所述第二编程数据的上页面上传到所述第三数据锁存器集合。
CN202080002291.1A 2020-08-26 2020-08-26 在nand闪速存储器设备中的非破坏性模式高速缓存编程 Active CN112204536B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/111187 WO2022040949A1 (en) 2020-08-26 2020-08-26 Non-destructive mode cache programming in nand flash memory devices

Publications (2)

Publication Number Publication Date
CN112204536A CN112204536A (zh) 2021-01-08
CN112204536B true CN112204536B (zh) 2024-04-05

Family

ID=74033771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080002291.1A Active CN112204536B (zh) 2020-08-26 2020-08-26 在nand闪速存储器设备中的非破坏性模式高速缓存编程

Country Status (5)

Country Link
US (1) US11670366B2 (zh)
KR (1) KR20230010765A (zh)
CN (1) CN112204536B (zh)
TW (1) TWI752706B (zh)
WO (1) WO2022040949A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11894075B2 (en) 2020-08-27 2024-02-06 Yangtze Memory Technologies Co. Ltd. Non-destructive mode cache programming in NAND flash memory devices
KR20230015967A (ko) * 2020-08-27 2023-01-31 양쯔 메모리 테크놀로지스 씨오., 엘티디. Nand 플래시 메모리 디바이스의 비파괴 모드 캐시 프로그래밍
WO2023220976A1 (zh) * 2022-05-18 2023-11-23 上海江波龙数字技术有限公司 数据存储方法、存储装置及可读存储装置
WO2024103238A1 (en) * 2022-11-15 2024-05-23 Yangtze Memory Technologies Co., Ltd. Interface protocols between memory controller and nand flash memory for cache programming

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047544A (zh) * 2018-01-08 2019-07-23 爱思开海力士有限公司 用于包括qlc单元的存储器装置的编码方法及系统
CN110277129A (zh) * 2018-03-16 2019-09-24 爱思开海力士有限公司 用于包括qlc单元的存储器装置的编码方法和系统
CN110931069A (zh) * 2018-09-20 2020-03-27 三星电子株式会社 存储器装置和读取数据的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3938309B2 (ja) * 2002-01-22 2007-06-27 富士通株式会社 リードディスターブを緩和したフラッシュメモリ
KR101468100B1 (ko) * 2008-09-23 2014-12-04 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 페이지 버퍼
US8307241B2 (en) * 2009-06-16 2012-11-06 Sandisk Technologies Inc. Data recovery in multi-level cell nonvolatile memory
KR20140018517A (ko) * 2012-08-02 2014-02-13 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US9230677B2 (en) * 2013-07-25 2016-01-05 Aplus Flash Technology, Inc NAND array hiarchical BL structures for multiple-WL and all-BL simultaneous erase, erase-verify, program, program-verify, and read operations
US9529668B2 (en) * 2014-09-26 2016-12-27 Intel Corporation Method and system for using NAND page buffers to improve the transfer buffer utilization of a solid state drive
KR20180031289A (ko) * 2016-09-19 2018-03-28 삼성전자주식회사 스토리지 장치 및 상기 스토리지 장치의 동작 방법
KR20200015247A (ko) * 2018-08-03 2020-02-12 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
CN113711310B (zh) * 2018-11-18 2023-01-24 Neo半导体公司 用于nand闪速存储器的方法和装置
KR20210155660A (ko) * 2020-06-16 2021-12-23 에스케이하이닉스 주식회사 메모리 장치 및 이의 제어 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047544A (zh) * 2018-01-08 2019-07-23 爱思开海力士有限公司 用于包括qlc单元的存储器装置的编码方法及系统
CN110277129A (zh) * 2018-03-16 2019-09-24 爱思开海力士有限公司 用于包括qlc单元的存储器装置的编码方法和系统
CN110931069A (zh) * 2018-09-20 2020-03-27 三星电子株式会社 存储器装置和读取数据的方法

Also Published As

Publication number Publication date
US11670366B2 (en) 2023-06-06
KR20230010765A (ko) 2023-01-19
TW202209123A (zh) 2022-03-01
CN112204536A (zh) 2021-01-08
TWI752706B (zh) 2022-01-11
WO2022040949A1 (en) 2022-03-03
US20220068375A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
CN112204536B (zh) 在nand闪速存储器设备中的非破坏性模式高速缓存编程
CN112154505B (zh) Nand闪存设备中的非破坏性模式高速缓存编程
US10942796B2 (en) Identifying asynchronous power loss
US20040042269A1 (en) Nonvolatile memory apparatus
US11894075B2 (en) Non-destructive mode cache programming in NAND flash memory devices
US11507448B2 (en) Non-volatile memory device, method of operating the device, and memory system including the device
US20180330793A1 (en) Responding to power loss
CN113223589A (zh) 存储器系统及其操作方法
US11742037B2 (en) Memory device and multi-pass program operation thereof
US11881265B2 (en) Memory system and read method
US11995319B2 (en) Memory device and program operation thereof
US20230350601A1 (en) Data preprocessing (dpp) pattern supporting both normal program and early cache release program (ecrp)
US20230073148A1 (en) Storage device
US20230282285A1 (en) Method for programming memory device, memory device and memory system
WO2024103238A1 (en) Interface protocols between memory controller and nand flash memory for cache programming
WO2023165440A1 (en) Method for programming memory device, memory device and memory system
US20210082513A1 (en) Memory system and control method of memory system
CN118098312A (zh) 存储器系统及其操作方法
CN118057284A (zh) 存储器系统及其操作方法、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant