CN112202455B - 发送方法和接收方法 - Google Patents

Abstract

提供一种发送方法和接收方法。一种发送器包括外部编码器，被配置对输入比特编码产生包括输入比特和奇偶校验比特的外部编码的比特；零填充器，被配置基于预定缩减模式产生多个比特组，确定外部编码的比特的数量是否满足根据针对低密度奇偶校验LDPC编码的码率和码长中的至少一个需要的比特的预定数量，若外部编码的比特的数量小于需要的比特的预定数量，则将零比特填充到多个比特组中的比特中的一些，并将外部编码的比特映射到多个比特组中的剩余比特以构建LDPC信息比特，多个比特组中的每一个由相同数量的比特形成；LDPC编码器，被配置对LDPC信息比特编码，填充了零比特的比特中的一些比特在包括LDPC信息比特中的不是顺序布置的比特组中的一些比特组中。

Description

发送方法和接收方法

本申请是申请日为2016年3月2日、申请号为201680013340.5、题为“发送器及其缩减方法”的专利申请的分案申请。

技术领域

与发明构思的示例性实施例一致的设备和方法涉及一种发送器及其缩减方法，更具体地，涉及一种通过填充零比特来执行缩减的发送器及其缩减方法。

背景技术

在21世纪的面向信息的社会中的广播通信服务正进入数字化、多信道化、带宽加宽以及高质量的时代。具体地讲，由于高清数字电视(TV)和便携式广播信号接收装置广泛分布，因此数字广播服务对于各种接收方案的支持的需求增长。

根据这种需求，标准组设置广播通信标准以提供满足用户的需要的各种信号发送和接收服务。然而，仍需要一种用于向用户提供带有更多改进的性能的更好服务的方法。

发明内容

【技术问题】

发明构思的示例性实施例可克服相关技术的信号发送器和接收器及其方法的缺点。然而，不要求这些实施例克服这样的缺点或者这些实施例可不克服这样的缺点。

示例性实施例提供一种基于预设缩减模式执行缩减的发送器及其缩减方法。

【技术方案】

根据示例性实施例的一方面，提供了一种发送器，所述发送器可包括：外部编码器，被配置为对输入比特进行编码以产生包括输入比特和奇偶校验比特的经过外部编码的比特；零填充器，被配置为：基于预定缩减模式，产生多个比特组，确定经过外部编码的比特的数量是否满足根据针对低密度奇偶校验(LDPC)编码的码率和码长中的至少一个而需要的比特的预定数量，如果经过外部编码的比特的数量小于所述需要的比特的所述预定数量，则将零比特填充到所述多个比特组中的比特中的一些比特，并将经过外部编码的比特映射到所述多个比特组中的剩余比特，从而构建LDPC信息比特，其中，所述多个比特组中的每个比特组由相同数量的比特形成；LDPC编码器，被配置为对LDPC信息比特进行编码，其中，被填充了零比特的比特中的所述一些比特包括在LDPC信息比特中的不是顺序地被布置的比特组中的一些比特组中。

根据另一示例性实施例的一方面，提供了一种缩减比特的方法。所述方法可包括：对输入比特进行编码以产生包括输入比特和奇偶校验比特的经过外部编码的比特；基于预定缩减模式，产生多个比特组，确定经过外部编码的比特的数量是否满足根据针对低密度奇偶校验(LDPC)编码的码率和码长中的至少一个而需要的比特的预定数量，如果经过外部编码的比特的数量小于所述需要的比特的所述预定数量，则将零比特填充到所述多个比特组中的比特中的一些比特，并将经过外部编码的比特映射到所述多个比特组中的剩余比特，从而构建LDPC信息比特，其中，所述多个比特组中的每个比特组由相同数量的比特形成；对LDPC信息比特进行LDPC编码，其中，被填充了零比特的比特中的所述一些比特包括在LDPC信息比特中的不是顺序地被布置的比特组中的一些比特组中。

【有益效果】

如上所述，根据发明构思的各种示例性实施例，可基于预设缩减模式执行缩减以使LDPC信息比特位于特定位置，从而提高误比特率(BER)和误帧率(FER)的性能。

附图说明

这里将参照附图描述示例性实施例的以上和/或其它方面，其中：

图1是用于描述根据示例性实施例的发送器的配置的框图；

图2是用于描述根据示例性实施例的缩减过程的示图；

图3和图4是用于描述根据示例性实施例的奇偶校验矩阵的示图；

图5是示出根据示例性实施例的具有准循环结构的奇偶校验矩阵的示图；

图6是用于描述根据示例性实施例的帧结构的示图；

图7和图8是用于描述根据示例实施例的发送器的详细配置的框图；

图9至图22是用于描述根据示例性实施例的用于处理信号的方法的示图；

图23和图24是用于描述根据示例性实施例的接收器的详细配置的框图；

图25和图26是用于描述根据示例性实施例的将接收器的对数似然比(LLR)值组合的示例的示图；

图27是示出根据示例性实施例的提供关于L1信令的长度的信息的示例的示图；

图28是用于描述根据示例性实施例的缩减方法的流程图。

具体实施方式

【最佳实施方式】

【发明的实施方式】

在下文中，将参照附图更详细地描述本发明构思的示例性实施例。

图1用于描述根据示例性实施例的发送器的配置的框图。

参照图1，发送器100包括外部编码器110、零填充器120以及低密度奇偶校验(LDPC)编码器130。

外部编码器110可对输入比特进行编码以产生奇偶校验比特(或奇偶校验位)。

这里，输入比特可以是信令的信息比特(可选地，被称作“信令比特”或“信令信息”)。例如，信息比特可包括接收器200(如图23或图24所示)对从发送器100发送的数据或服务数据(例如，广播数据)进行接收和处理所需要的信息。

外部编码是级联编码操作中在内部编码之前执行的编码操作，并且可使用各种编码方案，诸如，BCH(Bose，Chaudhuri，Hocquenghem)编码和/或循环冗余校验(CRC)编码。在这种情况下，用于内部编码的内部码可以是LDPC码。

例如，外部编码器110可对输入的K_sig个比特执行外部编码以产生M_outer个奇偶校验比特，并将奇偶校验比特添加到输入比特以输出由N_outer(＝K_sig+M_outer)个比特形成的经过外部编码的比特。在这种情况下，经过外部编码的比特可包括输入比特和奇偶校验比特。

为了方便解释，以下将在外部编码通过BCH码和BCH编码来执行的假设下描述外部编码。

也就是说，BCH编码器110对输入比特执行编码(即，Bose BCH编码)以产生奇偶校验比特，即，BCH奇偶校验比特(或，BCH奇偶校验位)。

例如，BCH编码器110可对输入的K_sig个比特系统性地执行BCH编码以产生M_outer个奇偶校验比特(即，BCH奇偶校验比特)，并将BCH奇偶校验比特添加到输入比特以输出由N_outer(＝K_sig+M_outer)个比特形成的经过BCH编码的比特，即，包括输入比特和BCH奇偶校验比特的经过BCH编码的比特。在这种情况下，M_outer＝168。

零填充器120构成包括经过外部编码的比特和零比特(即，具有0值的比特)的LDPC信息比特，其中，经过外部编码的比特包括输入比特和奇偶校验比特。此外，零填充器120可将LDPC信息比特输出到LDPC编码器130。

针对LDPC码和LDPC编码，需要取决于码率和码长度的特定数量的LDPC信息比特。因此，当经过BCH编码的比特的数量小于LDPC编码所需要的信息比特的数量时，零填充器120可填充适当数量的零比特以获得所需要的数量的LDPC信息比特。因此，经过BCH编码的比特和填充的零比特可将LDPC信息比特配置为多达LDPC编码所需要的比特的数量。

由于填充的零比特是获得特定数量的比特以进行LDPC编码所需要的比特，因此填充的零比特被LDPC编码并随后不被发送到接收器200。如此，填充零比特的过程或者填充零比特并随后不将填充的零比特发送到接收器200的过程可被称作缩减。在这种情况下，填充的零比特可被称作缩减比特(或缩减的比特)。

例如，当经过BCH编码的比特的数量N_outer小于LDPC编码所需要的LDPC信息比特的数量K_ldpc时，发送器100可将K_ldpc-N_outer个零比特填充到LDPC信息比特中的一些以产生由K_ldpc个比特形成的LDPC信息比特。因此，K_ldpc-N_outer个零比特被添加到K_sig+M_outer个经过BCH编码的比特以产生K_sig+M_outer+K_ldpc-N_outer个LDPC信息比特。

为了该目的，零填充器120可将LDPC信息比特划分为多个比特组。

具体地，零填充器120可将LDPC信息比特划分为多个比特组，使得包括在每个比特组中的比特的数量是360。

例如，零填充器120可基于下面的等式1或等式2将K_ldpc个LDPC信息比特划分为N_{info_group}(＝K_ldpc/360)个比特组。

其中,0≤j＜N_{info_group}....(1)

Z_j＝{i_k|360×j≤k＜360×(j+1)},其中,0≤j＜N_{info_group}....(2)

在以上的等式1和等式2中，Z_j表示第j比特组。这里，表示不大于x的最大整数。

同时，图2示出根据示例性实施例的LDPC信息比特被划分为多个比特组的示例。然而，图2将LDPC信息比特以及通过对LDPC信息比特执行LDPC编码而产生的LDPC奇偶校验比特(即，LDPC FEC)一起示出。

参照图2，K_ldpc个LDPC信息比特被划分为N_{info_group}个比特组，并且每个比特组Z_j由360个比特形成。

例如，假设LDPC信息比特的数量K_ldpc是6480。在这种情况下，如果LDPC信息比特被划分为多个比特组而使得包括在每个比特组中的比特的数量是360，则LDPC信息比特可被划分为18(＝6480/360)个比特组。

在下文中，将更详细地描述由零填充器120执行的缩减过程。

零填充器120可计算将被填充的零比特的数量。也就是说，为了适于LDPC编码所需要的比特的数量，零填充器129可计算将被填充的零比特的数量。

具体地，零填充器120可将LDPC编码所需要的LDPC信息比特的数量与经过BCH编码的比特的数量之间的差计算为被填充的零比特的数量。也就是说，当N_outer(＝K_sig+M_outer)小于K_ldpc时，零填充器120可将将被填充的零比特的数量计算为(K_ldpc-N_outer)。

此外，零填充器120基于下面的等式3或4计算所有比特都将被零比特填充的比特组的数量N_pad。

此外，零填充器120可基于缩减模式，将零比特填充到构成LDPC信息比特的多个比特组中的至少一些比特组。

具体地，零填充器120可基于缩减模式确定所述多个比特组之中的将填充零比特的比特组，并可将零比特填充到确定的比特组中的一些比特组内的所有比特以及剩余比特组内的一些比特。

这里，可将缩减模式定义为下面的表1。在这种情况下，下面的表1示出被应用于以下情况的缩减模式：LDPC编码器130以6/15的码率对6480个LDPC信息比特执行LDPC编码以产生9720个LDPC奇偶校验比特。

在由LDPC信息比特和LDPC奇偶校验比特形成的LDPC码字中除了填充的零比特之外的的LDPC码字比特可被发送到接收器200。在这种情况下，经过缩减的LDPC码字(即，除了被缩减的比特之外的LDPC码字比特(其也可被称为经过缩减的LDPC码字)可通过正交相移键控(QPSK)被调制以被发送到接收器200。

[表1]

这里，π_s(j)表示第j比特组的缩减模式顺序。此外，N_{info_group}是构成LDPC信息比特的多个比特组的数量。

具体地，零填充器120可基于缩减模式确定比特组内的所有比特将被零比特填充的比特组，并将零比特填充到确定的比特组中的所有比特。

也就是说，零填充器120可基于缩减模式将确定为所有比特被零比特填充的比特组，并将零比特填充到确定的比特组中的所有比特。也就是说，零填充器120可基于缩减模式将零比特填充到多个比特组之中的第π_s(0)比特组、第π_s(1)比特组、…、第π_s(N_pad-1)比特组中的所有比特。

如此，零填充器120可基于缩减模式确定N_pad个比特组(即， 并将零比特填充到确定的比特组内的所有比特。

同时，由于填充的零比特的总数量是K_ldpc-N_outer并且所有比特被零比特填充的比特组的数量是N_pad，因此，零填充器120可附加地填充K_ldpc-N_outer-360×N_pad个零比特。

在这种情况下，零填充器120可基于缩减模式确定零比特被附加地填充到的比特组，并可从确定的比特组的开始部分起附加地填充零比特。

具体地，零填充器213可基于缩减模式将确定为零比特被附加地填充到的比特组，并可将零比特附加地填充到位于/>的开始部分的K_ldpc-N_outer-360×N_pad个比特。因此，可从第π_s(N_pad)比特组中的第一个比特起填充K_ldpc-N_outer-360×N_pad个零比特。

因此，可仅将零比特填充到中的一些比特，并且可从/>中的第一个LDPC信息比特起填充K_ldpc-N_outer-360×N_pad个零比特。

接下来，零填充器213可将经过BCH编码的比特映射到LDPC信息比特之中的未填充零比特的位置，以最终构成LDPC信息比特。

因此，N_outer个经过BCH编码的比特可被顺序地映射到K_ldpc个LDPC信息比特中的零比特的比特位置。

在下文中，将参照作为示例的K_ldpc＝6480并且N_outer＝568的情况来详细描述用于填充零比特的方法。在这种情况下，LDPC信息比特可被划分为18(＝6480/360)个比特组。

首先，零填充器120可计算将被填充到LDPC信息比特的零比特的数量。在这种情况下，将被填充的零比特的数量是5912(＝K_ldpc-N_outer＝6480-568)。

此外，零填充器120可计算所有比特被零比特填充的比特组的数量

此外，零比特填充器120可基于缩减模式将Z₀(＝Z_πs(0))、Z₁₂(＝Z_πs(1))、…、Z₁₇(＝Z_πs(14))和Z₁₁(＝Z_πs(15))确定为所有比特被零比特填充的比特组，并将零比特填充到Z₀(＝Z_πs(0))、Z₁₂(＝Z_πs(1))、…、Z₁₇(＝Z_πs(14))和Z₁₁(＝Z_πs(15))中的所有比特。

因此，第6比特组、第0比特组、第12比特组、…、第17比特组和第11比特组中的所有比特可被零比特填充。

此外，零比特填充器120可基于缩减模式将Z₄(＝Z_πs(16))确定为零比特被附加地填充到的比特组，并可将152(＝K_ldpc-N_outer-360×N_pad＝6480-568-360×16)个零比特附加地填充到Z₄(＝Z_πs(16))的开始部分。

因此，从第一比特至第152比特的零比特可被填充到第4比特组。

作为结果，可将零比特填充到构成LDPC信息比特的18个比特组(即，第0比特组至第17比特组)之中的第0比特组、第12比特组、第15比特组、第13比特组、第2比特组、第5比特组、第7比特组、第9比特组、第8比特组、第6比特组、第16比特组、第10比特组、第14比特组、第1比特组、第17比特组和第11比特组，并且可从第4比特组中的第一LDPC信息比特至第152LDPC信息比特附加地填充零比特。

接下来，零填充器120可将经过BCH编码的比特顺序地映射到LDPC信息比特中的未填充零比特的比特位置。

例如，由于经过BCH编码的比特的数量N_outer是568，因此，当经过BCH编码的比特是s₀、s₁、...、s₅₆₇时，零填充器120可将s₀、s₁、...、s₂₀₇映射到第4比特组中的第153个LDPC信息比特至第360个LDPC信息比特，并将s₂₀₈、s₂₀₉、...、s₅₆₇映射到第3比特组中的所有LDPC信息比特。

如此，零填充器120可将零比特填充到合适的位置以适于LDPC编码所需要的比特的数量，从而最终构成用于LDPC编码的LDPC信息比特。

前述示例描述了信息比特被外部编码，这仅仅是一个示例。也就是说，信息比特可不被外部编码，而是可与根据信息比特的数量而被填充到LDPC信息比特的零比特一起构成LDPC信息比特。

前述示例描述了将被缩减的零比特被填充，这仅仅是一个示例。也就是说，由于零比特是具有由发送器100和接收器200预设的值的比特并且被填充仅用于连同包括将被随后发送到接收器200的信息的信息比特一起形成LDPC信息比特，因此替代零比特的具有由发送器100和接收器200预设的另一值(例如，1)的比特可被填充以便进行缩减。

LDPC编码器130对LDPC信息比特执行编码，即，LDPC编码。

具体地，LDPC编码器130可对LDPC信息比特系统地执行LDPC编码以产生LDPC奇偶校验比特，并输出由LDPC信息比特和LDPC奇偶校验比特形成的LDPC码字(或经过LDPC编码的比特)。也就是说，用于LDPC编码的LDPC码是系统码，因此，LDPC码字可由在被LDPC编码前的LDPC信息比特和通过LDPC编码产生的LDPC奇偶校验比特形成。

例如，LDPC编码器130可对K_ldpc个LDPC信息比特执行LDPC编码以产生N_{ldpc_parity}个LDPC奇偶校验比特(p₀,p₁,...,/>并输出由N_inner(＝K_ldpc+N_{ldpc_parity})个比特形成的LDPC码字/>

在这种情况下，LDPC编码器110可以以各种码率对输入比特(即，LDPC信息比特)执行LDPC编码以产生具有预定长度的LDPC码字。

例如，LDPC编码器110可以以3/15的码率对3240个输入比特执行LDPC编码以产生由16200个比特形成的LDPC码字。作为另一示例，LDPC编码器110可以以6/15的码率对6480个输入比特执行LDPC编码以产生由16200个比特形成的LDPC码字。

同时，执行LDPC编码的处理是产生LDPC码字以满足H·C^T＝0的处理，因此，LDPC编码器110可使用奇偶校验矩阵来执行LDPC编码。这里，H表示奇偶校验矩阵，C表示LDPC码字。

在下文中，将参照附图描述根据各种示例性实施例的奇偶校验矩阵的结构。在奇偶校验矩阵中，除了1之外的部分的元素是0。

作为一个示例，根据示例性实施例的奇偶校验矩阵可具有如图3中示出的结构。

参照图3，奇偶校验矩阵20可由五个子矩阵A、B、C、Z和D形成。在下文中，为了描述奇偶校验矩阵20的结构，每个矩阵结构将被描述。

子矩阵A由K个列和g个行形成，子矩阵C由K+g个列和N-K-g个行形成。这里K(或K_ldpc)表示LDPC信息比特的长度，N(或N_inner)表示LDPC码字的长度。

另外，在子矩阵A和子矩阵C中，当LDPC码字的长度是16200并且码率是3/15时，在第i列组中的第0列中1所位于的行的索引可基于表2来限定。属于同一列组的列的数量可以是360。

[表2]

在下文中，将参照例如表2来详细描述子矩阵A和子矩阵C中1所位于的行的位置(可选地，称作“索引”或“索引值”)。

当LDPC码字的长度是16200并且码率是3/15时，基于奇偶校验矩阵200的各个编码参数M₁、编码参数M₂、编码参数Q₁以及编码参数Q₂分别是1080、11880、3以及33。

这里，Q₁表示子矩阵A中属于同一列组的列被循环移位的大小，Q₂表示子矩阵C中属于同一列组的列被循环移位的大小。

另外，Q₁＝M₁/L，Q₂＝M₂/L，M₁＝g，M₂＝N-K-g，L表示间隔(即，属于同一列组的列的数量(例如，360))，其中，分别在子矩阵A和子矩阵C中以该间隔重复列的样式。

子矩阵A和子矩阵C中1所位于的行的索引可分别基于M₁值来确定。

例如，在以上的表2中，由于M₁＝1080，因此在子矩阵A中的第i列组的第0列中1所位于的行的位置可基于以上的表2的索引值之中的小于1080的值来确定，子矩阵C中的第i列组的第0列中1所位于的行的位置可基于以上的表2的索引值之中的大于或等于1080的值来确定。

具体地讲，在以上的表2中与第0列组对应的序列是“8 372 841 4522 525374308542 9822 10550 11896 11988”。因此，在子矩阵A中的第0列组的第0列中，1可分别位于第8行、第372行以及第841行中，并且在子矩阵C的第0列组的第0列中，1可分别位于第4522行、第5253行、第7430行、第8542行、第9822行、第10550行、第11896行以及第11988行中。

在子矩阵A中，当1的位置被限定在每个列组的第0列中时，1的位置可被循环移位Q₁以限定在每个列组的其它列中1所位于的行的位置，并且在子矩阵C中，当1的位置被限定在每个列组的第0列中时，1的位置可被循环移位Q₂以限定在每个列组的其它列中1所位于的行的位置。

在前述示例中，在子矩阵A中的第0列组的第0列中，1位于第8行、第372行以及第841行。在这种情况下，由于Q₁＝3，因此在第0列组的第1列中1所位于的行的索引可以是11(＝8+3)、375(＝372+3)以及844(＝841+3)，并且在第0列组的第2列中1所位于的行的索引可以是14(＝11+3)、378(＝375+3)以及847(＝844+3)。

在子矩阵C的第0列组的第0列中，1位于第4522行、第5253行、第7430行、第8542行、第9822行、第10550行、第11896行以及第11988行。在这种情况下，由于Q₂＝33，因此在第0列组的第1列中1所位于的行的索引可以是4555(＝4522+33)、5286(＝5253+33)、7463(＝7430+33)、8575(＝8542+33)、9855(＝9822+33)、10583(＝10550+33)、11929(＝11896+33)以及12021(＝11988+33)，并且在第0列组的第2列中1所位于的行的索引可以是4588(＝4555+33)、5319(＝5286+33)、7496(＝7463+33)、8608(＝8575+33)、9888(＝9855+33)、10616(＝10583+33)、11962(＝11929+33)以及12054(＝12021+33)。

根据方案，在子矩阵A和子矩阵C中的所有列组中1所位于的行的位置可被限定。

子矩阵B是双对角矩阵，子矩阵D是单位矩阵，并且子矩阵Z是零矩阵。

作为结果，如图2中所示的奇偶校验矩阵20的结构可由具有以上结构的子矩阵A、子矩阵B、子矩阵C、子矩阵D以及子矩阵Z来限定。

在下文中，将描述用于由LDPC编码器110基于如图2中所示的奇偶校验矩阵20执行LDPC编码的方法。

LDPC码可用于对信息块S＝(s₀,s₁,...,s_K-1)进行编码。在这种情况下，为了产生长度为N＝K+M₁+M₂的LDPC码字Λ＝(λ₀,λ₁,...,λ_N-1)，来自信息块S的奇偶校验块可被系统地编码。

作为结果，LDPC码字可以是

这里，M₁和M₂各自表示与分别与双对角子矩阵B和单位子矩阵D对应的奇偶校验子矩阵的大小，其中，M₁＝g并且M₂＝N-K-g。

计算奇偶校验比特的过程可被表示如下。在下文中，为了解释方便，奇偶校验矩阵20按照以上的表2被限定的情况将作为一个示例被描述。

步骤1)初始化为λ_i＝s_i(i＝0,1,...,K-1)，p_j＝0(j＝0,1,...,M₁+M₂-1)。

步骤2)将第一信息比特λ₀累加到以上的表1的第1行中限定的奇偶校验比特地址中。

步骤3)针对接下来的L-1个信息比特λ_m(m＝1,2,...,L-1)，将λ_m累加到基于下面的表达式5计算的奇偶校验比特地址中。

在以上的表达式5中，x表示与第一信息比特λ₀对应的奇偶校验比特累加器的地址。

另外，Q₁＝M₁/L并且Q₂＝M₂/L。在这种情况下，由于LDPC码字的长度是16200并且码率是3/15，因此M₁＝1080，M₂＝11880，Q₁＝3，Q₂＝33，L＝360。

步骤4)由于如以上的表2的第2行的奇偶校验比特地址被给予第L个信息比特λ_L，类似于前述方案，通过以上的步骤3中描述的方案来计算针对接下来的L-1个信息比特λ_m(m＝L+1，L+2，...，2L-1)的奇偶校验比特地址。在这种情况下，x表示与信息比特λ_L对应的奇偶校验比特累加器，并且可基于以上的表2的第2行来获得。

步骤5)针对每组的L个新的信息比特，将以上的表2的新的行设置为奇偶校验比特累加器的地址，并且因此重复前述过程。

步骤6)在从码字比特λ₀至λ_K-1重复前述过程之后，从i＝1顺序地计算下面的等式6的值。

步骤7)基于下面的等式7计算与双对角子矩阵B对应的奇偶校验比特λ_K至

λ_K+L×t+s＝p_Q1×s+t(0≤s＜L，0≤t＜Q₁)....(7)

步骤8)基于以上的表2的新行和以上的表达式5来计算针对每组的L个新的码字比特λ_K至的奇偶校验比特累加器的地址。

步骤9)在码字比特λ_K至被应用之后，基于下面的等式8来计算与子矩阵D对应的奇偶校验比特/>至/>

λ_K+M1+L×t+s＝p_M1+Q2×s+t(0≤s＜L，0≤t＜Q₂)...(8)

作为结果，奇偶校验比特可通过以上的方案来计算。然而，这仅仅是一个示例，并且因此，用于基于如图3中所示的奇偶校验矩阵计算奇偶校验比特的方案可以以各种方式被限定。

如此，LDPC编码器130可基于以上的表2执行LDPC编码以产生LDPC码字。

具体地讲，LDPC编码器130可基于以上的表2以3/15的码率对3240个输入比特(即，LDPC信息比特)执行LDPC编码以产生12960个LDPC奇偶校验比特，并且输出LDPC奇偶校验比特和由LDPC奇偶校验比特形成的LDPC码字。在这种情况下，LDPC码字可由16200个比特形成。

作为另一示例，根据示例性实施例的奇偶校验矩阵可具有如图4中所示的结构。

参照图4，奇偶校验矩阵40由信息子矩阵41和奇偶校验子矩阵42形成，其中，信息子矩阵41是与信息比特(即，LDPC信息比特)对应的子矩阵，奇偶校验子矩阵42是与奇偶校验比特(即，LDPC奇偶校验比特)对应的子矩阵。

信息子矩阵41包括K_ldpc个列，奇偶校验子矩阵42包括N_{ldpc_parity}＝N_inner-K_ldpc个列。奇偶校验矩阵40的行的数量等于奇偶校验子矩阵42的列的数量N_{ldpc_parity}＝N_inner-K_ldpc。

另外，在奇偶校验矩阵40中，N_inner表示LDPC码字的长度，K_ldpc表示信息比特的长度，N_{ldpc_parity}＝N_inner-K_ldpc表示奇偶校验比特的长度。

在下文中，将描述信息子矩阵41和奇偶校验子矩阵42的结构。

信息子矩阵41是包括K_ldpc个列(即，第0列至第(K_ldpc-1)列)的矩阵，并且依赖于下面的规则。

第一，构成信息子矩阵41的K_ldpc个列每M个数量属于同一组，并且被划分成总计K_ldpc/M个列组。属于同一列组的列具有彼此循环移位Q_ldpc的关系。也就是说，Q_ldpc可被视为针对构成奇偶校验矩阵40的信息子矩阵中的列组的列的循环移位参数值。

这里，M表示信息子矩阵41中的列的样式被重复的间隔(例如，M＝360)，Q_ldpc是信息子矩阵41中每个列被循环位移的大小。M是N_inner和K_ldpc的公约数并且被确定，使得Q_ldpc＝(N_inner-K_ldpc)/M被建立。这里，M和Q_ldpc是整数，K_ldpc/M也成为整数。M和Q_ldpc可根据LDPC码字的长度和码率而具有各种值。

例如，当M＝360时，LDPC码字的长度N_inner是16200，码率是6/15，Q_ldpc可以是27。

第二，如果第i(i＝0,1,...,K_ldpc/M-1)列组的第0列的度(这里，度是位于列中的值1的数量，并且属于相同列组的所有列的度相同)被设置为D_i，并且在第i列组的第0列中1所位于的每个行的位置(或索引)被设置为则在第i列组的第j列中第k个1所位于的行的索引/>基于下面的等式9来确定。

在以上的等式9中，k＝0,1,2,...,D_i-1；i＝0,1,...,K_ldpc/M-1；j＝1,2,...,M-1。

同时，以上的等式9可被表示为如下面的等式10。

在以上的等式10中，k＝0,1,2,...,D_i-1；i＝0,1,...,K_ldpc/M-1；j＝1,2,...,M-1。在以上的等式10中，由于j＝1,2,...,M-1，因此(j mod M)可被视为j。

在这些等式中，表示在第i列组中的第j列中第k个1所位于的行的索引，N_inner表示LDPC码字的长度，K_ldpc表示信息比特的长度，D_i表示属于第i列组的列的度，M表示属于一个列组的列的数量，并且Q_ldpc表示每个列组被循环位移的大小。

作为结果，参照以上的等式，如果值是已知的，则在第i列组中的第j列中第k个1所位于的行的索引/>可以是已知的。因此，当在每个列组的第0列中第k个1所位于的行的索引值被存储时，在具有图4的结构的奇偶校验矩阵40(即，奇偶校验矩阵40的信息子矩阵41)中1所位于的列和行的位置可被校验。

根据前述规则，属于第i列组的列的所有度是D_i。因此，根据前述规则，存储与奇偶校验矩阵有关的信息的LDPC码可被简要地表示如下。

例如，当N_inner是30，K_ldpc是15，并且Q_ldpc是3时，在3个列组的第0列组中1所位于的行的位置信息通过如下面的等式11的可被命名为“权重-1位置序列”序列表示。

在以上的等式11中，表示在第i列组的第j列中第k个1所位于的行的索引。

表示在每个列组的第0列中1所位于的行的索引的如以上的等式11的权重-1位置序列可被更简要地表示为下面的表3。

[表3]

以上的表3表示奇偶校验矩阵中值为1的元素的位置，第i个权重-1位置序列由属于第i列组的第0列中1所位于的行的索引来表示。

根据以上描述的示例性实施例的奇偶校验矩阵的信息子矩阵41可基于下面的表4来限定。

这里，下面的表4表示在信息子矩阵41的第i列组的第0列中1所位于的行的索引。也就是说，信息子矩阵41由多个列组形成，其中，所述多个列组中的每个列组包括M个列，并且在所述多个列组中的每个列组的第0列中1的位置可由下面的表4限定。

例如，当LDPC码字的长度N_inner是16200，码率是6/15，并且M是360时，在信息子矩阵41中的第i列组的第0列中1所位于的行的索引如下面的表4。

[表4]

根据另一示例性实施例，在以上的表4中与每个列组对应的每个序列中的索引的顺序被改变的奇偶校验矩阵被视为与以上描述的奇偶校验矩阵相同的针对LDPC码的奇偶校验矩阵是发明构思的另一示例。

根据又一示例性实施例，以上的表4中列组的序列的排列顺序被改变的奇偶校验矩阵也被视为与以上描述的奇偶校验矩阵相同的奇偶校验矩阵，因为它们具有相同的代数特征，诸如码图上的环特征和度分布。

根据又一示例性实施例，多个Q_ldpc被增加到以上的表4中与列组对应的序列的所有索引的奇偶校验矩阵也被视为与以上描述的奇偶校验矩阵相同的奇偶校验矩阵，因为它们在码图上具有相同的环特征和度分布。这里，要注意的是，当通过向给定序列增加Q_ldpc的整数倍而获得的值大于或等于N_inner-K_ldpc时，所述值需要被改变为通过对N_inner-K_ldpc执行模运算而获得的值，然后被应用。

如果如以上的表4中所示的在信息子矩阵41中的第i列组的第0列中1所位于的行的位置被限定，则它可按照Q_ldpc被循环位移，并且因此在每个列组的其它列中1所位于的行的位置可被限定。

例如，如表4中所示，由于与信息子矩阵41的第0列组的第0列对应的序列是“27430 519 828 1897 1943 2513 2600 2640 3310 3415 4266 5044 5100 5328 5483 59286204 6392 6416 6602 7019 7415 7623 8112 8485 8724 8994 9445 9667”，因此在信息子矩阵41中的第0列组的第0列中，1位于第27行、第430行、第519行、…。

在这种情况下，由于Q_ldpc＝(N_inner-K_ldpc)/M＝(16200-6480)/360＝27，因此在第0列组的第1列中1所位于的行的索引可以是54(＝27+27)、457(＝430+27)、546(＝519+27)、…、81(＝54+27)、484(＝457+27)、573(＝546+27)、…。

通过以上的方案，可限定每个列组的所有行中1所位于的行的索引。

在下文中，将描述用于基于如图4中所示的奇偶校验矩阵40执行LDPC编码的方法。

首先，将将被编码的信息比特设置为i₀，i₁，…，并将从LDPC编码输出的码比特设置为c₀，c₁，…，/>

另外，由于LDPC码是系统性的，因此针对k(0≤k＜K_ldpc-1)，c_k被设置为i_k。其余码比特被设置为

在下文中，将描述用于计算奇偶校验比特p_k的方法。

在下文中，q(i,j,0)表示在如以上的表4中的索引列表中第i行的第j个实体，针对0<i<360，q(i,j,l)被设置为q(i,j,l)＝q(i,j,0)+Q_ldpc×l(mod N_inner-K_ldpc)。同时，所有的累加可通过伽罗华域(GF)(2)中的加法来实现。另外，在以上的表4中，由于LDPC码字的长度是16200并且码率是6/15，因此Q_ldpc是27。

同时，当q(i,j,0)和q(i,j,1)如上文那样被限定时，计算奇偶校验比特的过程如下。

步骤1)将奇偶校验比特初始化为“0”。也就是说，针对0≤k<N_inner-K_ldpc，p_k＝0。

步骤2)针对0≤k<K_ldpc的所有k值，将i和l设置为和l:＝k(mod 360)。这里是不大于x的最大整数。

接下来，针对所有的i，将i_k累加到p_q(i,j,l)中。也就是说，计算p_q(i,0,l)＝p_q(i,0,l)+i_k,p_q(i,1,l)＝p_q(i,1,l)+i_k,p_q(i,2,l)＝p_q(i,2,l)+i_k,...,p_{q(i,w(i)-1,l)}＝p_{q(i,w(i)-1,l)}+i_k。

这里，w(i)表示如以上的表4的索引列表中第i行的值(元素)的数量，并且表示奇偶校验矩阵中与i_k对应的列中1的数量。另外，在以上的表4中，作为第i行的第j个实体的q(i,j,0)是奇偶校验比特的索引，并且表示在奇偶校验矩阵中与i_k对应的列中1所位于的行的位置。

具体地讲，在以上的表4中，作为第i行的第j个实体的q(i,j,0)表示在LDPC码的奇偶校验矩阵中的第i列组的第一个(即第0)列中1所位于的行的位置。

q(i,j,0)还可被视为将根据允许真实设备实现用于针对所有i将i_k累加到p_q(i,j,l)中的方案的方法通过LDPC编码被产生的奇偶校验比特的索引，并且当另一编码方法被实现时还可被视为以另一形式的索引。然而，这仅仅是一个示例，并且因此，无论什么编码方法被应用，获得与LDPC编码结果等同的结果是明显的，其中，LDPC编码结果可从LDPC码的奇偶校验矩阵获得，其中，LDPC码的奇偶校验矩阵可基本上基于以上的表4的q(i,j,0)值而产生。

步骤3)通过针对满足0<k<N_inner-K_ldpc的所有k计算p_k＝p_k+p_k-1来计算奇偶校验比特p_k。

相应地，可获得所有码比特c₀，c₁，…，

作为结果，奇偶校验比特可通过以上的方案来计算。然而，这仅仅是一个示例，并且因此，用于基于如图4中所示的奇偶校验矩阵来计算奇偶校验比特的方案可以以各种方式被限定。

如此，LDPC编码器130可基于以上的表4来执行LDPC编码以产生LDPC码字。

具体地讲，LDPC编码器130可基于以上的表4以6/15的码率对6480个输入比特(即，LDPC信息比特)执行LDPC编码，以产生9720个LDPC奇偶校验比特，并输出LDPC奇偶校验比特和由LDPC奇偶校验比特形成的LDPC码字。在这种情况下，LDPC码字可由16200个比特形成。

如上所述，LDPC编码器130可以以各种码率对LDPC信息比特进行编码以产生LDPC码字。

这里，当零填充器120基于以上的表1填充零比特时，LDPC编码器130可以以6/15的码率对填充了零比特的LDPC信息比特执行LDPC编码。在这种情况下，LDPC信息比特可由6480个比特形成并且通过LDPC编码产生的的LDPC奇偶校验比特可由9720个比特形成。

发送器100可将LDPC码字发送到接收器200。

具体地，发送器100可通过QPSK将经过缩减的LDPC码字比特映射到星座符号，将该符号映射到帧以发送到接收器200。

由于信息比特是包括针对数据的信令信息的信令，因此发送器100可将数据与用于处理数据的信令一起映射到帧，并将映射后的数据发送到接收器200。

具体地，发送器100可按照特定方案处理数据以产生星座符号，并将产生的星座符号映射到每个帧的数据符号。此外，发送器100可将映射到每个数据的针对数据的信令映射到帧的前导。例如，发送器100可将包括针对映射到第i帧的数据的信令信息的信令映射到第i帧。

作为结果，接收器200可使用从帧获取的信令来获取并处理来自相应帧的数据。

在下文中，将描述引导(induce)用于零填充的缩减模式的处理作为示例。

具体地，当LDPC编码器130以6/15的码率对6480个LDPC信息比特进行编码以产生9720个LDPC奇偶校验比特并且通过LDPC编码产生的LDPC码字通过QPSK被调制并随后被发送到接收器时，引导用于零填充的缩减模式的处理如下。

可通过执行与奇偶校验交织处理相应的列置换处理和合适的行置换处理来将具有6/15的码率的LDPC码的奇偶校验矩阵(例如，图4)转换为具有由大小为360×360的块构成的准环结构的奇偶校验矩阵(如图5所示)。这里，列置换处理和行置换处理不改变LDPC码的代数特征，因此已被广泛地用于对LDPC码进行理论分析。此外，具有准环结构的奇偶校验矩阵已经是已知的，因此，其详细描述将被省略。

获得用于零填充的缩减模式可被视为限定在具有6/15的码率的LDPC码中的信息比特部分中存在的18个列块之间的重要程度的问题。也就是说，对特定信息比特进行缩减或零填充与对与奇偶校验矩阵中的信息比特相应的列进行缩减或去除相同。因此，当信息字之中的n个比特需要基于输入信令的长度而被缩减时，需要考虑误比特率(BER)或误帧率(FER)性能来确定哪n个列将从奇偶校验矩阵被去除。

根据示例性实施例，通过使用LDPC码的特征(即，在一个列块(即，连续的360个列的集合)内的列具有相同的代数特征，并且信息比特组的总数量仅为18)来引导用于零填充的缩减模式。

在第一步骤中，在奇偶校验矩阵中考虑下面九种情况来测量实际BER和FER性能。

a.当信息仅在属于第0比特组的比特上被携带并且剩余比特被零填充时。

b.当信息仅在属于第1比特组的比特上被携带并且剩余比特被零填充时。

c.当信息仅在属于第2比特组的比特上被携带并且剩余比特被零填充时。

d.当信息仅在属于第3比特组的比特上被携带并且剩余比特被零填充时。

e.当信息仅在属于第4比特组的比特上被携带并且剩余比特被零填充时。

f.当信息仅在属于第5比特组的比特上被携带并且剩余比特被零填充时。

g.当信息仅在属于第6比特组的比特上被携带并且剩余比特被零填充时。

h.当信息仅在属于第7比特组的比特上被携带并且剩余比特被零填充时。

i.当信息仅在属于第8比特组的比特上被携带并且剩余比特被零填充时。

j.当信息仅在属于第9比特组的比特上被携带并且剩余比特被零填充时。

k.当信息仅在属于第10比特组的比特上被携带并且剩余比特被零填充时。

l.当信息仅在属于第11比特组的比特上被携带并且剩余比特被零填充时。

m.当信息仅在属于第12比特组的比特上被携带并且剩余比特被零填充时。

n.当信息仅在属于第13比特组的比特上被携带并且剩余比特被零填充时。

o.当信息仅在属于第14比特组的比特上被携带并且剩余比特被零填充时。

p.当信息仅在属于第15比特组的比特上被携带并且剩余比特被零填充时。

q.当信息仅在属于第16比特组的比特上被携带并且剩余比特被零填充时。

r.当信息仅在属于第17比特组的比特上被携带并且剩余比特被零填充时。

对在九种情况下获得的BER和FER性能进行观察。首先，与最佳性能比特之间的性能差小于或等于预定值(例如，0.1db)的比特组被设置为将最终被缩减的候选比特组。为了在候选比特组之中选择将最终被缩减的比特组，可附加地考虑诸如近似环外消息(ACE)度的环特征。长度为2n的环的ACE值被限定为通过从连接到该环的n个不同节点的度减去2而获得的值的和。由于具有小ACE值和短长度的环不利地影响LDPC码的性能，因此，候选比特组之中的具有长度小于或等于8并且ACE值小于或等于3的环的数量之中的最小环数量的比特组在由于缩减与该比特组相应的列块而产生的矩阵中可被选择。如果基于ACE值根据环特征而存在太多数量的这样的比特组，则通过密度演进分析来推导针对使在针对这些比特组中的每个比特组的列删除、行合并和行删除之后具有相同的1分布的LDPC码的全体能够零错误通信的最小信噪比(SNR)的理论预测值，并且通过基于理论预测的最小SNR值适当地调整比特组的数量来通过计算实验验证FER性能。作为结果，可选择第5比特组。

在用于获得缩减模式的第二步骤中，考虑下面的17种情况来测量实际BER和FER性能。

当信息仅在属于第0比特组和第3比特组的比特上被携带并且剩余比特被零填充时。

当信息仅在属于第1比特组和第3比特组的比特上被携带并且剩余比特被零填充时。

当信息仅在属于第2比特组和第3比特组的比特上被携带并且剩余比特被零填充时。

当信息仅在属于第3比特组和第4比特组的比特上被携带并且剩余比特被零填充时。

当信息仅在属于第3比特组和第5比特组的比特上被携带并且剩余比特被零填充时。

当信息仅在属于第3比特组和第6比特组的比特上被携带并且剩余比特被零填充时。

当信息仅在属于第3比特组和第7比特组的比特上被携带并且剩余比特被零填充时。

当信息仅在属于第3比特组和第8比特组的比特上被携带并且剩余比特被零填充时。

当信息仅在属于第3比特组和第9比特组的比特上被携带并且剩余比特被零填充时。

当信息仅在属于第3比特组和第10比特组的比特上被携带并且剩余比特被零填充时。

当信息仅在属于第3比特组和第11比特组的比特上被携带并且剩余比特被零填充时。

当信息仅在属于第3比特组和第12比特组的比特上被携带并且剩余比特被零填充时。

当信息仅在属于第3比特组和第13比特组的比特上被携带并且剩余比特被零填充时。

当信息仅在属于第3比特组和第14比特组的比特上被携带并且剩余比特被零填充时。

当信息仅在属于第3比特组和第15比特组的比特上被携带并且剩余比特被零填充时。

当信息仅在属于第3比特组和第16比特组的比特上被携带并且剩余比特被零填充时。

当信息仅在属于第3比特组和第17比特组的比特上被携带并且剩余比特被零填充时。

以上八种情况是针对除了已经在第一步骤中选择的第3比特组之外需要对携带附加信息的比特组进行选择的情况。在对在这些情况下获得的BER和FER性能进行观察之后，具有最佳性能的比特组被选为正好在缩减第3比特组之前的将被缩减的候选比特组。接下来，奇偶校验矩阵中的与第三比特组相应的列组被缩减，并且将被缩减的候选比特组之中的正好在第3比特组之前的比特组被缩减，然后，在前面的缩减之后剩下的矩阵中，长度小于或等于8并且ACE值小于或等于3的环的数量可被检查以选择环的数量最小的比特组。例如，可选择第4比特组。

作为结果，以上处理可被重复直至全部信息的18个比特组。作为结果，以上处理被重复直到LDPC信息比特的18个比特组可被选择以获得如以上表1中所示的用于零填充的缩减模式为止。作为结果，当基于如表1中所示的缩减模式填充了零比特时，可获得卓越的BER性能和FER性能。

同时，根据示例性实施例，前面的信息比特可通过L1-细节信令来实现。因此，发送器100可通过使用前面的方法来对L1-细节信令执行缩减过程以发送到接收器200。

这里，L1-细节信令可以是在先进电视系统委员会(ATSC)3.0标准中限定的信令。

具体地，L1-细节信令可根据七(7)种不同的模式被处理。当七种模式之中的L1-细节模式3处理L1-细节信令时，根据示例性实施例的发送器100可根据前面的方法产生附加奇偶校验比特。

除了L1-细节信令之外，ATSC 3.0标准还限定L1-基本信令。发送器100可通过使用特定方案处理L1-基本信令和L1-细节信令，并将处理后的L1-基本信令和L1细节信令发送到接收器200。在这种情况下，L1-基本信令也可根据7种不同的模式被处理。

以下将描述用于处理L1-基本信令和L1-细节信令的方法。

在下文中将描述用于处理L1-基本信令和L1-细节信令的方法。

发送器100可将L1-基本信令和L1-细节信令映射到帧的前导并且将数据映射到帧的数据符号以发送到接收器200。

参照图6，帧可由三个部分构成，即引导部分、前导部分和数据部分。

引导部分用于初始同步并且提供接收器200对L1信令进行解码所需要的基本参数。另外，引导部分可包括与在发送器100对L1-基本信令进行处理的模式有关的信息(即，与发送器100使用的用于处理L1-基本信令的模式有关的信息)。

前导部分包括L1信令并且可由两个部分构成，即L1-基本信令和L1-细节信令。

这里，L1-基本信令可包括与L1-细节信令有关的信息，L1-细节信令可包括与数据有关的信息。这里，数据是用于提供广播服务的广播数据并且可通过至少一个物理层通道(PLP)被发送。

具体地讲，L1-基本信令包括接收器200处理L1-细节信令所需要的信息。该信息包括例如与在发送器100处理L1-细节信令的模式有关的信息(即与接收器100使用的用于处理L1-细节信令的模式有关的信息)、与L1-细节信令的长度有关的信息、与附加奇偶校验模式有关的信息(即与发送器100使用L1B_L1_Detail_additional_parity_mode产生附加奇偶校验比特所使用的K值有关的信息)(这里，当L1B_L1_Detail_additional_parity_mode被设置为“00”时，K＝0并且附加奇偶校验比特未被使用)以及与全部信元的长度有关的信息。另外，L1-基本信令可包括与包括发送器100的系统有关的基本信令信息，诸如快速傅立叶变换(FFT)大小、保护间隔以及导频图案。

另外，L1-细节信令包括接收器200对PLP进行解码所需要的信息，例如，映射到每个PLP的数据符号的信元的开始位置、PLP标识符(ID)、PLP的大小、调制方案、码率等。

因此，接收器200可获取帧同步，从前导获取L1-基本信令和L1-细节信令，并且使用L1-细节信令从数据符号接收用户需要的服务数据。

在下文中将参照附图更加详细地描述用于处理L1-基本信令和L1-细节信令的方法。

图7和图8是用于描述根据示例性实施例的发送器100的详细配置的框图。

具体地讲，如图7中所示，为了处理L1-基本信令，发送器100可包括加扰器211、BCH编码器212、零填充器213、LDPC编码器214、奇偶校验置换器215、重复器216、删截器217、零去除器219、比特解复用器219以及星座映射器221。

另外，如图8中所示，为了处理L1-细节信令，发送器100可包括分割器311、加扰器312、BCH编码器313、零填充器314、LDPC编码器315、奇偶校验置换器316、重复器317、删截器318、附加奇偶校验产生器319、零去除器321、比特解复用器322和比特解复用器323、以及星座映射器324和星座映射器325。

这里，如7和图8中所示的组件是用于对L1-基本信令和L1-细节信令执行编码和调制的组件，这仅仅是一个示例。根据另一示例性实施例，图7和图8中示出的组件中的一些组件可被省略或改变，并且其它组件也可被添加。另外，组件中的一些组件的位置可被改变。例如，重复器216和重复器317的位置可分别布置在删截器217和删截器318之后。

图10中示出的LDPC编码器315、重复器317、删截器318以及附加奇偶校验产生器319可分别执行由图1中示出的LDPC编码器110、重复器120、删截器130、以及附加奇偶校验产生器140执行的操作。

在对图9和图10的描述中，为了方便，用于执行共同功能的组件将被一起描述。

L1-基本信令和L1-细节信令可通过BCH外部码和LDPC内部码的级联而被保护。然而，这仅仅是一个示例。因此，作为在级联的编码中在内部编码之前执行的外部编码，除了BCH编码之外的诸如CRC编码的另一编码可被使用。另外，L1-基本信令和L1-细节信令可仅通过LDPC内部码来保护，而无需外部码。

首先，L1-基本信令和L1-细节信令可被加扰。另外，L1-基本信令和L1-细节信令被进行BCH编码，并且因此，从BCH编码产生的L1-基本信令和L1-细节信令的BCH奇偶校验比特可被分别添加到L1-基本信令和L1-细节信令。另外，级联的信令和BCH奇偶校验比特可通过经过缩减和删截的16K LDPC码被附加地保护。

为了提供适合于宽信噪比(SNR)范围的各种鲁棒性级别，L1-基本信令和L1-细节信令的保护级别可被划分成七(7)个模式。也就是说，L1-基本信令和L1-细节信令的保护级别可基于LDPC码、调制阶数、缩减/删截参数(即，将被删截的比特的数量与将被缩减的比特的数量的比)以及将基本上被删截的比特的数量(即，当将被缩减的比特的数量是0时将基本上被删截的比特的数量)而被划分成7个模式。在每个模式中，LDPC码、调制阶数、星座以及缩减/删截模式中的至少一个不同的组合可被使用。

发送器100处理信令的模式可根据系统而被预先设置。因此，发送器100可基于设置的模式确定用于处理信令的参数(例如，针对每个模式的调制和码率(ModCod)、用于BCH编码的参数、用于零填充的参数、缩减模式、LDPC码的码率/码长、按组交织模式、用于重复的参数、用于删截的参数、以及调制方案等)，并且可基于确定的参数来处理信令并且将经过处理的信令发送到接收器200。为了这样的目的，发送器100可根据模式而预先存储用于处理信令的参数。

针对用于处理L1-基本信令的7个模式和用于处理L1-细节信令的7个模式的调制和码率配置(ModCod配置)在下面的表5中被示出。发送器100可根据对应的模式基于下面的表5中限定的ModCod配置对信令进行编码和调制。也就是说，发送器100可基于下面的表5确定在每个模式下针对信令的编码和调制方案，并且可根据确定的方案对信令进行编码和调制。在这种情况下，甚至当通过相同的调制方案对L1信令进行调制时，发送器100也可使用不同的星座。

[表5]

在以上的表5中，K_sig表示编码块的信息比特的数量。也就是说，由于长度为K_sig的L1信令比特被编码以产生编码块，因此在一个编码块中L1信令的长度变为K_sig。因此，大小为K_sig的L1信令比特可被视为与一个LDPC编码块对应。

参照以上的表5，针对L1-基本信令的K_sig值被固定为200。然而，由于L1-细节信令比特的量改变，因此，针对L1-细节信令的K_sig值改变。

具体地讲，在L1-细节信令的情况下，L1-细节信令比特的数量改变，并且因此当L1-细节信令比特的数量大于预设值时，L1-细节信令可被分割以具有等于或小于预设值的长度。

在这种情况下，分割后的L1-细节信令块(也就是说，L1-细节信令的片段)的每个大小可具有在以上的表5中限定的K_sig值。另外，大小为K_sig的分割后的L1-细节信令块中的每个可对应于一个LDPC编码块。

然而，当L1信令比特的数量等于或小于预设值时，L1-细节信令可不被分割。在这种情况下，L1-细节信令的大小可具有以上的表5中限定的K_sig值。另外，大小为K_sig的L1-细节信令可对应于一个LDPC编码块。

在下文中，将详细描述用于分割L1-细节信令的方法。

分割器311可分割L1-细节信令。具体地讲，由于L1-细节信令的长度改变，因此当L1-细节信令的长度大于预设值时，分割器311可将L1-细节信令分割为具有等于或小于预设值的数量的比特，并将分割后的L1-细节信令中的每个输出到加扰器312。

然而，当L1-细节信令的长度等于或小于预设值时，分割器311不执行单独的分割操作。

由分割器311执行的用于对L1-细节进行分割的方法如下。

L1-细节信令比特的量改变并且主要取决于PLP的数量。因此，为了发送L1-细节信令的所有比特，需要至少一个前向纠错(FEC)帧。这里，FEC帧可表示L1-细节信令被编码的形式，并且因此，根据编码的奇偶校验比特被添加到L1-细节信令。

具体地讲，当L1-细节信令未被分割时，L1-细节信令被BCH编码和LDPC编码以产生一个FEC帧，并且因此L1-细节信令发送需要一个FEC帧。然而，当L1-细节信令被分割成至少两个时，这些分割出的L1-细节信令每个被BCH编码和LDPC编码以产生指示两个FEC帧，因此，L1-细节信令发送需要至少两个FEC帧。

因此，分割器311可基于下面的等式12来计算针对L1-细节信令的FEC帧的数量N_{L1D_FECFRAME}。也就是说，针对L1-细节信令的FEC帧的数量可基于下面的等式12来确定。

在以上的等式12中，表示等于或大于x的最小整数。

另外，在以上的等式12中，如图9中所示，K_{L1D_ex_pad}表示L1-细节信令的除了L1填充比特之外的长度，并且可通过L1-基本信令中所包括的L1B_L1_Detail_size_bits字段的值来确定。

另外，K_seg表示基于输出到LDPC编码器315的信息比特(即，LDPC信息比特)的数量K_ldpc而限定的针对分割的阈值数量。另外，K_seg可基于BCH编码的BCH奇偶校验比特的数量和360的倍数值来限定。

K_seg被确定，使得在L1-细节信令被分割之后，编码块中的信息比特的数量K_sig被设置为等于或小于K_ldpc-M_outer。具体地讲，当L1-细节信令基于K_seg被分割时，由于分割后的L1-细节信令的长度不超过K_seg，因此，当K_seg如下面的表6那样被设置时，分割后的L1-细节信令的长度被设置为小于或等于K_ldpc-M_outer。

这里，M_outer和K_ldpc如下面的表7和表8。为了足够的鲁棒性，针对L1-细节信令模式1的K_seg值可被设置为K_ldpc-M_outer-720。

针对L1-细节信令的每个模式的K_seg可如下面的表6那样被限定。在这种情况下，分割器311可根据如下面的表6中所示的相应模式来确定K_seg。

[表6]

如图9中所示，整个L1-细节信令可由L1-细节信令和L1填充比特形成。

在这种情况下，分割器311可基于下面的等式13来计算L1-细节信令的L1_PADDING字段的长度(即，L1填充比特的数量_{L1D_PAD})。然而，基于下面的等式13来计算K_{L1D_PAD}仅仅是一个示例。也就是说，分割器311可基于K_{L1D_ex_pad}值和N_{L1D_FECFRAME}值来计算L1-细节信令的L1_PADDING字段的长度(即，L1填充比特的数量K_{L1D_PAD})。作为一个示例，K_{L1D_PAD}值可基于下面的等式13来获得。也就是说，等式18仅仅是用于获得K_{L1D_PAD}值的方法的一个示例，基于K_{L1D_ex_pad}值和N_{L1D_FECFRAME}值的另一方法可被应用以获得等同的结果。

另外，分割器311可用K_{L1D_PAD}个零比特(即，具有0值的比特)来填充L1_PADDING字段。因此，如图11中所示，K_{L1D_PAD}个零比特可被填充到L1_PADDING字段中。

如此，通过计算L1_PADDING字段的长度并且将计算出的长度的零比特填充到L1_PADDING字段，当L1-细节信令被分割时，L1-细节信令可被分割成由相同数量的比特形成的多个块。

接下来，分割器311可基于下面的等式14来计算包括零填充比特的整个L1-细节信令的最终长度K_L1D。

K_L1D＝K_{L1D_ex_pad}+K_{L1D_PAD}....(14)

另外，分割器311可基于下面的等式15来计算N_{L1D_FECFRAME}个块中的每个块中的信息比特的数量K_sig。

K_sig＝K_L1D/N_{L1D_FECFRAME}....(15)

接下来，分割器311可通过比特的数量K_sig对L1-细节信令进行分割。

具体地讲，如图9中所示，当N_{L1D_FECFRAME}大于1时，分割器311可通过比特的数量K_sig对L1-细节信令进行分割以将L1-细节信令分割成N_{L1D_FECFRAME}个块。

因此，L1-细节信令可被分割成N_{L1D_FECFRAME}个块，N_{L1D_FECFRAME}个块中的每个块中的L1-细节信令比特的数量可以是K_sig。另外，每个经过分割的L1-细节信令被编码。作为编码的结果，编码块(即，FEC帧)被形成，使得N_{L1D_FECFRAME}个编码块中的每个编码块中的L1-细节信令比特的数量可以是K_sig。

然而，当L1-细节信令未被分割时，K_sig＝K_{L1D_ex_pad}。

分割出的L1-细节信令块可通过下面的过程被编码。

具体地讲，大小为K_sig的L1-细节信令块中的每个L1-细节信令块的所有比特可被加扰。接下来，加扰后的L1-细节信令块中的每个可通过BCH外部码和LDPC内部码的级联而被编码。

具体地讲，L1-细节信令块中的每个被BCH编码，因此M_outer(＝168)个BCH奇偶校验比特可被添加到每个块的K_sig个L1-细节信令比特，然后，每个块的L1-细节信令比特和BCH奇偶校验比特的级联可通过经过缩减和删截的16K LDPC码而被编码。BCH码和LDPC码的细节将在下文中被描述。然而，示例性实施例仅描述了M_outer＝168的情况，但是，显然的是，M_outer可根据系统的需要而被改变为适合的值。

加扰器211和加扰器312可分别对L1-基本信令和L1-细节信令进行加扰。具体地讲，加扰器211和加扰器312可使L1-基本信令和L1-细节信令随机化，并且将随机化的L1-基本信令和L1-细节信令分别输出到BCH编码器212和BCH编码器313。

在这种情况下，加扰器211和加扰器312可以以K_sig为单位对信息比特进行加扰。

也就是说，由于通过每个帧发送到接收器200的L1-基本信令比特的数量是200，因此加扰器211可按照K_sig(＝200)对L1-基本信令比特进行加扰。

由于通过每个帧发送到接收器200的L1-基本信令比特的数量改变，因此在一些情况下，L1-细节信令比特可由分割器311分割。另外，分割器311可将由K_sig个比特或分割的L1-细节信令块形成的L1-细节信令输出到加扰器312。作为结果，加扰器312可按照每K_sig对从分割器311输出的L1-细节信令比特进行加扰。

BCH编码器212和BCH编码器313可对Ll基本信令和L1-细节信令执行BCH编码以产生BCH奇偶校验比特。

具体地讲，BCH编码器212和BCH编码器313可对从加扰器211和加扰器313输出的Ll-基本信令和L1-细节信令分别执行BCH编码，以产生BCH奇偶校验比特，并且将经过BCH编码的比特分别输出到零填充器213和零填充器314，其中，在经过BCH编码的比特中，BCH奇偶校验比特被添加到Ll-基本信令和L1-细节信令中的每个。

例如，BCH编码器212和BCH编码器313对输入的K_sig个比特执行BCH编码以产生M_outer(即，K_sig＝K_payload)个BCH奇偶校验比特并且将由N_outer(＝K_sig+M_outer)个比特形成的经过BCH编码的比特分别输出到零填充器213和零填充器314。

针对BCH编码的参数可如下面的表7那样被限定。

[表7]

同时，参照图7和图8，可理解的是，LDPC编码器214和LDPC编码器315可分别被设置在BCH编码器212和BCH编码器313之后。

因此，L1-基本信令和L1-细节信令可通过BCH外部码和LDPC内部码的级联而被保护。

具体地讲，L1-基本信令和L1-细节信令被BCH编码，并且因此，针对L1-基本信令的BCH奇偶校验比特可被添加到L1-基本信令，针对L1-细节信令的BCH奇偶校验比特可被添加到L1-细节信令。另外，级联的L1-基本信令和BCH奇偶校验比特可额外地通过LDPC码保护并且级联的L1-细节信令和BCH奇偶校验比特可额外地通过LDPC码保护。

这里，假设用于LDPC编码的LDPC码是16K LDPC码，因此，在BCH编码器212和BCH编码器213中，针对N_inner＝16200(即，16K LDPC码的码长是16200，通过LDPC编码产生的LDPC码字可由16200个比特形成)的系统性的BCH码可用于执行L1-基本信令和L1-细节信令的外部编码。

零填充器213和零填充器314填充零比特。具体地讲，针对LDPC码，需要根据码率和码长限定的预定数量的LDPC信息比特，因此，当经过BCH编码的比特的数量小于LDPC信息比特的数量时，零填充器213和零填充器314可针对LDPC编码填充零比特以产生由经过BCH编码的比特和零比特形成的预定数量的LDPC信息比特，并且将被产生的比特分别输出到LDPC编码器214和LDPC编码器315。当经过BCH编码的比特的数量等于LDPC信息比特的数量时，零比特不被填充。

这里，由零填充器213和零填充器314填充的零比特针对LDPC编码而被填充，因此，通过缩减操作填充的零比特未被发送到接收器200。

例如，当16K LDPC码的LDPC信息比特的数量是K_ldpc时，为了形成K_ldpc个LDPC信息比特，零比特被填充到LDPC信息比特中的一些。

具体地讲，当经过BCH编码的比特的数量是N_outer时，16K LDPC码的LDPC信息比特的数量是K_ldpc，并且N_outer<K_ldpc，零填充器213和零填充器314可将K_ldpc-N_outer个零比特填充到LDPC信息比特中的一些并且将N_outer个经过BCH编码的比特用作LDPC信息比特的剩余部分以产生由K_ldpc个比特形成的LDPC信息比特。然而，当N_outer＝K_ldpc时，零比特不被填充。

为了这样的目的，零填充器213和零填充器314可将LDPC信息比特划分成多个比特组。

例如，零填充器213和零填充器314可基于下面的等式16或等式17将K_ldpc个LDPC信息比特划分成N_{info_group}(＝K_ldpc/360)个比特组。也就是说，零填充器213和零填充器314可将LDPC信息比特划分成多个比特组，使得每个比特组中所包括的比特的数量是360。

Z_j＝{i_k|360×j≤k＜360×(j+1)},其中,0≤j＜N_{info_group}....(17)

在以上的等式16和等式17中，Z_j表示第j比特组。

针对L1-基本信令和L1-细节信令的用于零填充的参数N_outer、K_ldpc和N_{info_group}可如下面的表8中所示。在这种情况下，零填充器213和零填充器314可如下面的表8中所示根据相应模式来确定用于零填充的参数。

[表8]

另外，针对0≤j＜N_{info_group}，如图12中所示的每个比特组Z_j可由360个比特形成。

具体地讲，图10示出了在L1-基本信令和L1-细节信令各自被LDPC编码之后的数据格式。在图10中，添加到K_ldpc个LDPC信息比特的LDPC FEC表示通过LDPC编码产生的LDPC奇偶校验比特。

参照图10，K_ldpc个LDPC信息比特被划分成N_{info_group}个比特组，每个比特组可由360个比特形成。

当L1-基本信令和L1-细节信令的经过BCH编码的比特的数量N_outer(＝K_sig+M_outer)小于K_ldpc(即，N_outer(＝K_sig+M_outer)＜K_ldpc)时，针对LDPC编码，K_ldpc个LDPC信息比特可利用N_outer个经过BCH编码的比特和K_ldpc-N_outer个零填充的比特来填充。在这种情况下，填充的零比特不被发送到接收器200。

在下文中，将更加详细地描述由零填充器213和零填充器314执行的缩减过程。

零填充器213和零填充器314可计算填充的零比特的数量。也就是说，为了填充LDPC编码所需要的数量的比特，零填充器213和零填充器314可计算将填充的零比特的数量。

具体地讲，零填充器213和零填充器314可将LDPC信息比特的数量与经过BCH编码的比特的数量之间的差值计算为填充的零比特的数量。也就是说，针对给定的N_outer，零填充器213和零填充器314可将填充的零比特的数量计算为K_ldpc-N_outer。

另外，零填充器213和零填充器314可计算所有比特被填充的比特组的数量。也就是说，零填充器213和零填充器314可计算比特组的数量，其中，在所述比特组内的所有比特被用零比特填充。

具体地讲，零填充器213和零填充器314可基于下面的等式18或等式19来计算所有比特被填充的组的数量N_pad。

/>

接下来，零填充器213和零填充器314可基于缩减模式来确定多个比特组之中的零比特被填充的比特组，并且可将零比特填充到确定的比特组中的一些比特组内的所有比特和剩余比特组内的一些比特。

在这种情况下，经过填充的比特组的缩减模式可如下面的表9中所示被限定。在这种情况下，零填充器213和零填充器314可如下面的表9中所示根据对应的模式来确定缩减模式。

[表9]

这里，π_s(j)是第j填充比特组的索引。也就是说，π_s(j)表示第j比特组的缩减模式顺序。另外，N_{info_group}是构成LDPC信息比特的比特组的数量。

具体地讲，零填充器213和零填充器314可基于缩减模式将 确定为比特组，其中，在所述比特组内的所有比特被零比特填充，并且零填充器213和零填充器314可将零比特填充到比特组的所有比特。也就是说，零填充器213和零填充器314可基于缩减模式将零比特填充到多个比特组之中的第π_s(0)比特组、第π_s(1)比特组、…、第π_s(N_pad-1)比特组中的所有比特。

如此，当N_pad不是0时，零填充器213和零填充器314可基于以上的表9来确定N_pad个比特组的列表(即，)，并且将零比特填充到确定的比特组内的所有比特。

然而，当N_pad是0时，前述过程可被省略。

同时，由于所有填充的零比特的数量是K_ldpc-N_outer，并且填充到N_pad个比特组的零比特的数量是360×N_pad，因此零填充器213和零填充器314可额外地将零比特填充到K_ldpc-N_outer-360×N_pad个LDPC信息比特。

在这种情况下，零填充器213和零填充器314可基于缩减模式确定零比特被额外地填充的比特组，并且可从确定的比特组的头部起额外地填充零比特。

具体地讲，零填充器213和零填充器314可基于缩减模式将确定为零比特被额外地填充的比特组，并且额外地将零比特填充到位于/>的头部的K_ldpc-N_outer-360×N_pad个比特。因此，K_ldpc-N_outer-360×N_pad个零比特可从第π_s(N_pad)比特组的第一个比特起被填充。

作为结果，针对零比特可被额外地填充到位于/>的头部的K_ldpc-N_bch-360×N_pad个比特。

同时，前述示例描述了K_ldpc-N_outer-360×N_pad个零比特从的第一个比特起被填充，这仅仅是一个示例。因此，零比特在/>中被填充的位置可被改变。例如，K_ldpc-N_outer-360×N_pad个零比特可被填充到/>的中间部分或最后部分或者也可被填充到的任何位置。

接下来，零填充器213和零填充器314可将经过BCH编码的比特映射到零比特未被填充的位置以构成LDPC信息比特。

因此，N_outer个经过BCH编码的比特被顺序地映射到K_ldpc个LDPC信息比特(i₀,i₁,...,)中零比特未被填充的比特位置，因此，K_ldpc个LDPC信息比特可由N_outer个经过BCH编码的比特和K_ldpc-N_outer个信息比特形成。

同时，填充的零比特不被发送到接收器200。如此，填充零比特的过程或填充零比特然后不将填充的零比特发送到接收器200的过程可称作缩减。

LDPC编码器214和LDPC编码器315分别对L1-基本信令和L1-细节信令执行LDPC编码。

具体地讲，LDPC编码器214和LDPC编码器315可对从零填充器213和零填充器31输出的LDPC信息比特执行LDPC编码以产生LDPC奇偶校验比特，并且将包括LDPC信息比特和LDPC奇偶校验比特的LDPC码字分别发送到奇偶校验置换器215和奇偶校验置换器316。

也就是说，从零填充器213输出的K_ldpc个比特可包括K_sig个L1-基本信令比特、M_outer(＝N_outer-K_sig)个BCH奇偶校验比特、以及K_ldpc-N_outer个填充的零比特，其中，K_sig个L1-基本信令比特、M_outer(＝N_outer-K_sig)个BCH奇偶校验比特、以及K_ldpc-N_outer个填充的零比特可构成用于LDPC编码器214的K_ldpc个LDPC信息比特

另外，从零填充器314输出的K_ldpc个比特可包括K_sig个L1-细节信令比特、M_outer(＝N_outer-K_sig)个BCH奇偶校验比特、以及(K_ldpc-N_outer)个填充的零比特，其中，K_sig个L1-细节信令比特、M_outer(＝N_outer-K_sig)个BCH奇偶校验比特、以及(K_ldpc-N_outer)个填充的零比特可构成用于LDPC编码器315的K_ldpc个LDPC信息比特

在这种情况下，LDPC编码器214和LDPC编码器315可系统地对K_ldpc个LDPC信息比特执行LDPC编码以产生由N_inner个比特形成的LDPC码字/>

在L1-基本模式和L1-细节模式1和2下，LDPC编码器214和LDPC编码器315可以以3/15的码率对L1-基本信令和L1-细节信令进行编码以产生16200个LDPC码字比特。在这种情况下，LDPC编码器214和LDPC编码器315可基于以上的表2来执行LDPC编码。

另外，在L1-细节模式3、4、5、6和7下，LDPC编码器315可以以6/15的码率对L1-细节信令进行编码以产生16200个LDPC码字比特。在这种情况下，LDPC编码器315可基于以上的表4来执行LDPC编码。

针对L1-基本信令和L1-细节信令的码率和码长如以上的表5中所示，LDPC信息比特的数量如以上的表8中所示。

奇偶校验置换器215和奇偶校验置换器316执行奇偶校验置换。也就是说，奇偶校验置换器215和奇偶校验置换器316可仅对LDPC信息比特和LDPC奇偶校验比特之中的LDPC奇偶校验比特执行置换。

具体地讲，奇偶校验置换器215和奇偶校验置换器316可对从LDPC编码器214和LDPC编码器315输出的LDPC码字中的LDPC奇偶校验比特执行置换，并且将经过奇偶校验置换的LDPC码字分别输出到重复器216和重复器317。奇偶校验置换器316可将经过奇偶校验置换的LDPC码字输出到附加奇偶校验产生器319。在这种情况下，附加奇偶校验产生器319可使用从奇偶校验置换器316输出的经过奇偶校验置换的LDPC码字来产生附加奇偶校验比特。

为了这样的目的，奇偶校验置换器215和奇偶校验置换器316可包括奇偶校验交织器(未示出)和按组交织器(未示出)。

首先，奇偶校验交织器可仅对构成LDPC码字的LDPC信息比特和LDPC奇偶校验比特之中的LDPC奇偶校验比特进行交织。然而，奇偶校验交织器可仅在L1-细节模式3、4、5、6和7的情况下执行奇偶校验交织。也就是说，由于L1-基本模式和L1-细节模式1和2包括作为LDPC编码处理的一部分的奇偶校验交织，因此在L1-基本模式和L1-细节模式1和2下，奇偶校验交织器可不执行奇偶校验交织。

在执行奇偶校验交织的模式下，奇偶校验交织器可基于下面的等式20对LDPC奇偶校验比特进行交织。

具体地讲，基于以上的等式20，由奇偶校验交织器对LDPC码字 进行奇偶校验交织，并且奇偶校验交织器的输出可由/> 来表示。

同时，由于L1-基本模式和L1-细节模式1和2未使用奇偶校验交织器，因此奇偶校验交织器的输出可被表示为下面的等式21。

u_i＝c_i,其中,0≤i<N_inner....(21)

按组交织器可对奇偶校验交织器的输出执行按组交织。

这里，如上所述，奇偶校验交织器的输出可以是被奇偶校验交织器进行了奇偶校验交织的LDPC码字或者可以是未被奇偶校验交织器进行奇偶校验交织的LDPC码字。

因此，当奇偶校验交织被执行时，按组交织器可对经过奇偶校验交织的LDPC码字执行按组交织，并且当奇偶校验交织未被执行时，按组交织器可对未被进行奇偶校验交织的LDPC码字执行按组交织。

具体地讲，按组交织器可以以比特组为单位对奇偶校验交织器的输出进行交织。

为了这样的目的，按组交织器可将从奇偶校验交织器输出的LDPC码字划分为多个比特组。作为结果，从奇偶校验交织器输出的LDPC奇偶校验比特可被划分成多个比特组。

具体地讲，按组交织器可基于下面的等式22将从奇偶校验交织器输出的经过LDPC编码的比特划分成N_group(＝N_inner/360)个比特组。

X_j＝{u_k|360×j≤k<360×(j+1),0≤k<N_inner},其中,0≤i<N_group...(22)

在以上的等式22中，X_j表示第j比特组。

图11示出了将从奇偶校验交织器输出的LDPC码字划分为多个比特组的示例。

参照图11，LDPC码字被划分为N_group(＝N_inner/360)个比特组，针对0≤j＜N_group的每个比特组X_j由360个比特形成。

作为结果，由K_ldpc个比特形成的LDPC信息比特可被划分为K_ldpc/360个比特组，由N_inner-K_ldpc个比特形成的LDPC奇偶校验比特可被划分成N_inner-K_ldpc/360个比特组。

另外，按组交织器对从奇偶校验交织器输出的LDPC码字执行按组交织。

在这种情况下，按组交织器不对LDPC信息比特执行交织，并且可仅对LDPC奇偶校验比特执行交织以改变构成LDPC奇偶校验比特的多个比特组的顺序。

作为结果，LDPC比特之中的LDPC信息比特可不被按组交织器交织，但是LDPC比特之中的LDPC奇偶校验比特可被按组交织器交织。在这种情况下，LDPC奇偶校验比特可以以组为单位被交织。

具体地讲，按组交织器可基于下面的等式23对从奇偶校验交织器输出的LDPC码字执行按组交织。

Y_j＝X_j，0≤j＜K_ldpc/360

Y_j＝X_πp(j)K_ldpc/360≤j＜N_group....(23)

这里，X_j表示构成LDPC码字的多个比特组之中的第j比特组(即，未经过按组交织的第j比特组)，Y_j表示经过按组交织的第j比特组。另外，π_p(j)表示针对按组交织的置换顺序。

同时，置换顺序可基于下面的表10和表11来限定。这里，表10示出在L1-基本模式和L1-细节模式1和2下奇偶校验部分的按组交织模式，表11示出针对L1-细节模式3、4、5、6和7的奇偶校验部分的按组交织模式。

在这种情况下，按组交织器可根据下面的表10和表11中示出的相应模式来确定按组交织模式。

[表10]

[表11]

在下文中，针对作为示例的在L1-细节模式2下的按组交织模式，将描述按组交织器的操作。

在L1-细节模式2下，LDPC编码器315以3/15的码率对3240个LDPC信息比特执行LDPC编码以产生12960个LDPC奇偶校验比特。在这种情况下，LDPC码字可由16200个比特形成。

每个比特组由360个比特形成，作为结果，由16200个比特形成的LDPC码字被划分成45个比特组。

这里，由于LDPC信息比特的数量是3240，LDPC奇偶校验比特的数量是12960，因此第0比特组至第8比特组对应于LDPC信息比特，第9比特组至第44比特组对应于LDPC奇偶校验比特。

在这种情况下，基于以上的等式28和表10，按组交织器不对构成LDPC信息比特的比特组(即，第0比特组至第8比特组)执行交织，但是可以组单位对构成LPDC奇偶校验比特的比特组(即，第9比特组至第44比特组)进行交织以改变第9比特组至第44比特组的顺序。

具体地讲，在以上的表10中的L1-细节模式2下，以上的等式28可如Y₀＝X₀,Y₁＝X₁,...,Y₇＝X₇,Y₈＝X₈,Y₉＝X_πp(9)＝X₉,Y₁₀＝X_πp(10)＝X₃₁,Y₁₁＝X_πp(11)＝X₂₃,...,Y₄₂＝X_πp(42)＝X₂₈,Y₄₃＝X_πp(43)＝X₃₉,Y₄₄＝X_πp(44)＝X₄₂那样被表示。

因此，按组交织器不改变包括LDPC信息比特的第0比特组至第8比特组的顺序，但是可改变包括LDPC奇偶校验比特的第9比特组至第44比特组的顺序。

具体地讲，按组交织器可从第9比特组至第44比特组改变比特组的顺序，使得第9比特组位于第9位置，第31比特组位于第10位置，第23比特组位于第11位置，…，第28比特组位于第42位置，第39比特组位于第43位置，第42比特组位于第44位置。

如下所述，由于删截器217和删截器318从最后一个奇偶校验比特起执行删截，因此奇偶校验比特组可通过奇偶校验置换以删截模式的相反顺序被排列。也就是说，将被删截的第一个比特组位于最后一个比特组。

前述示例描述了仅奇偶校验比特被交织，这仅仅是一个示例。也就是说，奇偶校验置换器215和奇偶校验置换器316也可对LDPC信息比特进行交织。在这种情况下，奇偶校验置换器215和奇偶校验置换器316可对带有标识的LDPC信息比特进行交织并输出具有与交织之前相同顺序的LDPC信息比特，使得LDPC信息比特的顺序不被改变。

重复器216和重复器317可对经过奇偶校验置换的LDPC码字中的在LDPC信息比特之后的位置处的至少一些比特进行重复，并且将经过重复的LDPC码字(即，包括重复比特的LDPC码字比特)输出到删截器217和删截器318。重复器317也可将经过重复的LDPC码字输出到附加奇偶校验产生器319。在这种情况下，附加奇偶校验产生器319可使用经过重复的LDPC码字来产生附加奇偶校验比特。

具体地讲，重复器216和重复器317可对LDPC信息比特之后的预定数量的LDPC奇偶校验比特进行重复。也就是说，重复器216和重复器317可在LDPC信息比特之后添加预定数量的被重复的LDPC奇偶校验比特。因此，被重复的LDPC奇偶校验比特在LDPC码字内位于LDPC信息比特和LDPC奇偶校验比特之间。

因此，由于在重复之后的LDPC码字内的预定数量的比特可被重复并且被额外地发送到接收器，因此前述操作可被称作重复。

术语“添加”表示在LDPC信息比特和LDPC奇偶校验比特之间设置重复比特，使得比特被重复。

重复可仅对L1-基本模式1和L1-细节模式1执行，并且可不对其它模式执行。在这种情况下，重复器216和重复器317不执行重复，并且可将经过奇偶校验置换的LDPC码字输出到删截器217和删截器318。

在下文中，将更加详细地描述用于执行重复的方法。

重复器216和重复器317可基于下面的等式24来计算每个LDPC码字的被额外地发送的比特的数量N_repeat。

在以上的等式24中，C具有固定的数值，D可以是偶数。参照以上的等式24，可理解的是，将被重复的比特的数量可通过将C乘以给定的N_outer并加上D来计算。

针对重复的参数C和参数D可基于下面的表12来选择。也就是说，重复器216和重复器317可如下面的表12中所示基于相应模式来确定C和D。

[表12]

/>

另外，重复器216和重复器317可对N_repeat个LDPC奇偶校验比特进行重复。

具体地讲，当N_repeat≤N_{ldpc_parity}时，如图12中所示，重复器216和重复器317可将经过奇偶校验置换的LDPC奇偶校验比特的前N_repeat个比特添加到LDPC信息比特。也就是说，重复器216和重复器317可在LDPC信息比特之后将经过奇偶校验置换的LDPC奇偶校验比特之中的第1个LDPC奇偶校验比特作为第N_repeat个LDPC奇偶校验比特进行添加。

当N_repeat＞N_{ldpc_parity}时，如图15中所示，重复器216和重复器317可将经过奇偶校验置换的N_{ldpc_parity}个LDPC奇偶校验比特添加到LDPC信息比特，并且将数量为N_repeat-N_{ldpc_parity}的经过奇偶校验置换的LDPC奇偶校验比特附加地添加到首先被添加的N_{ldpc_parity}个LDPC奇偶校验比特。也就是说，重复器216和重复器317可在LDPC信息比特之后添加所有经过奇偶校验置换的LDPC奇偶校验比特并且将经过奇偶校验置换的LDPC奇偶校验比特之中的第1个LDPC奇偶校验比特至第N_repeat-N_{ldpc_parity}个LDPC奇偶校验比特附加地添加到首先被添加的LDPC奇偶校验比特之后。

因此，在L1-基本模式1和L1-细节模式1下，附加的N_repeat个比特可在LDPC码字内被选择并被发送。

删截器217和删截器318可对从重复器216和重复器317输出的LDPC码字中所包括的LDPC奇偶校验比特中的一些LDPC奇偶校验比特进行删截，并且将经过删截的LDPC码字(也就是说，除了被删截的比特之外的剩余LDPC码字比特并且也称作删截之后的LDPC码字)输出到零去除器218和零去除器321。另外，删截器318可将与被删截的LDPC奇偶校验比特有关的信息(例如，被删截的比特的数量和位置等)提供给附加奇偶校验产生器319。在这种情况下，附加奇偶校验产生器319可基于此产生附加奇偶校验比特。

作为结果，在经过奇偶校验置换之后，一些LDPC奇偶校验比特可被删截。

在这种情况下，被删截的LDPC奇偶校验比特不在L1信令比特被发送的帧中被发送。具体地讲，被删截的LDPC奇偶校验比特不在L1-信令比特被发送的当前帧中被发送，在一些情况下，被删截的LDPC奇偶校验比特可在当前帧之前的帧中被发送，这将参照附加奇偶校验比特产生器319来描述。

为了这样的目的，删截器217和删截器318可确定每个LDPC码字的将被删截的LDPC奇偶校验比特的数量以及一个编码块的大小。

具体地讲，删截器217和删截器318可基于下面的等式25来计算将被删截的LDPC奇偶校验比特的临时数量N_{punc_temp}。也就是说，针对给定的N_outer，删截器217和删截器318可基于下面的等式25来计算将被删截的LDPC奇偶校验比特的临时数量N_{punc_temp}。

参照以上的等式25，将被删截的比特的临时大小可通过恒定的整数B加上从将缩减长度(即，K_ldpc-N_outer)乘以预设常数A值的结果获得的整数来计算。在本示例性实施例中，显然的是，常数A值以将被删截的比特的数量与将被缩减的比特的数量的比值来设置，并且可根据系统的需要以各种方式被设置。

B值是即使当缩减长度是0时也表示将被删截的比特的长度的值，并且因此，表示被删截的比特可具有的最小长度。另外，A值和B值用于调整实际发送的码率。也就是说，为了对信息比特的长度(即，L1信令的长度)短的情况或者L1信令的长度长的情况有所准备，A值和B值用于调整将被减小的实际发送的码率。

以上的K_ldpc、A和B在下面的示出用于删截的参数的表13中列出。因此，删截器217和删截器318可如下面的表13中所示根据相应模式来确定用于删截的参数。

[表13]

删截器217和删截器318可如下面的等式31中所示计算一个编码块的临时大小N_{FEC_temp}。这里，根据相应模式的LDPC奇偶校验比特的数量N_{ldpc_parity}如以上的表13所示。

N_{FEC_temp}＝N_outer+N_{ldpc_parity}-N_{punc_temp}....(26)

另外，删截器217和删截器318可如下面的等式27中所示计算一个编码块的大小N_FEC。

在以上的等式27中，η_MOD是调制阶数。例如，当L1-基本信令和L1-细节信令根据相应模式通过QPSK、16-QAM、64-QAM或256-QAM被调制时，如以上的表13中所示，η_MOD可以是2、4、6和8。同时，根据以上的等式27，N_FEC可以是调制阶数的整数倍。

另外，删截器217和删截器318可基于下面的等式28来计算将被删截的LDPC奇偶校验比特的数量N_punc。

N_punc＝N_{punc_temp}-(N_FEC-N_{FEC_temp})

....(28)

这里，N_punc是0或者是正整数。另外，N_FEC是通过从通过对K_sig个信息比特执行BCH编码和LDPC编码而获得的N_outer+N_{ldpc_parity}个比特减去将被删截的N_punc个比特而获得的信息块的比特的数量。也就是说，N_FEC是实际上被发送的比特之中的除了重复比特之外的比特的数量，并且可被称作经过缩减和删截的LDPC码字比特的数量。

参照前述处理，删截器217和删截器318可将A乘以填充的零比特的数量(即，缩减长度)并且将结果加上B来计算将被删截的LDPC奇偶校验比特的临时数量N_{punc_temp}。

另外，删截器217和删截器318基于N_{punc_temp}来计算构成删截和缩减之后的LDPC码字的LDPC码字比特的临时数量N_{FEC_temp}。

具体地讲，LDPC信息比特被LDPC编码，并且通过LDPC编码产生的LDPC奇偶校验比特被添加到LDPC信息比特以构成LDPC码字。这里，LDPC信息比特包括L1-基本信令和L1-细节信令被BCH编码的经过BCH编码的比特，并且在一些情况下，还可包括填充的零比特。

在这种情况下，由于填充的零比特被LDPC编码，然后未被发送到接收器200，因此，经过缩减的LDPC码字(即除了填充的零比特之外的LDPC码字(即，经过缩减的LDPC码字))可由经过BCH编码的比特和LDPC奇偶校验比特形成。

因此，删截器217和删截器318从经过BCH编码的比特的数量与LDPC奇偶校验比特的数量之和减去将被删截的LDPC奇偶校验比特的临时数量来计算N_{FEC_temp}。

经过删截和缩减的LDPC码字(即，删截和缩减之后剩余的LDPC码字比特)根据对应的模式通过各种调制方案(诸如，QPSK、16-QAM、64-QAM或256-QAM)被映射到星座符号，星座符号可通过帧被发送到接收器200。

因此，删截器217和删截器318基于N_{FEC_temp}来确定构成删截和缩减之后的LDPC码字的LDPC码字比特的数量N_FEC，其中，N_FEC是调制阶数的整数倍，并且删截器217和删截器318基于缩减之后的LDPC码字比特来确定需要被删截的比特的数量N_punc以获得N_FEC。

当零比特未被填充时，LDPC码字可由经过BCH编码的比特和LDPC奇偶校验比特形成，并且缩减可被省略。

另外，在L1-基本模式1和L1-细节模式1下，重复被执行，并且因此，经过缩减和删截的LDPC码字的数量等于N_FEC+N_repeat。

删截器217和删截器318可对多达计算出的数量的LDPC奇偶校验比特进行删截。

在这种情况下，删截器217和删截器318可对所有LDPC码字中的最后N_punc个比特进行删截。也就是说，删截器217和删截器318可从最后一个LDPC奇偶校验比特起删截N_punc个比特。

具体地讲，当重复未被执行时，经过奇偶校验置换的LDPC码字仅包括通过LDPC编码产生的LDPC奇偶校验比特。

在这种情况下，删截器217和删截器318可对所有经过奇偶校验置换的LDPC码字中的最后N_punc个比特进行删截。因此，从通过LDPC编码产生的LDPC奇偶校验比特之中的最后的LDPC奇偶校验比特起的N_punc个比特可被删截。

当重复被执行时，经过奇偶校验置换和重复的LDPC码字包括重复的LDPC码字比特和通过LDPC编码产生的LDPC奇偶校验比特。

在这种情况下，如图14和图15中所示，删截器217和删截器318可分别对所有经过奇偶校验置换和重复的LDPC码字中的最后N_punc个比特进行删截。

具体地讲，重复的LDPC奇偶校验比特位于LDPC信息比特和通过LDPC编码产生的LDPC奇偶校验比特之间，并且因此删截器217和删截器318可分别对从通过LDPC编码产生的LDPC奇偶校验比特之中的最后的LDPC奇偶校验比特起的N_punc个比特进行删截。

如此，删截器217和删截器318可分别对从最后的LDPC奇偶校验比特起的N_punc个比特进行删截。

N_punc是0或正整数，重复可仅应用于L1-基本模式1和L1-细节模式1。

前述示例描述了重复被执行，然后删截被执行，这仅仅是一个示例。在一些情况下，在删截被执行之后，重复可被执行。

附加奇偶校验产生器319可从LDPC奇偶校验比特中选择比特以产生附加奇偶校验(AP)比特。

在这种情况下，附加奇偶校验比特可从基于在当前帧中发送的L1-细节信令而产生的LDPC奇偶校验比特中选择，并且通过当前帧之前的帧(即，先前帧)被发送到接收器200。

具体地讲，L1-细节信令被LDPC编码，通过LDPC编码产生的LDPC奇偶校验比特被添加到L1-细节信令以构成LDPC码字。

另外，可对LDPC码字执行删截和缩减，并且经过删截和缩减的LDPC码字可被映射到将被发送到接收器200的帧。这里，当重复根据相应模式被执行时，经过删截和缩减的LDPC码字可包括重复的LDPC奇偶校验比特。

在这种情况下，与每个帧对应的L1-细节信令可连同LDPC奇偶校验比特一起通过每个帧被发送到接收器200。例如，包括与第(i-1)帧对应的L1-细节信令的经过删截和缩减的LDPC码字可被映射到第(i-1)帧以被发送到接收器200，并且包括与第i帧对应的L1-细节信令的经过删截和缩减的LDPC码字可被映射到第i帧以被发送到接收器200。

附加奇偶校验产生器319可选择基于在第i个帧中发送的L1-细节信令而产生的LDPC奇偶校验比特中的至少一些LDPC奇偶校验比特，以产生附加奇偶校验比特。

具体地讲，通过对L1-细节信令执行LDPC编码而产生的LDPC奇偶校验比特中的一些LDPC奇偶校验比特可被删截，然后不被发送到接收器200。在这种情况下，附加奇偶校验产生器319可选择通过对在第i帧中发送的L1-细节信令执行LDPC编码而产生的LDPC奇偶校验比特之中的被删截的LDPC奇偶校验比特中的至少一些LDPC奇偶校验比特，从而产生附加奇偶校验比特。

另外，附加奇偶校验产生器319可选择将通过第i帧发送到接收器200的LDPC奇偶校验比特中的至少一些LDPC奇偶校验比特以产生附加奇偶校验比特。

具体地讲，被映射到第i帧的经过删截和缩减的LDPC码字中所包括的LDPC奇偶校验比特可根据相应模式仅由通过LDPC编码产生的LDPC奇偶校验比特构成或者由通过LDPC编码产生的LDPC奇偶校验比特和重复的LDPC奇偶校验比特构成。

在这种情况下，附加奇偶校验产生器319可选择将被映射到第i帧的经过删截和缩减的LDPC码字中所包括的LDPC奇偶校验比特中的至少一些LDPC奇偶校验比特，以产生附加奇偶校验比特。

附加奇偶校验比特可通过第i帧之前的帧(即，第(i-1)帧)被发送到接收器200。

也就是说，发送器100可通过第(i-1)帧不仅将包括与第(i-1)帧对应的L1-细节信令的经过删截和缩减的LDPC码字发送到接收器200，而且将基于在第i帧中发送的L1-细节信令而产生的附加奇偶校验比特发送到接收器200。

在这种情况下，附加奇偶校验比特被发送的帧可以是当前帧之前的帧之中的在时间上最前面的帧。

例如，附加奇偶校验比特在当前帧之前的帧之中具有与当前帧相同的引导主要/次要版本，并且可在时间上最前面的帧中被发送。

在一些情况下，附加奇偶校验产生器319可不产生附加奇偶校验比特。

在这种情况下，发送器100可使用通过当前帧发送的L1-基本信令向接收器200发送与针对下一帧的L1-细节信令的附加奇偶校验比特是否通过当前帧被发送有关的信息。

例如，针对与当前帧具有相同的引导主要/次要版本的下一帧的L1-细节信令的附加奇偶校验比特的使用可通过当前帧的L1-基本参数中的字段L1B_L1_Detail_additional_parity_mode来示意。具体地讲，在当前帧的L1-基本参数中的L1B_L1_Detail_additional_parity_mode被设置为“00”时，针对下一帧的L1-细节信令的附加奇偶校验比特不在当前帧中被发送。

如此，为了额外地提高L1-细节信令的鲁棒性，附加奇偶校验比特可在当前帧之前的当前帧的L1-细节信令被发送的帧中被发送。

图16示出针对第i帧的L1-细节信令的附加奇偶校验比特在第(i-1)帧的前导中被发送的示例。

图16示出通过第i帧发送的L1-细节信令通过分割被分割成M个块，并且分割出的块中的每个块被FEC编码。

因此，M个LDPC码字(即，包括LDPC信息比特L1-D(i)_1和针对L1-D(i)_1的奇偶校验比特的LDPC码字、…、包括LDPC信息比特L1-D(i)_M和针对L1-D(i)_M的奇偶校验比特的LDPC码字)被映射到将被发送到接收器200的第i帧。

在这种情况下，基于在第i帧中发送的L1-细节信令而产生的附加奇偶校验比特可通过第(i-1)帧被发送到接收器200。

具体地讲，附加奇偶校验比特(即，基于在第i帧中发送的L1-细节信令而产生的针对L1-D(i)_1的AP、…、针对L1-D(i)_M的AP)可被映射到将被发送到接收器200的第(i-1)帧的前导。作为使用附加奇偶校验比特的结果，可获得针对L1信令的分集增益。

在下文中，将详细地描述用于产生附加奇偶校验比特的方法。

附加奇偶校验比特产生器319基于下面的等式29来计算附加奇偶校验比特的临时数量N_{AP_temp}。

在以上的等式29中，

另外，K表示附加奇偶校验比特与发送的经过编码的L1-细节信令块的比特(即，构成经过重复、删截并且已经去除了零比特的L1-细节信令块的比特)的总数量的一半的比值。

在这种情况下，K对应于L1-基本信令的L1B_L1_Detail_additional_parity_mode字段。这里，与第i帧(即，帧(#i))的L1-细节信令相关联的L1B_L1_Detail_additional_parity_mode的值可在第(i-1)帧(即，帧(#i-1))中被发送。

如上所述，当L1细节模式是2、3、4、5、6和7时，由于重复未被执行，因此在以上的等式39中，N_repeat是0。

另外，附加奇偶校验产生器319基于下面的等式30来计算附加奇偶校验比特的数量N_AP。因此，附加奇偶校验比特的数量N_AP可以是调制阶数的整数倍。

这里，是不大于x的最大整数。这里，η_MOD是调制阶数。例如，当L1-细节信令根据对应的模式通过QPSK、16-QAM、64-QAM或256-QAM被调制时，η_MOD可分别是2、4、6或8。

如此，将被产生的附加奇偶校验比特的数量可基于在当前帧中发送的比特的总数量来确定。

接下来，附加奇偶校验产生器319可在LDPC奇偶校验比特中选择多达计算出的比特数量的比特以产生附加奇偶校验比特。

具体地讲，当被删截的LDPC奇偶校验比特的数量等于或大于将被产生的附加奇偶校验比特的数量时，附加奇偶校验产生器319可从被删截的LDPC奇偶校验比特之中的第一个LDPC奇偶校验比特起选择多达计算出的数量的比特以产生附加奇偶校验比特。

当被删截的LDPC奇偶校验比特的数量小于将被产生的附加奇偶校验比特的数量时，附加奇偶校验产生器319可首先选择所有被删截的LDPC奇偶校验比特，并且从LDPC码字中所包括的LDPC奇偶校验比特之中的第一个LDPC奇偶校验比特起附加地选择与通过从将被产生的附加奇偶校验比特的数量减去被删截的LDPC奇偶校验比特的数量而获得的数量一样多的比特，以产生附加奇偶校验比特。

具体地讲，当重复未被执行时，在重复的LDPC码字中所包括的LDPC奇偶校验比特是通过LDPC编码产生的LDPC奇偶校验比特。

在这种情况下，附加奇偶校验产生器319可首先选择所有被删截的LDPC奇偶校验比特，并且从通过LDPC编码产生的LDPC奇偶校验比特之中的第一个LDPC奇偶校验比特起附加地选择与通过从将被产生的附加奇偶校验比特的数量减去被删截的LDPC奇偶校验比特的数量而获得的数量一样多的比特，以产生附加奇偶校验比特。

这里，通过LDPC编码产生的LDPC奇偶校验比特被划分成未被删截的LDPC奇偶校验比特和被删截的LDPC奇偶校验比特。作为结果，当比特从通过LDPC编码产生的LDPC奇偶校验比特之中的第一个比特起被选择时，它们可按照未被删截的LDPC奇偶校验比特和被删截的LDPC奇偶校验比特的顺序被选择。

当重复被执行时，经过重复的LDPC码字中所包括的LDPC奇偶校验比特是重复的LDPC奇偶校验比特和通过LDPC编码产生的LDPC奇偶校验比特。这里，重复的LDPC奇偶校验比特位于LDPC信息比特和通过LDPC编码而产生的LDPC奇偶校验比特之间。

在这种情况下，附加奇偶校验产生器319可首先选择所有被删截的LDPC奇偶校验比特，并且从重复的LDPC奇偶校验比特之中的第一个LDPC奇偶校验比特起附加地选择与通过从附加比特的数量减去被删截的LDPC奇偶校验比特的数量而获得的数量一样多的比特，以产生附加奇偶校验比特。

这里，当比特从重复的LDPC奇偶校验比特之中的第一个比特起被选择时，它们可按照重复比特和通过LDPC编码而产生的LDPC奇偶校验比特的顺序被选择。另外，在通过LDPC编码而产生的LDPC奇偶校验比特之内，比特可以按照未被删截的LDPC奇偶校验比特和被删截的LDPC奇偶校验比特的顺序被选择。

在下文中，将参照图17至图19更加详细地描述根据示例性实施例的用于产生附加奇偶校验比特的方法。

图17至图19是根据示例性实施例的用于在重复被执行时产生附加奇偶校验比特的方法的示图。在这种情况下，经过重复的LDPC码字 可如图17中所示被表示。

首先，当N_AP≤N_punc时，如图18中所示，附加奇偶校验产生器319可从被删截的LDPC奇偶校验比特之中的第一个LDPC奇偶校验比特起选择N_AP个比特以产生附加奇偶校验比特。

因此，针对附加奇偶校验比特，被删截的LDPC奇偶校验比特

可被选择。也就是说，附加奇偶校验产生器319可从被删截的LDPC奇偶校验比特之中的第一个比特起选择N_AP个比特以产生附加奇偶校验比特。

同时，当N_AP＞N_punc时，如图19中所示，附加奇偶校验产生器319可选择所有被删截的LDPC奇偶校验比特。

因此，针对附加奇偶校验比特，所有被删截的LDPC奇偶校验比特可被选择。

另外，附加奇偶校验产生器319可首先从包括重复的LDPC奇偶校验比特和通过LDPC编码而产生的LDPC奇偶校验比特的LDPC奇偶校验比特附加地选择N_AP-N_punc个比特。

也就是说，由于重复的LDPC奇偶校验比特和通过LDPC编码而产生的LDPC奇偶校验比特被顺序地布置，因此附加奇偶校验产生器319可从重复的LDPC奇偶校验比特之中的第一个LDPC奇偶校验比特起附加地选择N_AP-N_punc个奇偶校验比特。

因此，针对附加奇偶校验比特，LDPC奇偶校验比特 可被附加地选择。

在这种情况下，附加奇偶校验产生器319可将附加地选择的比特添加到先前选择的比特以产生附加奇偶校验比特。也就是说，如图19中所示，附加奇偶校验产生器319可将附加地选择的LDPC奇偶校验比特添加到被删截的LDPC奇偶校验比特以产生附加奇偶校验比特。

作为结果，针对附加奇偶校验比特， 可被选择。

如此，当被删截的比特的数量等于或大于附加奇偶校验比特的数量时，可通过基于删截顺序在被删截的比特之中选择比特来产生附加奇偶校验比特。在另一方面，在其它情况下，附加奇偶校验比特可通过选择所有被删截的比特和N_AP-N_punc个奇偶校验比特来产生。

同时，由于当重复未被执行时N_repeat＝0，因此用于当重复未被执行时产生附加奇偶校验比特的方法与图17至图19中的N_repeat＝0的情况相同。

附加奇偶校验比特可被比特交织，并且可被映射到星座。在这种情况下，针对附加奇偶校验比特的星座可通过与针对在当前帧中发送的L1-细节信令比特的星座相同的方法来产生，其中，在当前帧中，L1-细节信令比特被重复、删截并且已经去除了零比特。另外，如图18中所示，在被映射到星座之后，附加奇偶校验比特可被添加在当前帧之前的当前帧的L1-细节信令被发送的帧中的L1-细节信令块之后。

附加奇偶校验产生器319可将附加奇偶校验比特输出到比特解复用器323。

如以上参照表10和表11所述，限定置换顺序的按组交织模式可具有两种模式：第一模式和第二模式。

具体地讲，由于以上的等式22中的B值表示将被删截的LDPC奇偶校验比特的最小长度，因此预定数量的比特可总是根据B值被删截，而不考虑输入信令的长度。例如，在L1-细节模式2下，由于B＝6036并且比特组由360个比特形成，因此即使当缩减长度是0，至少个比特组总是被删截。

在这种情况下，由于删截从最后一个LDPC奇偶校验比特起被执行，因此从构成经过按组交织的LDPC奇偶校验比特的多个比特组之中的最后一个比特组起的预定数量的比特组可总是被删截，而不考虑缩减长度。

例如，在L1-细节模式2下，构成经过按组交织的LDPC奇偶校验比特的36个比特组之中的最后16个比特组可总是被删截。

作为结果，限定置换顺序的按组交织模式中的一些模式表示总是被删截的比特组，因此，按组交织模式可被划分成两个模式。具体地讲，按组交织模式中的限定除了总之除了总是被删截的比特组之外的剩余比特组的模式被称作第一模式，并且限定总是被删截的比特组的模式被称作第二模式。

例如，在L1-细节模式2下，由于按组交织模式如以上的表10中那样被限定，表示未经过按组交织并且在按组交织之后位于第9比特组至第28比特组(即，Y₉＝X_πp(9)＝X₉,Y₁₀＝X_πp(10)＝X₃₁,Y₁₁＝X_πp(11)＝X₂₃,...,Y₂₆＝X_πp(26)＝X₁₇,Y₂₇＝X_πp(27)＝X₃₅,Y₂₈＝X_πp(28)＝X₂₁)中的比特组的索引的模式可以是第一模式，并且表示未经过按组交织并且在按组交织之后位于第29比特组至第44比特组(即，Y₂₉＝X_πp(29)＝X₂₀,Y₃₀＝X_πp(30)＝X₂₄,Y₃₁＝X_πp(31)＝X₄₄,...,Y₄₂＝X_πp(42)＝X₂₈,Y₄₃＝X_πp(43)＝X₃₉,Y₄₄＝X_πp(44)＝X₄₂)中的比特组的索引的模式被称作第二模式。

如上所述，第二模式限定不管缩减长度如何在当前帧中总是被删截的比特组，并且第一模式限定当缩减长度长时将附加地被删截的比特组，使得第一模式可用于确定在删截之后将在当前帧中被发送的LDPC奇偶校验比特。

具体地讲，根据将被删截的LDPC奇偶校验比特的数量，除了总是被删截的LDPC奇偶校验比特之外，更多的LDPC奇偶校验比特可被额外地删截。

例如，在L1-细节模式2下，当将被删截的LDPC奇偶校验比特的数量是7200时，20个比特组需要被删截，并且因此除了将总是被删截的16个比特组之外，四(4)个比特组需要被额外地删截。

在这种情况下，额外地删截的四(4)个比特组对应于在按组交织之后位于第25至第28位置的比特组，并且由于这些比特组可根据第一模式来确定(即，属于第一模式)，因此第一模式可用于确定被删截的比特组。

也就是说，当LDPC奇偶校验比特被删截多于将被删截的LDPC奇偶校验比特的最小值时，根据哪些比特组位于将总是被删截的比特组之后来确定哪些比特组将被额外地删截。作为结果，根据删截方向，限定位于将总是被删截的比特组之后的比特组的第一模式可被视为确定被删截的比特组。

也就是说，如在前述示例中，当将被删截的LDPC奇偶校验比特的数量是7200时，除了将总是被删截的16个比特组之外，在按组交织被执行之后，四(4)个比特组(即，位于第28、第27、第26、第25位置的比特组)被额外地删截。这里，在按组交织之后位于第25至第28位置的比特组根据第一模式来确定。

作为结果，第一模式可被视为用于确定将被删截的比特组。另外，除了被删截的LDPC奇偶校验比特之外的剩余LDPC奇偶校验比特通过当前帧被发送，因此，第一模式可被视为用于确定在当前帧中被发送的比特组。

第二模式可用于确定将在先前帧中被发送的附加奇偶校验比特。

具体地讲，由于被确定为将总是被删截的比特组总是被删截，然后不在当前帧中被发送，因此在按组交织之后，这些比特组需要仅位于比特总是被删截的位置。因此，这些比特组在按组交织之后在什么位置不重要。

例如，在L1-细节模式2下，在按组交织之前位于第20、第24、第44、…、第28、第39以及第42位置的比特组在按组交织之后需要仅位于第29比特组至第44比特组。因此，这些比特组在什么位置不重要。

如此，限定将总是被删截的比特组的第二模式用于标识将被删截的比特组。因此，在删截时，在第二模式下限定比特组之间的顺序是无意义的，因此，限定将总是被删截的比特组的第二模式可被视为不用于删截。

然而，为了确定附加奇偶校验比特，在这些比特组之内的将总是被删截的比特组的位置需要被考虑。

具体地讲，由于附加奇偶校验比特通过从被删截的LDPC奇偶校验比特之中的第一个比特起选择多达预定数量的比特来产生，因此将总是被删截的比特组中的至少一些比特组中所包括的比特可根据被删截的LDPC奇偶校验比特的数量和将被产生的附加奇偶校验比特的数量而被选作附加奇偶校验比特中的至少一些附加奇偶校验比特。

也就是说，当附加奇偶校验比特被选择超过根据第一模式限定的比特组的数量时，由于附加奇偶校验比特从第二模式的开始部分起被顺序地选择，因此就附加奇偶校验比特的选择而言，属于第二模式的比特组的顺序是有意义的。作为结果，限定将总是被删截的第二模式可被视为用于确定附加奇偶校验比特。

例如，在L1-细节模式2下，LDPC奇偶校验比特的总数量是12960，将总是被删截的比特组的数量是16。

在这种情况下，第二模式可用于根据通过从所有LDPC奇偶校验比特的数量减去将被删截的LDPC奇偶校验比特的数量并且将相减结果加上将被产生的附加奇偶校验比特的数量而获得的值是否超过7200来产生附加奇偶校验比特。这里，7200是构成LDPC奇偶校验比特的比特组之中的除了将总是被删截的比特组之外的LDPC奇偶校验比特的数量。也就是说，7200＝(36-16)×360。

具体地讲，当通过以上相减并相加而获得的值等于或小于7200(即，12960-N_punc+N_AP≤7200)时，附加奇偶校验比特可根据第一模式来产生。

然而，当通过以上相减并相加而获得的值超过7200(即，12960-N_punc+N_AP＞7200)时，附加奇偶校验比特可根据第一模式和第二模式来产生。

具体地讲，当12960-N_punc+N_AP＞7200时，针对附加奇偶校验比特，从被删截的LDPC奇偶校验比特之中的第一个LDPC奇偶校验比特起位于第28位置的比特组中所包括的比特可被选择，并且从第29位置起位于预定位置的比特组中所包括的比特可被选择。

这里，被删截的LDPC奇偶校验比特之中的第一个LDPC奇偶校验比特所属的比特组以及预定位置处的比特组(即，当从被删截的LDPC奇偶校验比特之中的第一个LDPC奇偶校验比特起被顺序地选择时，最终选择的LDPC奇偶校验比特所属的比特组)可根据被删截的LDPC奇偶校验比特的数量和将被产生的附加奇偶校验比特的数量来确定。

在这种情况下，从被删截的LDPC奇偶校验比特之中的第一个LDPC奇偶校验比特起位于第28位置的比特组根据第一模式来确定，从第29位置起位于预定位置的比特组根据第二模式来确定。

作为结果，附加奇偶校验比特根据第一模式和第二模式来确定。

如此，第一模式可用于确定将被产生的附加奇偶校验比特以及将被删截的LDPC奇偶校验比特，第二模式可用于确定将被产生的附加奇偶校验比特以及不管将由删截器217和删截器318删截的奇偶校验比特的数量如何将总是被删截的LDPC奇偶校验比特。

前述示例描述了按组交织模式包括第一模式和第二模式，这仅仅是为了方便在删截和附加奇偶校验方面的解释。也就是说，按组交织模式可被视为一个模式而无需被划分成第一模式和第二模式。在这种情况下，按组交织可被视为针对删截和附加奇偶校验两者利用一个模式来执行。

在前述示例中使用的值(诸如，被删截的LDPC奇偶校验比特的数量)仅仅是示例值。

零去除器218和零去除器321可从从删截器217和删截器318输出的LDPC码字中去除由零填充器213和零填充器314填充的零比特，并且将剩余的比特输出到比特解复用器219和比特解复用器322。

这里，去除操作不仅仅是去除填充的零比特，而且还可包括输出在LDPC码字中除了填充的零比特之外的剩余比特。

具体地讲，零去除器218和零去除器321可去除由零填充器213和零填充器314填充的K_ldpc-N_outer个零比特。因此，K_ldpc-N_outer个填充的零比特被去除，并且因此可不被发送到接收器200。

例如，如图20中所示，假设构成LDPC码字的多个比特组之中的第一比特组、第四比特组、第五比特组、第七比特组以及第八比特组中的所有比特被零比特填充，第二比特组中的一些比特被零比特填充。

在这种情况下，零去除器218和零去除器321可去除填充到第一比特组、第二比特组、第四比特组、第五比特组、第七比特组以及第八比特组的零比特。

如此，当零比特被去除时，如图20中所示，可保留由K_sig个信息比特(即，K_sig个L1-基本信令比特和K_sig个L1-细节信令比特)码字、168个BCH奇偶校验比特(即，BCH FEC)以及N_inner-K_ldpc-N_punc或N_inner-K_ldpc-N_punc+N_repeat个奇偶校验比特形成的LDPC码字。

也就是说，当重复被执行时，所有的LDPC码字的长度变成N_FEC+N_repeat。这里，N_FEC＝N_outer+N_{ldpc_parity}-N_punc。然而，在重复未被执行的模式下，所有的LDPC码字的长度变成N_FEC。

比特解复用器219和比特解复用器322可对从零去除器218和零去除器321输出的比特进行交织，对经过交织的比特进行解复用，然后将它们输出到星座映射器221和星座映射器324。

为了这种目的，比特解复用器219和比特解复用器322可包括块交织器(未示出)和解复用器(未示出)。

首先，在块交织器中执行的块交织方案在图21中示出。

具体地讲，在零比特被去除之后的N_FEC或N_FEC+N_repeat长度的比特可被连续地按列写入块交织器中。这里，块交织器的列的数量等于调制阶数，行的数量是N_FEC/η_MOD或(N_FEC+N_repeat)/η_MOD。

另外，在读取操作中，一个星座符号的比特可沿行方向被顺序地读取以被输入到解复用器。所述操作可持续到列的最后一行。

也就是说，N_FEC或(N_FEC+N_repeat)个比特可从第一列的第一行起沿着列方向被写入多个列中，并且写入在多个列中的比特沿着行方向从多个列中的第一行至最后一行被顺序地读取。在这种情况下，在同一行中读取的比特可构成一个调制符号。

解复用器可对从块交织器输出的比特进行解复用。

具体地讲，在比特被映射到星座之前，解复用器可对经过块交织的比特组中的每个比特组(即，当一个比特接一个比特地在比特组之内的块交织器的相同行中读取时输出的比特)进行解复用，

在这种情况下，根据调制阶数可存在两个映射规则。

具体地讲，当QPSK用于调制时，由于星座符号之内的比特的可靠性相同，因此解复用器不对比特组执行解复用操作。因此，从块交织器读取并输出的比特组可被映射到QPSK符号，而无需解复用操作。

然而，当高阶调制被使用时，解复用器可基于下面的等式31来对从块交织器读取并输出的比特组执行解复用。也就是说，比特组可根据下面的等式31而被映射到QAM符号。

S_{demux_in(i)}＝{b_i(0)，b_i(1)，b_i(2)，...，b_i(η_MOD-1)}，

S_{demux_out(i)}＝{c_i(0)，c_i(1)，c_i(2)，...，c_i(η_MOD-1)}，

c_i(0)＝b_i(i％η_MOD)，c_i(1)＝b_i((i+1)％η_M0D)，...，c_i(η_MOD-1)＝b_i((i+η_MOD-)％η_MOD)

....(31)

在以上的等式31中，％表示模操作，η_MOD是调制阶数。

另外，i是与块交织器的行索引对应的比特组索引。也就是说，被映射到QAM符号中的每个QAM符号的输出的比特组S_{demux_out(i)}可根据比特组索引i在S_{demux_in(i)}中被循环移位。

图22示出对16-非均匀星座(16-NUC)(即，NUC 16-QAM)执行比特解复用的示例。所述操作可被持续，直到在块交织器中所有的比特组被读取为止。

比特解复用器323可对从附加奇偶校验产生器319输出的附加奇偶校验比特执行与由比特解复用器219和比特解复用器322执行的操作相同的操作，并且将经过块交织和解复用的比特输出到星座映射器325。

星座映射器221、星座映射器324和星座映射器325可将从比特解复用器219、比特解复用器322和比特解复用器323输出的比特分别映射到星座符号。

也就是说，星座映射器221、星座映射器324和星座映射器325中的每个可根据对应的模式使用星座来将S_{demux_out(i)}映射到信元字。这里，S_{demux_out(i)}可由具有与调制阶数相同的数量的比特来构成。

具体地讲，星座映射器221、星座映射器324和星座映射器325可根据对应的模式使用QPSK、16-QAM、64-QAM、256-QAM等将从比特解复用器219、比特解复用器322和比特解复用器323输出的比特映射到星座符号。

在这种情况下，星座映射器221、星座映射器324和星座映射器325可使用NUC。也就是说，星座映射器221、星座映射器324和星座映射器325可使用NUC 16-QAM、NUC 64-QAM或NUC 256-QAM。根据对应的模式应用于L1-基本信令和L1-细节信令的调制方案在以上的表5中被示出。

发送器100可将星座符号映射到帧并且将映射后的符号发送到接收器200。

具体地讲，发送器100可对与从星座映射器221和星座映射器324输出的L1-基本信令和L1-细节信令中的每个对应的星座符号进行映射，将与从星座映射器325输出的附加奇偶校验比特对应的星座符号映射到帧的前导符号。

在这种情况下，发送器100可将基于在当前帧中发送的L1-细节信令而产生的附加奇偶校验比特映射到当前帧之前的帧。

也就是说，发送器100可将包括与第(i-1)帧对应的L1-基本信令的LDPC码字比特映射到第(i-1)帧，将包括与第(i-1)帧对应的L1-细节信令的LDPC码字比特映射到第(i-1)帧，并且额外地将从基于与第i帧对应的L1-细节信令而产生的LDPC奇偶校验比特中选择的产生的附加奇偶校验比特映射到第(i-1)帧并可将映射后的比特发送到接收器200。

此外，除了L1信令之外，发送器100可将数据映射到帧的数据符号，并且将包括L1信令和数据的帧发送到接收器200。

在这种情况下，由于L1信令包括与数据有关的信令信息，因此映射到每个数据的与数据有关的信令可被映射到相应帧的前导。例如，发送器100可将包括与映射到第i帧的数据有关的信令信息的L1信令映射到第i帧。

作为结果，接收器200可使用从帧获取的信令从对应帧接收数据，以便进行处理。

图23和图24是用于描述根据示例性实施例的接收器的配置的框图。

具体地讲，如图23中所示，接收器200可包括用于处理L1-基本信令的星座解映射器2210、复用器2220、对数似然比(LLR)2230、LLR组合器2240、奇偶校验解置换器2250、LDPC解码器2260、零去除器2270、BCH解码器2280以及解扰器2290。

另外，如图24中所示，接收器200可包括用于处理L1-细节信令的星座解映射器2311和2312、复用器2321和2322、LLR插入器2330、LLR组合器2340、奇偶校验解置换器2350、LDPC解码器2360、零去除器2370、BCH解码器2380、解扰器2390以及解分割器2395。

这里，图23和图24中所示的组件分别执行与图7和图8中所示的组件的功能对应的功能，这仅仅是示例，在一些情况下，组件中的一些组件可被省略或改变并且可添加其它组件。

接收器200可使用帧的引导来获取帧同步，并且使用引导中所包括的用于处理L1-基本信令的信息从帧的前导接收L1-基本信令。

另外，接收器200可使用L1-基本信令中所包括的用于处理L1-细节信令的信息从前导接收L1-细节信令，并且使用L1-细节信令从帧的数据符号接收用户所需要的广播数据。

因此，接收器200可确定在发送端100使用的用于处理L1-基本信令和L1-细节信令的模式，根据确定的模式处理从发送器100接收的信号以接收L1-基本信令和L1-细节信令。为了这样的目的，接收器200可预先存储与在发送器100使用的参数有关的信息以根据对应的模式来处理信令。

如此，L1-基本信令和L1-细节信令可从前导被顺序地获取。在图23和图24的描述中，为了解释的方便，执行相同功能的组件将被一起描述。

星座解映射器2210、星座解映射器2311以及星座解映射器2312对从发送器100接收的信号进行解调。

具体地讲，星座解映射器2210、星座解映射器2311和星座解映射器2312是分别与发送器100的星座映射器221、星座映射器324和星座映射器325对应的组件，并且可对从发送器100接收到的信号进行解调并产生与从接收器100发送的比特对应的值。

也就是说，如上所述，发送器100将包括L1-基本信令的LDPC码字和包括L1-细节信令的LDPC码字映射到帧的前导，并且将映射后的LDPC码字发送到接收器200。另外，在一些情况下，发送器100可将附加奇偶校验比特映射到帧的前导并且将映射后的比特发送到接收器200。

作为结果，星座解映射器2210和星座解映射器2311可产生与包括L1-基本信令的LDPC码字比特和包括L1-细节信令的LDPC码字比特对应的值。另外，星座解映射器2312可产生与附加奇偶校验比特对应的值。

为了这个目的，接收器200可预先存储与由发送器100根据对应的模式对L1-基本信令、L1-细节信令和附加奇偶校验比特进行调制所使用的调制方案有关的信息。因此，星座解映射器2210、星座解映射器2311和星座解映射器2312可根据对应的模式对从发送器100接收的信号进行解调以产生与LDPC码字比特和附加奇偶校验比特对应的值。

与从发送器100发送的比特对应的值是基于接收的比特是0和1的概率而计算的值，作为替代，概率本身也可用作与每个比特对应的值。作为另一示例，所述值还可以是似然比(LR)或LLR值。

具体地讲，LR值可表示从发送器100发送的比特是0的概率与所述比特是1的概率的比例，LLR值可表示通过对从发送器100发送的比特是0的概率与所述比特是1的概率取对数而获得的值。

前述示例使用LR值或LLR值，这仅仅是一个示例。根据另一示例性实施例，除了LR或LLR值之外接收的信号本身也可被使用。

复用器2220、复用器2321以及复用器2322对从星座解映射器2210、星座解映射器2311和星座解映射器2312输出的LLR值进行复用。

具体地讲，复用器2220、复用器2321以及复用器2322是与发送器100的比特解复用器219、比特解复用器322和比特解复用器323对应的组件，并且可分别执行与比特解复用器219、比特解复用器322和比特解复用器323的操作对应的操作。

为了这样的目的，接收器200可预先存储与发送器100执行解复用和块交织所使用的参数有关的信息。因此，复用器2220、复用器2321以及复用器2322可对与信元字对应的LLR值反向地执行比特解复用器219、比特解复用器322和比特解复用器323的解复用和块交织操作，以便以比特为单位对与信元字对应的LLR值进行复用。

LLR插入器2230和LLR插入器2330可分别将针对删截比特和缩减比特的LLR值插入到从复用器2220和复用器2321输出的LLR值。在这种情况下，LLR插入器2230和LLR插入器2330可将预先确定的LLR值插入到从复用器2220和复用器2321输出的LLR值之间或插入到从复用器2220和复用器2321输出的LLR值的头部或尾部。

具体地讲，LLR插入器2230和LLR插入器2330是分别与发送器100的零去除器218和321以及删截器217和318对应的组件，并且可分别执行与零去除器218和321以及删截器217和318的操作对应的操作。

首先，LLR插入器2230和LLR插入器2330可将与零比特对应的LLR值插入到LDPC码字中零比特被填充的位置。在这种情况下，与填充的零比特(即，缩减的零比特)对应的LLR值可以是∞或-∞。然而，∞或-∞是理论上的值，但是实际上可以是接收器200中使用的LLR值的最大值或最小值。

为了这样的目的，接收器200可预先存储与发送器100根据对应的模式填充零比特所使用的参数和/或模式有关的信息。因此，LLR插入器2230和LLR插入器2330可根据对应的模式来确定LDPC码字中零比特被填充的位置，并且将与缩减的零比特对应的LLR值插入到对应的位置中。

另外，LLR插入器2230和LLR插入器2330可将与被删截的比特对应的LLR值插入到LDPC码字中被删截的比特的位置。在这种情况下，与被删截的比特对应的LLR值可以是0。

为了这样的目的，接收器200可预先存储与发送器100根据对应的模式执行删截所使用的参数和/或模式有关的信息。因此，LLR插入器2230和LLR插入器2330可根据对应的模式确定被删截的LDPC奇偶校验比特的长度并且将对应的LLR值插入到LDPC奇偶校验比特被删截的位置。

当在附加奇偶校验比特之中附加奇偶校验比特是从被删截的比特中选择的时，LLR插入器2630可将与接收到的附加奇偶校验比特对应的LLR值(而非针对被删截的比特的LLR值“0”)插入到被删截的比特的位置中。

LLR组合器2240和LLR组合器2340可将从LLR插入器2230和LLR插入器2330输出的LLR值与从复用器2322输出的LLR值组合(即，相加)。然而，LLR组合器2540和LLR组合器2640用于将针对特定比特的LLR值更新为更加正确的值。然而，针对特定比特的LLR值也可从接收到的LLR值被解码，而无需LLR组合器2540和LLR组合器2640，因此，在一些情况下，LLR组合器2540和LLR组合器2640可被省略。

具体地讲，LLR组合器2240是与发送器100的重复器216对应的组件，并且可执行与重复器216的操作对应的操作。可选择地，LLR组合器2340是与发送器100的重复器317和附加奇偶校验产生器319对应的组件，并且可执行与重复器317和附加奇偶校验产生器319的操作对应的操作。

首先，LLR组合器2240和LLR组合器2340可将与重复比特对应的LLR值与其他LLR值组合。这里，其它LLR值可以是作为发送器100产生重复比特的基础的比特，即，被选作重复对象的LDPC奇偶校验比特的LLR值。

也就是说，如上所述，发送器100可从LDPC奇偶校验比特中选择比特并且在LDPC信息比特和通过编码产生的LDPC奇偶校验比特之间使选择的比特重复，并且将重复比特发送到接收器200。

作为结果，针对LDPC奇偶校验比特的LLR值可由针对重复的LDPC奇偶校验比特的LLR值和针对非重复的LDPC奇偶校验比特(即，通过LDPC编码产生的LDPC奇偶校验比特)的LLR值形成。因此，LLR组合器2240和LLR组合器2340可将针对相同LDPC奇偶校验比特的LLR值组合。

为了这样的目的，接收器200可预先存储与发送器100根据对应的模式执行重复所使用的参数有关的信息。作为结果，LLR组合器2240和LLR组合器2340可确定重复的LDPC奇偶校验比特的长度，确定作为重复的基础的比特的位置，并且将针对重复的LDPC奇偶校验比特的LLR值与针对作为重复的基础且通过LDPC编码产生的LDPC奇偶校验比特的LLR值组合。

例如，如图25和图26中所示，LLR组合器2240和LLR组合器2340可将针对重复的LDPC奇偶校验比特的LLR值与针对作为重复的基础且通过LDPC编码产生的LDPC奇偶校验比特的LLR值组合。

当LDPC奇偶校验比特被重复n次时，LLR组合器2240和LLR组合器2340可将针对处于相同位置的比特的LLR值组合n次或更少次。

例如，图25示出除了被删截的比特之外的LDPC奇偶校验比特中的一些LDPC奇偶校验比特被重复一次的情况。在这种情况下，LLR组合器2240和LLR组合器2340可将针对重复的LDPC奇偶校验比特的LLR值与针对通过LDPC编码产生的LDPC奇偶校验比特的LLR值组合，然后输出组合的LLR值，或者输出针对接收到的重复的LDPC奇偶校验比特的LLR值或针对接收到的通过LDPC编码产生的LDPC奇偶校验比特的LLR值，而不将它们组合。

作为另一示例，图26示出以下情况：发送的未被删截的LDPC奇偶校验比特中的一些LDPC奇偶校验比特被重复两次，剩余部分被重复一次，并且被删截的LDPC奇偶校验比特被重复一次。

在这种情况下，LLR组合器2240和LLR组合器2340可通过与以上描述的方案相同的方案对被重复一次的所述剩余部分和被删截的LDPC奇偶校验比特进行处理。然而，LLR组合器2240和LLR组合器2340可如下文那样对重复两次的部分进行处理。在这种情况下，为了描述的方便，通过将LDPC奇偶校验比特中的一些LDPC奇偶校验比特重复两次而产生的两个部分之一被称作第一部分，所述两个部分中的另一部分被称作第二部分。

具体地讲，LLR组合器2240和LLR组合器2340可将针对第一部分和第二部分中的每个部分的LLR值与针对LDPC奇偶校验比特的LLR值组合。可选地，LLR组合器2240和LLR组合器2340可将针对第一部分的LLR值与针对LDPC奇偶校验比特的LLR值组合，将针对第二部分的LLR值与针对LDPC奇偶校验比特的LLR值组合，或者将针对第一部分的LLR值与针对第二部分的LLR值组合。可选择地，LLR组合器2240和LLR组合器2340可输出针对第一部分的LLR值、针对第二部分的LLR值、针对剩余部分和被删截的比特的LLR值，而无需单独的组合。

另外，LLR组合器2340可将与附加奇偶校验比特对应的LLR值与其它LLR值组合。这里，所述其它LLR值可以是针对作为通过发送器100产生附加奇偶校验比特的基础的LDPC奇偶校验比特(即，用于产生附加奇偶校验比特而选择的LRPC奇偶校验比特)的LLR值。

也就是说，如上所述，发送器100可将针对当前帧中发送的L1-细节信令的附加奇偶校验比特映射到先前帧并且将映射后的比特发送到接收器200。

在这种情况下，附加奇偶校验比特可包括被删截且未在当前帧中被发送的LDPC奇偶校验比特，并且在一些情况下，还可包括在当前帧中发送的LDPC奇偶校验比特。

作为结果，LLR组合器2340可将针对通过当前帧接收到的附加奇偶校验比特的LLR值与插入到通过下一帧接收到的LDPC码字中的被删截的LDPC奇偶校验比特的位置中的LLR值和针对通过所述下一帧接收到的LDPC奇偶校验比特的LLR值组合。

为了这样的目的，接收器200可预先存储与发送器100根据对应的模式产生附加奇偶校验比特所使用的参数和/或模式有关的信息。作为结果，LLR组合器2340可确定附加奇偶校验比特的长度，确定作为产生附加奇偶校验比特的基础的LDPC奇偶校验比特的位置，并且将针对附加奇偶校验比特的LLR值与针对作为产生附加奇偶校验比特的基础的LDPC奇偶校验比特的LLR值组合。

奇偶校验解置换器2250和奇偶校验解置换器2350可分别对从LLR组合器2240和LLR组合器2340输出的LLR值进行解置换。

具体地讲，奇偶校验解置换器2250和奇偶校验解置换器2350是与发送器100的奇偶校验置换器215和奇偶校验置换器316对应的组件，并且可分别执行与奇偶校验置换器215和奇偶校验置换器316的操作对应的操作。

为了这样的目的，接收器200可预先存储与发送器100根据对应的模式执行按组交织和奇偶校验交织所使用的参数和/或模式有关的信息。因此，奇偶校验解置换器2250和奇偶校验解置换器2350可对与LDPC码字比特对应的LLR值逆向地执行奇偶校验置换器215和奇偶校验置换器316的按组交织和奇偶校验交织操作(即，执行按组解交织和奇偶校验解交织操作)，以分别对与LDPC码字比特对应的LLR值执行奇偶校验解置换。

LDPC解码器2260和LDPC解码器2360可分别基于从奇偶校验解置换器2250和奇偶校验解置换器2350输出的LLR值执行LDPC解码。

具体地讲，LDPC解码器2260和LDPC解码器2360是与发送器100的LDPC编码器214和LDPC编码器315对应的组件，并且可分别执行与LDPC编码器214和LDPC编码器315的操作对应的操作。

为了这样的目的，接收器200可预先存储与发送器100根据对应的模式执行LDPC编码所使用的参数有关的信息。因此，LDPC解码器2260和LDPC解码器2360可根据对应的模式基于从奇偶校验解置换器2250和奇偶校验解置换器2350输出的LLR值来执行LDPC解码。

例如，LDPC解码器2260和LDPC解码器2360可基于和积算法通过迭代解码基于从奇偶校验解置换器2250和奇偶校验解置换器2350输出LLR值来执行LDPC解码，并且根据LDPC解码来输出纠错后的比特。

零去除器2270和零去除器2370可分别从从LDPC解码器2260和LDPC解码器2360输出的比特去除零比特。

具体地讲，零去除器2270和零去除器2370是与发送器100的零填充器213和零填充器314对应的组件，并且可分别执行与零填充器213和零填充器314的操作对应的操作。

为了这样的目的，接收器200可预先存储与发送器100根据对应的模式填充零比特所使用的参数和/或模式有关的信息。作为结果，零去除器2270和零去除器2370可分别从从LDPC解码器2260和LDPC解码器2360输出的比特去除由零填充器213和零填充器314填充的零比特。

BCH解码器2280和BCH解码器2380可分别对从零去除器2270和零去除器2370输出的比特执行BCH解码。

具体地讲，BCH解码器2280和BCH解码器2380是与发送器100的BCH编码器212和BCH编码器313对应的组件，并且可分别执行与BCH编码器212和BCH编码器313的操作对应的操作。

为了这样的目的，接收器200可预先存储与发送器100执行BCH编码所使用的参数有关的信息。作为结果，BCH解码器2280和BCH解码器2380可通过对从零去除器2270和零去除器2370输出的比特执行BCH解码来纠错，并且输出纠错后的比特。

解扰器2290和解扰器2390可分别对从BCH解码器2280和BCH解码器2380输出的比特进行解扰。

具体地讲，解扰器2290和解扰器2390是与发送器100的加扰器211和加扰器312对应的组件，并且可执行与加扰器211和加扰器312的操作对应的操作。

为了这样的目的，接收器200可预先存储与发送器100执行加扰所使用的参数有关的信息。作为结果，解扰器2290和解扰器2390可分别对从BCH解码器2280和BCH解码器2380输出的比特进行解扰。

作为结果，从发送器100发送的L1-基本信令可被恢复。另外，当发送器100不对L1-细节信令执行分割时，从发送器100发送的L1-细节信令也可被恢复。

然而，当发送器100对L1-细节信令执行分割时，解分割器2395可对从解扰器2390输出的比特执行解分割。

具体地讲，解分割器2395是与发送器100的分割器311对应的组件，并且可执行与分割器311的操作对应的操作。

为了这样的目的，接收器200可预先存储与发送器100执行分割所使用的参数有关的信息。作为结果，解分割器2395可将从解扰器2390输出的比特(即，L1-细节信令的片段)组合以恢复分割前的L1-细节信令。

与L1信令的长度有关的信息如图27中所示被提供。因此，接收器200可计算L1-细节信令的长度和附加奇偶校验比特的长度。

参照图27，由于L1-基本信令提供与L1-细节总信元有关的信息，因此接收器200需要计算L1-细节信令的长度和附加奇偶校验比特的长度。

具体地讲，当L1-基本信令的L1B_L1_Detail_additional_parity_mode不是0时，由于与给定的L1B_L1_Detail_total_cells有关的信息表示总信元长度(＝N_{L1_detail_total_cells})，因此接收器200可基于下面的等式32至等式35来计算L1-细节信令的长度N_{L1_detail_cells}和附加奇偶校验比特的长度N_{AP_total_cells}。

N_{L1_FEC_cells}＝(N_outer+N_repeat+N_{ldpc_parity}-N_punc)/η_MOD＝N_FEC/η_MOD....(32)

N_{L1_detail_cells}＝N_{L1D_FECFRAME}×N_{L1_FEC_cells}

....(33)

N_{AP_total_cells}＝N_{L1_detail_total_cells}-N_{L1_detail_cells}....(34)

在这种情况下，基于以上的等式32至等式34，N_{Ap_total_cells}值可基于可从与L1-基本信令的L1B_L1_Detail_total_cells有关的信息获得的N_{L1_detail_total_cells}、N_FEC、N_{L1D_FECFRAME}、以及调制阶数η_MOD来获得。作为示例，N_{AP_total_cells}可基于以下的等式35来计算。

N_{AP_total_cells}＝N_{L1_detail_total_cells}-N_{L1D_FECFRAME}×N_FEC/η_MOD....(35)

同时，L1-基本信令字段的语法和字段语义如下面的表14。

[表14]

作为结果，接收器200可基于发送到接收的L1细节信元之中的N_{AP_total_cells}个信元的附加奇偶校验比特来执行接收器在下一帧中针对附加奇偶校验比特的操作。

图28是用于描述根据本公开的示例性实施例的用于奇偶校验置换的方法的流程图。

首先，通过对输入比特进行编码来产生奇偶校验比特(S2510)。

接下来，构建包括输入比特和奇偶校验比特的经过外部编码的比特、以及包括零比特的LDPC信息比特(S2520)。

此外，对LDPC信息比特进行编码(S2530)。

同时，在S2520，基于如以上表1中所示的缩减模式将零比特填充到构成LDPC信息比特的多个比特组中的至少一些比特组。

在S2520，可基于以上的等式3或等式4计算所有比特(或比特位置)被零比特填充的比特组的数量N_pad。

在S2520，可基于缩减模式将零比特填充到所述多个比特组中的第π_s(0)比特组、第π_s(1)比特组、…、第π_s(N_pad-1)比特组中的所有比特(或比特位置)，并且可将零比特附加地填充到第π_s(N_pad)比特组中的从第1个比特(或比特位置)起的K_ldpc-N_outer-360×N_pad个比特(或比特位置)。

以上已描述了基于以上表1执行缩减的详细方法，因此，省略重复的描述。

根据示例性实施例，可提供一种非暂时性计算机可读介质，其中，在所述非暂时性计算机可读介质中存储有执行以上描述的各种方法的程序。所述非暂时性计算机可读介质不是暂时在其中存储数据的介质(诸如，寄存器、缓存器、存储器等)，而是意指至少半永久地在其中存储数据并且可被装置(诸如，微处理器)读取的介质。具体地讲，以上描述的各种应用或程序可在非暂时性计算机可读介质(诸如，压缩盘(CD)、数字通用盘(DVD)、硬盘、蓝光盘、通用串行总线(USB)、存储卡、只读存储器(ROM)等)中被存储和提供。

根据示例性实施例，如图1、图9、图10、图25和图26中示出的由方框表示的组件、元件、模块或单元中的至少一个可被实现为执行以上描述的各个功能的各种数量的硬件、软件和/或固件结构。例如，这些组件、元件、模块或单元中的至少一个可使用可通过一个或更多个微处理器或者其它控制设备的控制来执行各个功能的直接的电路结构(诸如，存储器、处理器、逻辑电路、查找表等)。另外，这些组件、元件、模块或单元中的至少一个可由包含用于执行特定逻辑功能的一个或更多个可执行指令的模块、程序或代码的一部分来专门实现，并且可由一个或更多个微处理器或其它控制设备来执行。另外，这些组件、元件、模块或单元中的至少一个还可包括执行各个功能的处理器(诸如，中央处理器(CPU))、微处理器等，或者由处理器、微处理器等来实现。这些组件、元件、模块或单元中的两个或更多个可被组合成执行组合的两个或更多个组件、元件、模块或单元的所有操作或功能的单个组件、元件、模块或单元。另外，这些组件、元件、模块或单元中的至少一个的功能的至少一部分功能可由这些组件、元件、模块或单元中的另一个来执行。另外，虽然在以上的框图中总线未被示出，但是组件、元件、模块或单元之间的通信可通过总线来执行。以上示例性实施例的功能方面可按照在一个或更多个处理器上执行的算法来实现。另外，由框或处理步骤表示的组件、元件、模块或单元可采用针对电子配置、信号处理和/或控制、数据处理等的任何数量的现有技术。

虽然在上文中已经示出并描述了发明构思的示例性实施例，但是发明构思不限于上述示例性实施例，而是可在不脱离权利要求中公开的发明构思的范围和精神的情况下被发明构思所属领域的技术人员以各种方式修改。例如，关于BCH编码和解码以及LDPC编码和解码描述示例性实施例。然而，这些实施例不将发明构思仅限制为特定编码和解码，相反，发明构思可在必要的修改的情况下被应用于不同类型的编码和解码。这些修改也应该被理解为落入发明构思的范围。

Claims (8)

1.一种能够在多个模式中的一个模式下操作的发送设备的发送方法，所述发送方法包括：

如果输入比特的数量小于信息比特的数量，则用所述输入比特和一个或更多个零填充比特填充所述信息比特；

基于低密度奇偶校验LDPC码对所述信息比特进行编码，其中，所述一个模式的码率为6/15并且所述一个模式的码长为16200比特；

去除在所述信息比特之中的所述一个或更多个零填充比特；以及

将所述信息比特之中的所述输入比特映射到星座点，其中，所述星座点基于所述一个模式的正交相移键控QPSK，

发送基于所述星座点而产生的信号，

其中，所述信息比特的数量是6480，

其中，填充步骤包括：将所述信息比特划分为多个比特组，并基于所述一个模式的顺序将所述一个或更多个零填充比特填充在所述多个比特组之中的至少一个比特组中，并且

其中，所述顺序如下所示：

其中，π_s(j)表示所述多个比特组中在第j顺序被所述一个或更多个零填充比特填充的比特组的索引，N_{info_group}表示所述多个比特组的数量。

2.如权利要求1所述的发送方法，其中，填充步骤还包括：基于下面的等式计算所有比特被用所述一个或更多个零填充比特填充的比特组的数量：

其中，N_pad表示所有比特被用所述一个或更多个零填充比特填充的比特组的数量，K_ldpc表示所述信息比特的数量，N_outer表示所述输入比特的数量。

3.如权利要求2所述的发送方法，其中，填充步骤包括：基于所述顺序将所述一个或更多个零填充比特填充在第π_s(0)比特组、第π_s(1)比特组、…、第π_s(N_pad-1)比特组中。

4.如权利要求3所述的发送方法，其中，填充步骤包括：基于所述顺序从第π_s(N_pad)比特组中的第一个比特开始另外地填充K_ldpc-N_outer-360×N_pad个零填充比特。

5.一种能够在多个模式中的一个模式下操作的接收设备的接收方法，所述接收方法包括：

从发送设备接收信号；

基于所述一个模式的正交相移键控QPSK对所述信号进行解调来产生值；

用产生的值之中的一个或更多个值以及一个或更多个预定值来填充预定大小的空间；以及

基于低密度奇偶校验LDPC码对所述空间中包括的值以及产生的值之中的其余值进行解码，其中，所述一个模式的码率为6/15并且所述一个模式的码长为16200比特，

其中，用产生的值之中的一个或更多个值以及一个或更多个预定值来填充预定大小的空间的步骤包括：将所述空间划分为多个组区域，并基于所述一个模式的顺序将所述一个或更多个预定值插入到所述多个组区域之中的至少一个组区域，以及

其中，所述一个模式的所述顺序如下所示：

其中，π_S(j)表示在所述多个组区域之中在第j顺序被插入所述一个或更多个预定值的组区域的索引，N_{info_group}表示所述多个组区域的数量。

6.如权利要求5所述的接收方法，其中，填充步骤还包括：基于下面的等式计算所有值被用所述预定值填充的组区域的数量：

其中，N_pad表示所有值被用所述预定值填充的组区域的数量，K_ldpc表示所述预定大小，N_outer表示所述一个或更多个值的数量。

7.如权利要求6所述的接收方法，其中，插入步骤包括：基于所述顺序将所述一个或更多个预定值插入到第π_s(0)组区域、第π_s(1)组区域、…、第π_s(N_pad-1)组区域。

8.如权利要求7所述的接收方法，其中，插入步骤包括：基于所述顺序将K_ldpc-N_outer-360×N_pad个预定值另外地插入到第π_s(N_pad)组区域。