CN112202341A - 一种准谐振控制方法及电路 - Google Patents

一种准谐振控制方法及电路 Download PDF

Info

Publication number
CN112202341A
CN112202341A CN202011128340.4A CN202011128340A CN112202341A CN 112202341 A CN112202341 A CN 112202341A CN 202011128340 A CN202011128340 A CN 202011128340A CN 112202341 A CN112202341 A CN 112202341A
Authority
CN
China
Prior art keywords
signal
module
zero
crossing
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011128340.4A
Other languages
English (en)
Inventor
熊平
王晓婧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaanxi Reactor Microelectronics Co ltd
Original Assignee
Shaanxi Reactor Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shaanxi Reactor Microelectronics Co ltd filed Critical Shaanxi Reactor Microelectronics Co ltd
Priority to CN202011128340.4A priority Critical patent/CN112202341A/zh
Publication of CN112202341A publication Critical patent/CN112202341A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明公开了一种准谐振控制方法和电路，该方法包括：获取与所述初级绕组上电压信号对应的耦合电压信号；根据所述耦合电压信号使所述开关电源获取过零信号；基于所述过零信号输出具有开关频率的准谐振信号以获得DRV/gate信号，由于不需要增加辅助绕组等结构，在简化电源结构的基础上实现了准谐振功能，进一步提高了开关电源的效率。

Description

一种准谐振控制方法及电路
技术领域
本申请涉及开关电源领域，更具体地，涉及一种准谐振控制方法及电路。
背景技术
副边反馈的双绕组开关电源特点在于采用副边反馈，其内部包括初级线圈和次级线圈。QR功能，即准谐振功能，是指当磁芯能量完全释放完毕后，变压器的初级电感和MOS的结电容进行谐振，MOS结电容放电到最低值时，初级的开关管导通。
现有技术中，在副边反馈的双绕组开关电源中，增加QR功能则需要增加辅助绕组或增加电路或外接测试芯片等结构来实现，电源结构复杂，实现困难。
由此可见，如何在简化电源结构的基础上实现QR功能是本领域技术人员亟待解决的技术问题。
发明内容
本发明提供一种准谐振控制方法，用以解决现有技术中在副边反馈的双绕组开关电源中增加QR功能时，需要增加辅助绕组等结构来实现，电源结构复杂，实现困难的技术问题。
该方法应用于包括主功率管和初级绕组的开关电源中，该方法包括：
获取与所述初级绕组上电压信号对应的耦合电压信号；
根据所述耦合电压信号使所述开关电源获取过零信号；
基于所述过零信号输出具有开关频率的准谐振信号以获得DRV/gate信号；
其中，所述耦合电压信号和所述电压信号为电压值不同的同波形信号。
在本申请一些实施例中，根据所述耦合电压信号使所述开关电源获取过零信号，具体为：
若所述耦合电压信号处于谐振状态，所述开关电源获取所述过零信号；
若所述耦合电压信号不处于谐振状态，所述开关电源未获取所述过零信号。
在本申请一些实施例中，所述开关电源还包括时钟信号模块，所述过零信号为在所述时钟信号模块产生时钟信号后获取的首个过零信号，基于所述过零信号输出具有开关频率的准谐振信号以获得DRV/gate信号，具体为：
基于获取的所述过零信号，输出使所述开关电源处于断续导通模式DCM下的第一信号；
根据所述第一信号输出所述准谐振信号以获得所述DRV/gate信号。
在本申请一些实施例中，若所述开关电源未获取所述过零信号，所述方法还包括：
输出使所述开关电源处于连续导通模式CCM下的第二信号；
根据所述第二信号输出具有开关频率的所述时钟信号以获得所述DRV/gate信号。
相应的，本发明还提出了一种准谐振控制电路，应用于包括主功率管和初级绕组的开关电源中，所述开关电源还包括耦合模块、过零检测模块和信号控制模块，其中，
所述耦合模块，用于直接感测所述初级绕组的电压信号，并对所述电压信号进行降压耦合处理，输出耦合电压信号至所述过零检测模块；
所述过零检测模块，用于根据接收的所述耦合电压信号确定过零信号的检测结果，并将所述检测结果输出至所述信号控制模块以获得所述DRV/gate信号。
在本申请一些实施例中，所述耦合模块还包括电容和电阻，其中，
所述电容的第一端连接所述初级绕组，所述电容的第二端连接所述电阻的第一端，所述电阻的第二端连接所述过零检测模块的输入端。
在本申请一些实施例中，所述信号控制模块还包括模式判断模块和逻辑控制模块，其中，
所述模式判断模块，连接在所述过零模块和所述逻辑控制模块之间，用于当检测到为低电平信号的DRV/gate信号时，根据所述检测结果确定所述开关电源的工作模式，并将所述工作模式输入所述逻辑控制模块，其中，所述工作模式包括连续导通模式CCM或断续导通模式DCM；
逻辑控制模块，根据接收的所述工作模式输出准谐振信号和或时钟信号。
在本申请一些实施例中，所述信号控制模块，还包括谷底导通模块和时钟信号模块，其中，
所述谷底导通模块的第一输入端与所述过零检测模块的输出端连接，所述谷底导通模块的第二输入端与所述时钟信号模块的输出端连接，所述谷底导通模块的输出端与所述逻辑控制模块连接；
所述时钟信号模块的输出端还与所述逻辑控制模块连接。
在本申请一些实施例中，所述电路还包括驱动模块，其中，
所述驱动模块的输入端与所述逻辑控制模块连接，所述驱动模块的输出端与所述主功率管的栅极连接，用于根据所述逻辑控制模块输出的信号使所述主功率管获得所述准谐振信号或所述时钟信号以获得DRV/gate信号。
通过应用以上技术方案，获取与所述初级绕组上电压信号对应的耦合电压信号；根据所述耦合电压信号使所述开关电源获取过零信号；基于所述过零信号输出具有开关频率的准谐振信号以获得DRV/gate信号，由于不需要增加辅助绕组等结构，在简化电源结构的基础上实现了准谐振功能，进一步提高了开关电源的效率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本发明实施例提出的一种准谐振控制方法的流程示意图；
图2示出了本发明实施例提出的一种准谐振控制电路的整体结构示意图；
图3示出了本发明另一实施例提出的一种准谐振控制方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在使用反激式开关电源的过程中，有时候需要开启QR模式，QR模式也叫做反激准谐振模式，是指当磁芯能量完全释放完毕后，变压器的初级电感和MOS的结电容进行谐振，MOS结电容放电到最低值时，初级的开关管导通，能够提高电源的效率，提高开关管的转化效率和降低EMI干扰。
本发明实施例提出一种准谐振控制方法，根据开关电源初级绕组的耦合电压信号获取过零信号，基于过零信号控制准谐振信号的输出，由于不需要增加辅助绕组等结构，在简化电源结构的基础上实现了准谐振功能，进一步提高了开关电源的效率。
该方法应用于包括主功率管和初级绕组的开关电源中，如图1所示，该方法包括以下步骤：
步骤S101，获取与所述初级绕组上电压信号对应的耦合电压信号。
本实施例中，获取与所述初级绕组上电压信号对应的耦合电压信号，该耦合电压信号和该电压信号为电压值不同的同波形信号，也即该耦合电压信号表征了初级绕组上电压信号的电压值变化情况。
在本申请一些实施例中，耦合电压信号的获取过程为：接收初级绕组上的电压信号，将接收的所述电压信号进行降压耦合处理，输出降压后的所述耦合电压信号。
步骤S102，根据所述耦合电压信号使所述开关电源获取过零信号。
由于耦合电压信号表征了初级绕组的电压信号的变化情况，因此，根据耦合电压信号可使所述开关电源获取过零信号。
为了确定准确的过零信号，在本申请一些实施例中，根据所述耦合电压信号使所述开关电源获取过零信号，具体为：
若所述耦合电压信号处于谐振状态，所述开关电源获取所述过零信号；
若所述耦合电压信号不处于谐振状态，所述开关电源未获取所述过零信号。
具体的，先判断耦合电压信号是否处于谐振状态，若处于谐振状态，说明初级绕组的电压在过零点，确定检测到过零信号；若不处于谐振状态，说明初级绕组的电压不在过零点，确定未检测到过零信号。
步骤S103，基于所述过零信号输出具有开关频率的准谐振信号以获得DRV/gate信号。
过零信号表征了满足进行准谐振的条件，输出具有开关频率的准谐振信号以获得DRV/gate信号。
为了可靠的控制准谐振，在本申请一些实施例中，所述开关电源还包括时钟信号模块，所述过零信号为在所述时钟信号模块产生时钟信号后获取的首个过零信号，基于所述过零信号输出具有开关频率的准谐振信号以获得DRV/gate信号，具体为：
基于获取的所述过零信号，输出使所述开关电源处于断续导通模式DCM下的第一信号；
根据所述第一信号输出所述准谐振信号以获得所述DRV/gate信号。
本实施例中，当获取到时钟信号CLK，说明开关电源变压器进入下一个周期，即需要导通其功率开关，而之后获得的第一个过零信号Valley说明功率开关结电容放电到最低值，此时导通功率开关则其损耗最低、EMI(Electromagnetic Interference，电磁干扰)影响最小。
本实施例中的开关电源为反激式变压器开关电源，当变压器的初级线圈正好被直流脉冲电压激励时，变压器的次级线圈没有向负载提供功率输出，而仅在变压器初级线圈的激励电压被关断后才向负载提供功率输出。副边反馈的反激式开关电源特点在于其内部变压器采用副边反馈的反激结构形式，该结构的开关电源有两种工作模式，包括CCM(Continuous Conduction Mode，连续导通模式)和DCM(Discontinuous Conduction Mode，断续导通模式)，在CCM时，在一个开关周期内，变压器原边电流从不会0；在DCM时，在一个开关周期内，变压器原边电流总会0。
若获取到过零信号，说明开关处于DCM，开启准谐振QR模式，输出所述准谐振信号以获得所述DRV/gate信号。
为了保证开关电源的可靠性，在本申请一些实施例中，若所述开关电源未获取所述过零信号，所述方法还包括：
输出使所述开关电源处于连续导通模式CCM下的第二信号；
根据所述第二信号输出具有开关频率的所述时钟信号以获得所述DRV/gate信号。
本实施例中，若所述开关电源未获取所述过零信号，说明开关电源处于CCM，当开关电源处于CCM时，无法开启准谐振模式，因此开关电源变压器功率开关驱动信号由输出的时钟信号CLK进行控制。
需要说明的是，所述时钟信号CLK的功能为实现功率开关的导通或截止，因此在开关处于CCM时，也可通过输出其他具有开关频率的控制信号实现功率开关的导通或截止。
通过应用以上技术方案，获取与所述初级绕组上电压信号对应的耦合电压信号；根据所述耦合电压信号使所述开关电源获取过零信号；基于所述过零信号输出具有开关频率的准谐振信号以获得DRV/gate信号，由于不需要增加辅助绕组等结构，在简化电源结构的基础上实现了准谐振功能，进一步提高了开关电源的效率。
为了进一步阐述本发明的技术思想，现结合具体的应用场景，对本发明的技术方案进行说明。
本申请实施例提出了一种准谐振控制方法，如图3所示，具体步骤如下：
(1)感测电压信号。
感测开关电源的初级绕组上的电压信号。
(2)获取耦合电压信号。
获取与初级绕组上的电压信号对应的耦合电压信号。
(3)基于耦合电压信号确定是否产生过零信号，若未产生过零信号，确定开关电源处于CCM，输出时钟信号CLK。若产生过零信号，确定开关电源处于DCM，进行准谐振信号QR判断，输出准谐振信号QR或时钟信号CLK。
(4)基于准谐振信号或时钟信号CLK获取驱动信号DRV/gate。
与本申请实施例中的准谐振控制方法相对应，本申请实施例还提出了一种准谐振控制电路，如图2所示，应用于包括主功率管和初级绕组的开关电源中，所述开关电源还包括耦合模块、过零检测模块和信号控制模块，其中，
所述耦合模块，用于直接感测所述初级绕组的电压信号，并对所述电压信号进行降压耦合处理，输出耦合电压信号至所述过零检测模块；
所述过零检测模块，用于根据接收的所述耦合电压信号确定过零信号的检测结果，并将所述检测结果输出至所述信号控制模块以获得所述DRV/gate信号。
本实施例中，耦合电压信号和所述电压信号为电压值不同的同波形信号，过零检测模块接收耦合电压信号，判断耦合电压信号中是否存在过零信号，确定过零信号检测结果，并将检测结果输出至所述信号控制模块以获得所述DRV/gate信号。
在本申请具体的应用场景中，如图2所示，所述耦合模块还包括电容C1和电阻R1，其中，
所述电容C1的第一端连接所述初级绕组，所述电容C1的第二端连接所述电阻R1的第一端，所述电阻R1的第二端连接所述过零检测模块的输入端。
过零检测模块通过判断耦合模块的状态确定过零信号的检测结果，若该耦合模块处于谐振状态，说明存在过零信号；若该耦合模块不处于谐振状态，说明不存在过零信号。
在本申请具体的应用场景中，所述信号控制模块还包括模式判断模块和逻辑控制模块，其中，
所述模式判断模块，连接在所述过零模块和所述逻辑控制模块之间，用于当检测到为低电平信号的DRV/gate信号时，根据所述检测结果确定所述开关电源的工作模式，并将所述工作模式输入所述逻辑控制模块，其中，所述工作模式包括连续导通模式CCM或断续导通模式DCM；
逻辑控制模块，根据接收的所述工作模式输出准谐振信号和或时钟信号。
模式判断模块接收所述DRV/Gate信号和检测结果，当感测的DRV/Gate信号处于低电平即开关电源变压器功率开关截止，且确定检测到过零信号Valley时，则输出DCM信号至逻辑控制模块；当未检测到过零信号Valley时，输出CCM信号逻辑控制模块，从而实现开关电源工作模式的判断。
所述模式判断模块，可通过如下任一或其任意组合进行模式判断，输出CCM或DCM信号：RS触发器、D触发器、JK触发器、T触发器和T’触发器。
在本申请具体的应用场景中，如图2所示，所述信号控制模块，还包括谷底导通模块和时钟信号模块，其中，
所述谷底导通模块的第一输入端与所述过零检测模块的输出端连接，所述谷底导通模块的第二输入端与所述时钟信号模块的输出端连接，所述谷底导通模块的输出端与所述逻辑控制模块连接；
所述时钟信号模块的输出端还与所述逻辑控制模块连接。
该谷底导通模块在开关电源工作在DCM时，用于将接收所述时钟信号模块产生的时钟信号CLK后获得的第一个过零信号Valley作为准谐振信号QR输出至所述逻辑控制模块。
在开关电源处于DCM下，谷底导通模块接收过零信号Valley和时钟信号CLK输出准谐振信号QR。当谷底导通模块接收到时钟信号CLK时，说明开关电源变压器进入下一个周期，即需要导通其功率开关，而之后获得的第一个过零信号Valley说明功率开关结电容放电到最低值，此时导通功率开关则其损耗最低、EMI影响最小，因此其将输出准谐振信号QR至逻辑控制模块从而导通功率开关。
所述时钟信号模块分别输出至所述逻辑控制模块和谷底导通模块，当电路工作在所述CCM时，说明开关电源无法开启准谐振功能，输出时钟信号至所述逻辑控制模块，功率开关导通将由时钟信号CLK触发。
在本申请具体的应用场景中，所述电路还包括驱动模块，其中，
所述驱动模块的输入端与所述逻辑控制模块连接，所述驱动模块的输出端与所述主功率管的栅极连接，用于根据所述逻辑控制模块输出的信号使所述主功率管获得所述准谐振信号或所述时钟信号以获得DRV/gate信号。
逻辑控制模块根据接收的模式信号，处于CCM时，连接时钟信号CLK至驱动模块；当DCM时，其将连接谷底导通模块与驱动模块，从而实现不同的输出信号作为DRV/Gate驱动信号。
最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不驱使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (9)

1.一种准谐振控制方法，应用于包括主功率管和初级绕组的开关电源中，其特征在于，该方法包括：
获取与所述初级绕组上电压信号对应的耦合电压信号；
根据所述耦合电压信号使所述开关电源获取过零信号；
基于所述过零信号输出具有开关频率的准谐振信号以获得DRV/gate信号；
其中，所述耦合电压信号和所述电压信号为电压值不同的同波形信号。
2.如权利要求1所述的方法，其特征在于，根据所述耦合电压信号使所述开关电源获取过零信号，具体为：
若所述耦合电压信号处于谐振状态，所述开关电源获取所述过零信号；
若所述耦合电压信号不处于谐振状态，所述开关电源未获取所述过零信号。
3.如权利要求2所述的方法，所述开关电源还包括时钟信号模块，其特征在于，所述过零信号为在所述时钟信号模块产生时钟信号后获取的首个过零信号，基于所述过零信号输出具有开关频率的准谐振信号以获得DRV/gate信号，具体为：
基于获取的所述过零信号，输出使所述开关电源处于断续导通模式DCM下的第一信号；
根据所述第一信号输出所述准谐振信号以获得所述DRV/gate信号。
4.如权利要求3所述的方法，其特征在于，若所述开关电源未获取所述过零信号，所述方法还包括：
输出使所述开关电源处于连续导通模式CCM下的第二信号；
根据所述第二信号输出具有开关频率的所述时钟信号以获得所述DRV/gate信号。
5.一种准谐振控制电路，应用于包括主功率管和初级绕组的开关电源中，其特征在于，所述开关电源还包括耦合模块、过零检测模块和信号控制模块，其中，
所述耦合模块，用于直接感测所述初级绕组的电压信号，并对所述电压信号进行降压耦合处理，输出耦合电压信号至所述过零检测模块；
所述过零检测模块，用于根据接收的所述耦合电压信号确定过零信号的检测结果，并将所述检测结果输出至所述信号控制模块以获得所述DRV/gate信号。
6.如权利要求5所述的电路，其特征在于，所述耦合模块还包括电容和电阻，其中，
所述电容的第一端连接所述初级绕组，所述电容的第二端连接所述电阻的第一端，所述电阻的第二端连接所述过零检测模块的输入端。
7.如权利要求5所述的电路，其特征在于，所述信号控制模块还包括模式判断模块和逻辑控制模块，其中，
所述模式判断模块，连接在所述过零模块和所述逻辑控制模块之间，用于当检测到为低电平信号的DRV/gate信号时，根据所述检测结果确定所述开关电源的工作模式，并将所述工作模式输入所述逻辑控制模块，其中，所述工作模式包括连续导通模式CCM或断续导通模式DCM；
逻辑控制模块，根据接收的所述工作模式输出准谐振信号和或时钟信号。
8.如权利要求6所述的电路，其特征在于，所述信号控制模块，还包括谷底导通模块和时钟信号模块，其中，
所述谷底导通模块的第一输入端与所述过零检测模块的输出端连接，所述谷底导通模块的第二输入端与所述时钟信号模块的输出端连接，所述谷底导通模块的输出端与所述逻辑控制模块连接；
所述时钟信号模块的输出端还与所述逻辑控制模块连接。
9.如权利要求7所述的电路，其特征在于，所述电路还包括驱动模块，其中，
所述驱动模块的输入端与所述逻辑控制模块连接，所述驱动模块的输出端与所述主功率管的栅极连接，用于根据所述逻辑控制模块输出的信号使所述主功率管获得所述准谐振信号或所述时钟信号以获得DRV/gate信号。
CN202011128340.4A 2020-10-20 2020-10-20 一种准谐振控制方法及电路 Pending CN112202341A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011128340.4A CN112202341A (zh) 2020-10-20 2020-10-20 一种准谐振控制方法及电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011128340.4A CN112202341A (zh) 2020-10-20 2020-10-20 一种准谐振控制方法及电路

Publications (1)

Publication Number Publication Date
CN112202341A true CN112202341A (zh) 2021-01-08

Family

ID=74010402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011128340.4A Pending CN112202341A (zh) 2020-10-20 2020-10-20 一种准谐振控制方法及电路

Country Status (1)

Country Link
CN (1) CN112202341A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104660073A (zh) * 2013-11-22 2015-05-27 罗姆股份有限公司 电源控制电路、电源装置以及电子设备
US20180019678A1 (en) * 2016-07-13 2018-01-18 Appulse Power Inc. Lossless Snubber Circuits
CN110896270A (zh) * 2019-10-08 2020-03-20 陕西亚成微电子股份有限公司 一种准谐振控制电路及方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104660073A (zh) * 2013-11-22 2015-05-27 罗姆股份有限公司 电源控制电路、电源装置以及电子设备
US20180019678A1 (en) * 2016-07-13 2018-01-18 Appulse Power Inc. Lossless Snubber Circuits
CN110896270A (zh) * 2019-10-08 2020-03-20 陕西亚成微电子股份有限公司 一种准谐振控制电路及方法

Similar Documents

Publication Publication Date Title
US9991811B1 (en) Control method and control apparatus for flyback circuit
US8339817B2 (en) Method of operating a resonant power converter and a controller therefor
CN101826796B (zh) 利用多模控制的准谐振系统和方法
US7773392B2 (en) Isolated switching power supply apparatus
CN111404403B (zh) 一种自适应检测时间的同步整流控制方法及其控制电路
US7983061B2 (en) Switching controller capable of reducing acoustic noise for power converters
CN102195479B (zh) 用于控制开关模式功率转换器的控制器和方法
US8971059B2 (en) Resonant converting circuit and resonant controller
US10298136B2 (en) Flyback converter, control circuit and control method therefor
US20090103334A1 (en) Switching-type power-supply unit and a method of switching in power-supply unit
CN104980050A (zh) 用于开关模式电源的系统和方法
US9985536B2 (en) Current resonant power supply device
CN112600430A (zh) 具有多模式操作的开关模式电源及其方法
CN116073635A (zh) 非对称半桥反激式开关电源及其控制芯片和控制方法
US6867634B2 (en) Method for detecting the null current condition in a PWM driven inductor and a relative driving circuit
CN114759809A (zh) 开关电源和用在开关电源中的方法
CN111030479A (zh) 有源钳位反激式电源转换器与相关的控制方法
CN117277748A (zh) 用于反激式开关电源导通波谷选取切换锁定的控制装置
CN211744337U (zh) 一种准谐振控制电路
CN112202341A (zh) 一种准谐振控制方法及电路
CN110896270A (zh) 一种准谐振控制电路及方法
CN115987063A (zh) 一种混模式功率因数校正器及其操作方法
CN102655374B (zh) 用于切换式电源供应器的抖频控制电路及方法
US10924020B1 (en) Prestart control circuit for a switching power converter
CN112701915A (zh) 用于反激电源转换器的局部零电压切换(zvs)及其方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210108

RJ01 Rejection of invention patent application after publication