CN112199308B - 一种用于电力专用芯片的低功耗存储控制器及控制方法 - Google Patents

一种用于电力专用芯片的低功耗存储控制器及控制方法 Download PDF

Info

Publication number
CN112199308B
CN112199308B CN202011354222.5A CN202011354222A CN112199308B CN 112199308 B CN112199308 B CN 112199308B CN 202011354222 A CN202011354222 A CN 202011354222A CN 112199308 B CN112199308 B CN 112199308B
Authority
CN
China
Prior art keywords
flash
module
sub
read
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011354222.5A
Other languages
English (en)
Other versions
CN112199308A (zh
Inventor
黄凯
李鹏
李立浧
习伟
杜俊慧
蒋小文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN202011354222.5A priority Critical patent/CN112199308B/zh
Publication of CN112199308A publication Critical patent/CN112199308A/zh
Application granted granted Critical
Publication of CN112199308B publication Critical patent/CN112199308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种用于电力专用芯片的软硬件结合的低功耗存储控制器，包括总线接口子模块，寄存器子模块，Nor‑Flash SCR配置子模块，读数据缓冲子模块，Nor‑Flash接口协议转换子模块，多路复用器子模块。总线接口子模块实现采样CPU通过AMBA总线发起的读写请求相关的控制信号，地址信号和数据信号，并返回读数据和响应信号；用户通过配置寄存器子模块中的寄存器实现对Nor‑Flash存储器的不同访问模式；Nor‑Flash SCR配置子模块，实现芯片上电时自动完成Nor‑Flash设备配置寄存器配置操作；读数据缓冲子模块，用于暂存从Nor‑Flash返回的高位宽数据信息；Nor‑Flash接口协议转换子模块，实现将总线接口子模块采样到的读写操作时序转换为Nor‑Flash端口协议时序。

Description

一种用于电力专用芯片的低功耗存储控制器及控制方法
技术领域
本发明属于低功耗存储器控制领域，具体是一种用于电力专用芯片的软硬件结合的低功耗存储控制器及控制方法。
背景技术
NOR-Flash是一种非易失性存储器，既可重复擦写，又可在掉电情况下保存数据，具有较好的灵活性。由于NOR-Flash的地址线和数据线分开，处理器可以随机读取存储器上的任何区域，符合CPU的指令执行要求。而且NOR-Flash具有低成本，高安全的特性。因此NOR-Flash在电力专用芯片中广泛应用于程序存储。
电力专用芯片广泛用于电力工业领域，很多电力专用芯片都内置于电池供电的电子设备中，对续航能力有很高的要求。例如在用电信息采集的应用中，对系统的功耗有严格的要求，在电池供电的情况下要求系统正常工作长达十年以上。可见低功耗是电力专用芯片的重要指标。
NOR-Flash越来越广泛地作为电力专用芯片内部的程序存储空间，而Flash读取操作会产生较大功耗，因此降低电力专用芯片中CPU访问NOR-Flash带来的功耗显得十分必要。
发明内容
为了解决现有技术中存在的上述技术问题，本发明提出了一种用于电力专用芯片的软硬件结合的低功耗存储控制器及控制方法。具体技术方案如下：
一种用于电力专用芯片的软硬件结合的低功耗存储控制器，包括总线接口子模块，寄存器子模块，Nor-Flash SCR配置子模块，读数据缓冲子模块，Nor-Flash接口协议转换子模块，多路复用器子模块，
所述总线接口子模块，用于采样CPU通过AMBA总线发起的读写请求相关的控制信号、地址信号和数据信号，并返回读数据和响应信号；
所述寄存器子模块，通过配置寄存器子模块中的寄存器实现对Nor-Flash存储器的不同访问模式；
所述Nor-Flash SCR配置子模块，用于芯片上电时自动完成Nor-Flash设备配置寄存器配置操作；
所述读数据缓冲子模块，用于暂存从Nor-Flash存储器返回的高位宽数据信息；
所述Nor-Flash接口协议转换子模块，配合寄存器子模块，实现将总线接口子模块采样到的读写操作时序转换为Nor-Flash端口协议时序；
所述多路复用器子模块，实现选择由Nor-Flash SCR配置子模块或Nor-Flash接口协议转换子模块产生的Nor-Flash端口控制信号输出到Nor-Flash存储器。
进一步的，所述总线接口子模块对于CPU通过AMBA总线发起的Nor-Flash存储器写访问请求，将地址和数据信息输出给Nor-Flash接口协议转换子模块，对于CPU通过AMBA总线发起的Nor-Flash存储器读访问请求，将Nor-Flash存储器或读数据缓冲子模块返回的数据信息输出给CPU。
进一步的，所述不同访问模式包括整片擦除操作，页擦除操作，写操作，普通读操作，VREAD读操作，RECALL读操作或LVCTL读操作。
进一步的，所述寄存器子模块还用于Nor-Flash存储器不同读操作模式下时序参数配置。
进一步的，所述Nor-Flash SCR配置子模块在配置操作结束后关断Nor-Flash SCR配置子模块的时钟。
进一步的，所述高位宽数据信息由总线接口子模块从读数据缓冲子模块取走对应位宽的数据返回给CPU。
进一步的，对于CPU通过AMBA总线发起的Nor-Flash存储器读访问请求，所述读数据缓冲子模块首先判断读地址是否位于当前数据缓冲器地址中，若是，则直接从读数据缓冲子模块返回对应位宽的数据给总线接口子模块，不访问Nor-Flash存储器；否则向Nor-Flash接口协议转换子模块发起Nor-Flash存储器读访问请求。
一种用于电力专用芯片的软硬件结合的低功耗存储控制方法，包括控制整片擦除操作，页擦除操作，写操作，普通读操作，VREAD读操作，RECALL读操作，LVCTL读操作，
（1）对Nor-Flash存储器进行整片擦除操作时，用户首先查询寄存器子模块的状态寄存器，若Nor-Flash控制器空闲，则可配置寄存器子模块的控制寄存器的整片擦除控制寄存器位，并配置擦除启动位发起整片擦除操作请求，Nor-Flash接口协议转换子模块向Nor-Flash存储器输出整片擦除操作时序信号，并返回整片擦除操作完成状态；对Nor-Flash存储器进行页擦除操作时，用户首先查询寄存器子模块的状态寄存器，若Nor-Flash控制器空闲，则可配置寄存器子模块的控制寄存器的页擦除控制寄存位，及页地址寄存器，并配置擦除启动位发起页擦除操作请求，Nor-Flash接口协议转换子模块向Nor-Flash存储器输出页擦除操作时序信号，并返回页擦除操作完成状态；
（2）对Nor-Flash存储器进行写操作时，用户首先查询寄存器子模块的状态寄存器，若Nor-Flash控制器空闲，则可配置寄存器子模块的控制寄存器的写操作控制寄存器位，然后CPU通过AMBA总线发起Nor-Flash存储器写访问请求，Nor-Flash接口协议转换子模块向Nor-Flash存储器输出写操作时序信号；
（3）对Nor-Flash存储器进行读操作时，用户首先查询寄存器子模块的状态寄存器，若Nor-Flash控制器空闲，则可配置寄存器子模块的控制寄存器的读模式控制寄存器位，包括普通读模式，VREAD读模式，RECALL读模式，LVCTL读模式，并配置相应的读周期数寄存器位，然后CPU通过AMBA总线发起Nor-Flash存储器读访问请求，Nor-Flash接口协议转换子模块给Nor-Flash存储器输出读操作时序信号。
进一步的，对Nor-Flash存储器进行读操作时，将访问地址按照数据缓冲器的地址位宽对齐，降低对Nor-Flash存储器的访问次数；通过对用户程序中插入空操作伪指令，使指令地址按照数据缓冲器的地址位宽对齐，则CPU取指过程中对Nor-Flash存储器进行读访问时，减少对Nor-Flash存储器的直接访问次数，降低功耗。
本发明用于电力专用芯片，通过软硬件结合的方式，有效降低了Nor-Flash读取访问功耗，提高了电子设备的续航能力。
附图说明
图1是本发明实施例一中Nor-Flash控制器整体框架示意图。
图2是本发明实施例二中Nor-Flash控制流程图。
具体实施方式
以下结合附图和具体实施例对本发明作具体的介绍。
本发明实施例一提供Nor-Flash控制器整体框架图。如图1所示，该低功耗Nor-Flash控制器主要包括总线接口子模块10，寄存器子模块20，Nor-Flash SCR配置子模块30，读数据缓冲子模块40，Nor-Flash接口协议转换子模块50，多路复用器子模块60。其中：
总线接口子模块10，对于CPU通过AMBA总线发起的Nor-Flash存储器写访问请求，将地址和数据信息输出给Nor-Flash接口协议转换子模块50，对于CPU通过AMBA总线发起的Nor-Flash存储器读访问请求，将Nor-Flash存储器或读数据缓冲子模块40返回的数据信息输出给CPU，并返回响应信号。
寄存器子模块20，用于配置对Nor-Flash存储器的不同访问模式，包括整片擦除操作，页擦除操作，写操作，普通读操作，VREAD读操作，RECALL读操作，LVCTL读操作。并可用于Nor-Flash存储器不同读操作模式下时序参数配置。
Nor-Flash SCR配置子模块30，用于每次芯片上电时自动完成Nor-Flash设备配置寄存器配置操作，并在配置操作结束后关断SCR配置子模块30的时钟，减少功耗消耗。
读数据缓冲子模块40，用于暂存从Nor-Flash返回的高位宽数据信息，总线接口子模块10从读数据缓冲子模块40取走对应位宽的数据返回给CPU。
Nor-Flash接口协议转换子模块50，实现将总线接口子模块10采样到的读写操作时序转换为Nor-Flash端口协议时序。
多路复用器子模块60，实现选择Nor-Flash SCR配置子模块30或Nor-Flash接口协议转换子模块50产生的Nor-Flash端口控制信号输出到Nor-Flash。
如图2所示，本发明实施例二提供Nor-Flash控制器访问Nor-Flash的流程图。
Nor-Flash存储器在进行写操作之前必须先进行擦除操作。本发明提供的Nor-Flash控制器既可以对Nor-Flash存储器进行整片擦除，也可以对Nor-Flash存储器进行页擦除。
对Nor-Flash存储器进行整片擦除操作时，用户首先查询寄存器子模块20的状态寄存器，若Nor-Flash控制器空闲，则可配置寄存器子模块20的控制寄存器的整片擦除控制寄存器位，并配置擦除启动位发起整片擦除操作请求，Nor-Flash接口协议转换子模块50通过多路复用器子模块60向Nor-Flash存储器输出整片擦除操作时序信号，并返回整片擦除操作完成状态；对Nor-Flash存储器进行页擦除操作时，用户首先查询寄存器子模块20的状态寄存器，若Nor-Flash控制器空闲，则可配置寄存器子模块20的控制寄存器的页擦除控制寄存器位，及页地址寄存器，并配置擦除启动位发起页擦除操作请求，Nor-Flash接口协议转换子模块50通过多路复用器子模块60向Nor-Flash存储器输出页擦除操作时序信号，并返回页擦除操作完成状态。
对Nor-Flash存储器进行写操作时，用户首先查询寄存器子模块20的状态寄存器，若Nor-Flash控制器空闲，则可配置寄存器子模块20的控制寄存器的写操作控制寄存器位，然后CPU通过AMBA总线发起Nor-Flash存储器写访问请求，总线接口子模块10将采样到的地址和数据信号输出给Nor-Flash接口协议转换子模块50，Nor-Flash接口协议转换子模块50通过多路复用器子模块60向Nor-Flash存储器输出写操作时序信号，并返回操作完成状态。
对Nor-Flash存储器进行读操作时，用户首先查询寄存器子模块20的状态寄存器，若Nor-Flash控制器空闲，则可配置寄存器子模块20的控制寄存器的读模式控制寄存器位，包括普通读模式，VREAD读模式，RECALL读模式，LVCTL读模式，并配置相应的读周期数寄存器位。其中，普通读模式读取速度最快，VREAD读模式和RECALL读模式通过降低读取速度来降低功耗，而LVCTL读模式通过降低Nor-Flash存储器的供电电压来降低功耗，LVCTL读模式的读取速度比普通读模式慢，但比VREAD读模式和RECALL读模式快。然后CPU通过AMBA总线发起Nor-Flash存储器读访问请求，采样AMBA总线发起的读访问请求和地址信号，读数据缓冲子模块40首先判断读地址是否位于当前数据缓冲器地址中，若是，则直接从读数据缓冲子模块40读取对应位宽的数据给总线接口子模块，并返回读操作完成状态，否则向Nor-Flash接口协议转换子模块发起Nor-Flash存储器读访问请求。Nor-Flash接口协议转换子模块50通过多路复用器子模块60给Nor-Flash存储器输出读操作时序信号，等待相应的读周期数后Nor-Flash接口协议转换子模块50将Nor-Flash存储器读取地址的数据返回给总线接口子模块10，总线接口子模块10将数据和响应返回给CPU，并返回读操作完成状态。
对Nor-Flash存储器进行读操作时，若访问地址按照读数据缓冲子模块40中的数据缓冲器的地址位宽对齐时，则可大大降低对Nor-Flash存储器的访问次数，通过访问数据缓冲器返回读数据，进而减少功耗消耗。通过对用户程序中插入空操作伪指令，使指令地址按照数据缓冲器的地址位宽对齐，则CPU取指过程中对Nor-Flash存储器进行读访问时，将减少对Nor-Flash存储器的直接访问次数，降低功耗。用户可在对Nor-Flash存储器进行写入程序时，首先将用户程序中频繁访问的程序段插入空操作伪指令，使该段用户程序按照数据缓冲器的地址位宽对齐，然后将用户程序写入Nor-Flash存储器。则CPU通过对Nor-Flash存储器读访问来取指时，读数据缓冲子模块40首先判断读地址是否位于当前数据缓冲器地址中，若是，则直接从读数据缓冲子模块40返回对应位宽的数据给总线接口子模块，不访问Nor-Flash存储器，节省功耗消耗；否则向Nor-Flash接口协议转换子模块发起Nor-Flash存储器读访问请求。

Claims (6)

1.一种用于电力专用芯片的软硬件结合的低功耗存储控制器，包括总线接口子模块（10），寄存器子模块（20），Nor-Flash SCR配置子模块（30），读数据缓冲子模块（40），Nor-Flash接口协议转换子模块（50），多路复用器子模块（60），所述总线接口子模块（10）对于CPU通过AMBA总线发起的Nor-Flash存储器写访问请求，将地址和数据信息输出给Nor-Flash接口协议转换子模块（50），对于CPU通过AMBA总线发起的Nor-Flash存储器读访问请求，将Nor-Flash存储器或读数据缓冲子模块（40）返回的数据信息输出给CPU，高位宽数据信息由总线接口子模块（10）从读数据缓冲子模块（40）取走对应位宽的数据返回给CPU；对于CPU通过AMBA总线发起的Nor-Flash存储器读访问请求，所述读数据缓冲子模块（40）首先判断读地址是否位于当前数据缓冲器地址中，若是，则直接从读数据缓冲子模块（40）返回对应位宽的数据给总线接口子模块（10），不访问Nor-Flash存储器；否则向Nor-Flash接口协议转换子模块（50）发起Nor-Flash存储器读访问请求；其特征在于：
所述总线接口子模块（10），用于采样CPU通过AMBA总线发起的读写请求相关的控制信号、地址信号和数据信号，并返回读数据和响应信号；
所述寄存器子模块（20），通过配置寄存器子模块（20）中的寄存器实现对Nor-Flash存储器的不同访问模式；
所述Nor-Flash SCR配置子模块（30），用于芯片上电时自动完成Nor-Flash设备配置寄存器配置操作；
所述读数据缓冲子模块（40），用于暂存从Nor-Flash存储器返回的高位宽数据信息；
所述Nor-Flash接口协议转换子模块（50），配合寄存器子模块（20），实现将总线接口子模块采样到的读写操作时序转换为Nor-Flash端口协议时序；
所述多路复用器子模块（60），实现选择由Nor-Flash SCR配置子模块（30）或Nor-Flash接口协议转换子模块（50）产生的Nor-Flash端口控制信号输出到Nor-Flash存储器。
2.根据权利要求1所述的一种用于电力专用芯片的软硬件结合的低功耗存储控制器，其特征在于：所述不同访问模式包括整片擦除操作，页擦除操作，写操作，普通读操作，VREAD读操作，RECALL读操作或LVCTL读操作。
3.根据权利要求1所述的一种用于电力专用芯片的软硬件结合的低功耗存储控制器，其特征在于：所述寄存器子模块（20）还用于Nor-Flash存储器不同读操作模式下时序参数配置。
4.根据权利要求1所述的一种用于电力专用芯片的软硬件结合的低功耗存储控制器，其特征在于：所述Nor-Flash SCR配置子模块（30）在配置操作结束后关断Nor-Flash SCR配置子模块（30）的时钟。
5.一种使用如权利要求1-4之一所述的一种用于电力专用芯片的软硬件结合的低功耗存储控制器的低功耗存储控制方法，包括控制整片擦除操作，页擦除操作，写操作，普通读操作，VREAD读操作，RECALL读操作，LVCTL读操作，其特征在于：
（1）对Nor-Flash存储器进行整片擦除操作时，用户首先查询寄存器子模块的状态寄存器，若Nor-Flash控制器空闲，则配置寄存器子模块的控制寄存器的整片擦除控制寄存器位，并配置擦除启动位发起整片擦除操作请求，Nor-Flash接口协议转换子模块向Nor-Flash存储器输出整片擦除操作时序信号，并返回整片擦除操作完成状态；对Nor-Flash存储器进行页擦除操作时，用户首先查询寄存器子模块的状态寄存器，若Nor-Flash控制器空闲，则配置寄存器子模块的控制寄存器的页擦除控制寄存位，及页地址寄存器，并配置擦除启动位发起页擦除操作请求，Nor-Flash接口协议转换子模块向Nor-Flash存储器输出页擦除操作时序信号，并返回页擦除操作完成状态；
（2）对Nor-Flash存储器进行写操作时，用户首先查询寄存器子模块的状态寄存器，若Nor-Flash控制器空闲，则配置寄存器子模块的控制寄存器的写操作控制寄存器位，然后CPU通过AMBA总线发起Nor-Flash存储器写访问请求，Nor-Flash接口协议转换子模块向Nor-Flash存储器输出写操作时序信号；
（3）对Nor-Flash存储器进行读操作时，用户首先查询寄存器子模块的状态寄存器，若Nor-Flash控制器空闲，则配置寄存器子模块的控制寄存器的读模式控制寄存器位，包括普通读模式，VREAD读模式，RECALL读模式，LVCTL读模式，并配置相应的读周期数寄存器位，然后CPU通过AMBA总线发起Nor-Flash存储器读访问请求，Nor-Flash接口协议转换子模块给Nor-Flash存储器输出读操作时序信号。
6.根据权利要求5所述的一种使用所述的一种用于电力专用芯片的软硬件结合的低功耗存储控制器的低功耗存储控制方法，其特征在于：对Nor-Flash存储器进行读操作时，将访问地址按照数据缓冲器的地址位宽对齐，降低对Nor-Flash存储器的访问次数；通过对用户程序中插入空操作伪指令，使指令地址按照数据缓冲器的地址位宽对齐，则CPU取指过程中对Nor-Flash存储器进行读访问时，减少对Nor-Flash存储器的直接访问次数，降低功耗。
CN202011354222.5A 2020-11-26 2020-11-26 一种用于电力专用芯片的低功耗存储控制器及控制方法 Active CN112199308B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011354222.5A CN112199308B (zh) 2020-11-26 2020-11-26 一种用于电力专用芯片的低功耗存储控制器及控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011354222.5A CN112199308B (zh) 2020-11-26 2020-11-26 一种用于电力专用芯片的低功耗存储控制器及控制方法

Publications (2)

Publication Number Publication Date
CN112199308A CN112199308A (zh) 2021-01-08
CN112199308B true CN112199308B (zh) 2021-03-30

Family

ID=74033945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011354222.5A Active CN112199308B (zh) 2020-11-26 2020-11-26 一种用于电力专用芯片的低功耗存储控制器及控制方法

Country Status (1)

Country Link
CN (1) CN112199308B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116521466B (zh) * 2023-07-03 2023-09-15 武汉芯必达微电子有限公司 一种嵌入式Flash内建自测试的电路与方法
CN117118828B (zh) * 2023-10-23 2024-01-23 上海芯联芯智能科技有限公司 一种协议转换器、电子设备及一种配置方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161137B (zh) * 2015-08-27 2019-04-19 大唐微电子技术有限公司 一种MLC架构中Nand Flash控制器电路实现装置

Also Published As

Publication number Publication date
CN112199308A (zh) 2021-01-08

Similar Documents

Publication Publication Date Title
US7657696B2 (en) Method to detect NAND-flash parameters by hardware automatically
CN112199308B (zh) 一种用于电力专用芯片的低功耗存储控制器及控制方法
US7916557B2 (en) NAND interface
KR100921787B1 (ko) 낸드 플래시 메모리 제어장치
EP2022059B1 (en) Method and apparatus for improving storage performance using a background erase
JP4643729B2 (ja) インタリーブ制御装置、インタリーブ制御方法及びメモリシステム
US8285917B2 (en) Apparatus for enhancing flash memory access
US8489843B2 (en) Configurable memory device
CN106802870B (zh) 一种高效的嵌入式系统芯片Nor-Flash控制器及控制方法
CN101467213A (zh) 具有比命令-与-地址-加载频率大的数据写入频率的nand系统
US7197590B2 (en) Method and apparatus for connecting LPC bus and serial flash memory
CN112863560B (zh) 存储器设备、控制存储器设备的方法和主机设备
TWI533135B (zh) 記憶體存取方法、記憶體存取控制方法、記憶體裝置與記憶體控制器
CN109471819A (zh) 为来自主机的读取请求提供短的读取响应时间的存储设备
CN106649137B (zh) 一种Nand Flash坏块管理方法、装置及存储器
CN115080471A (zh) 基于FPGA的nand flash接口控制器及读写方法
CN112256203B (zh) Flash存储器的写入方法、装置、设备、介质及系统
US20100153622A1 (en) Data Access Controller and Data Accessing Method
CN108538332B (zh) 与非门闪存的读取方法
US8356202B2 (en) System and method for reducing power consumption in a device using register files
US20130132659A1 (en) Microcontroller and method of controlling microcontroller
Li et al. A novel multiple dies parallel nand flash memory controller for high-speed data storage
CN109726149B (zh) 一种axi总线访问nand flash的方法及装置
US7516290B2 (en) Memory controller
JP2008021396A (ja) コントローラ及びメモリシステム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant