CN112188610A - 一种突发密集数据融合处理及高精度同步装置及其方法 - Google Patents

Abstract

本发明涉及一种突发密集数据融合处理及高精度同步装置及其方法，其技术特点是：本发明包括：FPGA、CPU和调制器，两路信号通过FPGA内部模块的处理，后通过CPU使用VxWorks并采取中断自旋锁机制生成新波形输入调制器进行信号调制。本发明通过利用FPGA具有逻辑设计灵活、处理速度快、可并行处理等特点，在FPGA内完成两路存在传输延时数据的异步加权、同步叠加，较常规的两路信号单独接收、融合处理方式减少一半的中断处理和缩短了加权、叠加运算的时间，大大提升了融合速度、降低了CPU负担；利用中断自旋锁机制保障数据处理的强实时性，硬件发射脉冲机制保障了辐射波形数据高精度同步发射。

Description

一种突发密集数据融合处理及高精度同步装置及其方法

技术领域

本发明属于计算机通信领域，尤其是一种突发密集数据融合处理及高精度同步装置及其方法。

背景技术

据进行幅相融合处理后再发送调制器进行辐射，而传输路径的变化造成信号到达基站的延时不同，给数据实时融合处理造成困难。此外，还存在不同信号发射基站需同步辐射信号的应用场景，同样面临传输路径变化造成延时不一影响同步辐射问题。典型的解决信号延迟可用预先装订补偿、同步脉冲的方式。但是在面对突发密集波形数据时，因信号非周期性无法采取预先装订补偿方式，通常采取同步脉冲基准信号方式。在同步脉冲发送前产生同步基准信号，通过同步基准信号完成传输延迟的测量，使用该测量值对后续时刻的同步信号进行实时补偿。因突发密集数据最小帧间隔可达到1ms左右，对数据融合实时性提出很高的要求。传统同步处理方式忽略处理器数据处理时间差异，这种处理方式不能满足高精度同步辐射要求。

发明内容

本发明的目的在于克服现有技术的不足，提出一种突发密集数据融合处理及高精度同步装置及其方法，能够解决不同站点传输路径变化造成信号延时不同影响数据融合实时性和不同基站同步信号发射存在差异的问题。

本发明解决其技术问题是采取以下技术方案实现的：

一种突发密集数据融合处理及高精度同步装置，包括FPGA、CPU和调制器，所述FPGA输入端接收第一从站和第二从站发射的并行信号同步脉冲，FPGA包括：第一数据通道、第二数据通道、第一信号通道、第二信号通道、叠加运算模块、与运算模块、延时处理模块和中断请求模块，其中第一数据通道包括第一数据通道数据接收处理模块、第一数据通道FIFO和第一数据通道加权运算模块，第一数据通道数据接收处理模块、第一数据通道FIFO和第一数据通道加权运算模块依次连接，第一数据通道数据接收处理模块的输出端连接第一数据通道加权运算模块输入端；第二数据通道包括第二数据通道数据接收处理模块、第二数据通道FIFO和第二数据通道加权运算模块，第二数据通道包括第二数据通道数据接收处理模块、第二数据通道FIFO和第二数据通道加权运算模块依次连接，第二数据通道数据接收处理模块输出端连接第二数据通道加权运算模块输入端；第一信号通道包括第一信号通道信号检测处理模块,第二信号通道包括第二信号通道信号检测处理模块，第一数据通道输出端和第二数据通道输出端分别连接叠加运算模块输入端，第一信号通道输出端、第二信号通道输出端和叠加运算模块的输出端分别连接与运算模块输入端，与运算模块输出端连接延时处理模块输入端，延时处理模块输出端和叠加运算模块输出端分别连接中断请求模块输入端，叠加运算模块输出端和中断请求输出端分别连接CPU输入端，CPU输出端连接调制器。

一种突发密集数据融合处理及高精度同步装置的方法，包括以下步骤：

步骤1、第一从站和第二从站发送数据和脉冲；

步骤2、第一数据通道和第一信号通道接收并处理信号发生第一从站的数据与脉冲，第二数据通道和第二信号通道接收并处理信号发生第二从站的数据与脉冲；

步骤3、叠加运算模块处理第一数据通道和第二数据通道输出的数据，与运算模块、延时处理模块和中断请求模块处理第一信号通道和第二信号通道输出的信号；

步骤4、CPU通过算法对FPGA的输出进行计算，同时通过VxWorks采取中断自旋锁机制保证CPU计算效率，并发送至调制器生成新波形。

而且，所述步骤2中第一数据通道和第二数据通道处理数据的实现方法为：第一数据通道的数据接收处理模块检测接收到的第一从站的有效数据，按照地址将数据缓存在FIFO后，发送加权使能信号启动加权运算模块对数据进行加权运算；第二数据通道的数据接收处理模块检测接收到的第二从站的有效数据，按照地址将数据缓存在FIFO后，发送加权使能信号启动加权运算模块对数据进行加权运算。

而且，所述步骤2中第一信号通道和第二信号通道处理信号的实现方法为：第一信号通道的信号检测处理模块测接收到的信号发生第一从站的同步脉冲后转化为同步信号1；第二信号通道的信号检测处理模块测接收到的信号发生第二从站的同步脉冲后转化为同步信号2。

而且，所述步骤3的具体实现方法为：第一数据通道的加权运算模块在将所有FIFO中所有波形数据处理后产生结束标志信号，并且第二数据通道的加权运算模块在将所有FIFO中所有波形数据处理后产生结束标志信号后，叠加运算模块采用超前进位加法方式进行运算，叠加运算结束后通过中断请求处理模块向CPU提请中断，CPU响应中断后读取数据；第一信号通道和第二信号通道输出同步信号至与运算模块，叠加运算模块结束信号使能与运算模块，同步信号经过延时处理后生成发射脉冲，发射脉冲输入中断请求处理模块通知CPU向调制器发送波形数据。

而且，所述步骤4中的中断自旋锁包括：中断自旋锁的初始化、中断自旋锁的获取和中断自旋锁的释放。

而且，所述中断自旋锁的初始化的实现方法为：先设置自旋锁未被处理器核占用状态；然后自旋锁在处理器核下状态设置为未使用自旋锁。

而且，所述中断自旋锁的获取包括以下步骤：

⑴、关闭当前处理器核中断，取得中断信号，并利用原子操作获取处理器核锁；

⑵、判断是否成功获取锁，若成功获取锁，则取锁成功，将当前中断信号及任务控制块指针保存到自旋锁结构中，否则进入取锁等待状态并进行⑶；

⑶、循环取锁直到取到锁或自旋次数达到最大次数，判断处理器核是否为当前核且取锁成功，若断处理器核为当前核且取锁成功，则将当前中断信号及任务控制块指针保存到自旋锁结构中，否则进行⑷；

⑷、更改处理器当前核取锁状态，释放中断锁，关闭当前处理器核中断，取得中断号，进入当前核取锁等待状态并进行⑶。

而且，所述中断自旋锁的释放包括以下步骤：

⑴、当前处理器已释放自旋锁；

⑵、判断下一个处理器核能否成功获得锁，若下一个处理器能够成功获得锁，则进行⑶，否则重复⑵；

⑶、设置当前处理器核拥有自旋锁，关闭当前自旋锁中断。

本发明的优点和积极效果是：

本发明包括FPGA、CPU和调制器，两路信号通过FPGA内部模块的处理，后通过CPU使用VxWorks并采取中断自旋锁机制生成新波形输入调制器进行信号调制。本发明通过利用FPGA具有逻辑设计灵活、处理速度快、可并行处理等特点，在FPGA内完成两路存在传输延时数据的异步加权、同步叠加，较常规的两路信号单独接收、融合处理方式减少一半的中断处理和缩短了加权、叠加运算的时间，大大提升了融合速度、降低了CPU负担；利用中断自旋锁机制保障数据处理的强实时性，硬件发射脉冲机制保障了辐射波形数据高精度同步发射。

附图说明

图1是本发明的硬件结构框图；

图2是本发明数据帧格式定义图；

图3是本发明获取中断自旋锁流程图；

图4是本发明释放中断自旋锁流程图。

具体实施方式

以下结合附图对本发明做进一步详述。

一种突发密集数据融合处理及高精度同步装置，如图1所示，包括FPGA、CPU和调制器，所述FPGA输入端接收第一从站和第二从站发射的并行信号同步脉冲，FPGA包括：第一数据通道、第二数据通道、第一信号通道、第二信号通道、叠加运算模块、与运算模块、延时处理模块和中断请求模块，其中第一数据通道包括第一数据通道数据接收处理模块、第一数据通道FIFO和第一数据通道加权运算模块，第一数据通道数据接收处理模块、第一数据通道FIFO和第一数据通道加权运算模块依次连接，第一数据通道数据接收处理模块的输出端连接第一数据通道加权运算模块输入端；第二数据通道包括第二数据通道数据接收处理模块、第二数据通道FIFO和第二数据通道加权运算模块，第二数据通道包括第二数据通道数据接收处理模块、第二数据通道FIFO和第二数据通道加权运算模块依次连接，第二数据通道数据接收处理模块输出端连接第二数据通道加权运算模块输入端；第一信号通道包括第一信号通道信号检测处理模块,第二信号通道包括第二信号通道信号检测处理模块，第一数据通道输出端和第二数据通道输出端分别连接叠加运算模块输入端，第一信号通道输出端、第二信号通道输出端和叠加运算模块的输出端分别连接与运算模块输入端，与运算模块输出端连接延时处理模块输入端，延时处理模块输出端和叠加运算模块输出端分别连接中断请求模块输入端，叠加运算模块输出端和中断请求输出端分别连接CPU输入端，CPU输出端连接调制器。

一种突发密集数据融合处理及高精度同步装置的方法，其特征在于包括以下步骤：

步骤1、第一从站和第二从站发送数据和脉冲。

在本步骤中，第一从站和第二从站的发送波形数据由21位并行信号组成，如图2所示，包括第21位D20、第20位D19、第19位D18、第18位D17、第17位D16、第16位D15、第15位D14、第14位D13、第13位D12、第12位D11、第11位D10、第10位D9、第9位D8、第8位D7、第7位D6、第6位D5、第5位D4、第4位D3、第3位D2、第2位D1和第1位D0，其中D20为数据最高位，电平为0时表示通道上的数据有效，FPGA启动数据接收，当D20电平为0，D19、D18、D17和D16电平分别为1、1、1、0，D15、D14、D13、D12、D11、D10、D9、D8、D7、D6、D5、D4、D3、D2、D1和D0都为1时，表示一帧数据结束。

步骤2、第一数据通道和第一信号通道接收并处理信号发生第一从站的数据与脉冲，第二数据通道和第二信号通道接收并处理信号发生第二从站的数据与脉冲。

在本步骤中，第一数据通道和第二数据通道处理数据的实现方法为：第一数据通道的数据接收处理模块检测接收到的第一从站的一帧并行信号，按照地址将数据缓存在FIFO后，发送加权使能信号启动加权运算模块对数据进行加权运算；第二数据通道的数据接收处理模块检测接收到的第二从站的一帧并行信号，按照地址将数据缓存在FIFO后，发送加权使能信号启动加权运算模块对数据进行加权运算，其中一帧数据包括14个16位数据，加权运算为16位定点乘以8位浮点运算，运算结果按照4舍5入原则进行取整，保存在14个16位数据缓存中；第一信号通道和第二信号通道处理信号的实现方法为：第一信号通道的信号检测处理模块测接收到的信号发生第一从站的同步脉冲后转化为同步信号1；第二信号通道的信号检测处理模块测接收到的信号发生第二从站的同步脉冲后转化为同步信号2。

步骤3、叠加运算模块处理第一数据通道和第二数据通道输出的数据，与运算模块、延时处理模块和中断请求模块处理第一信号通道和第二信号通道输出的信号。

在本步骤的具体实现方法为：第一数据通道的加权运算模块在将所有FIFO中所有波形数据处理后产生结束标志信号，并且第二数据通道的加权运算模块在将所有FIFO中所有波形数据处理后产生结束标志信号后，叠加运算模块采用超前进位加法方式CH1×α+CH2×(1-α)进行运算，其中α为0-1之间的小数，叠加运算结束后通过中断请求处理模块向CPU提请中断，CPU响应中断后读取数据；第一信号通道和第二信号通道输出同步信号至与运算模块，叠加运算模块结束信号使能与运算模块，同步信号经过100uS延时处理后生成发射脉冲，其中100uS延时为系统预设同时延时要求，能够依据系统需求进行设置。

步骤4、CPU通过算法对FPGA的输出进行计算，同时通过VxWorks采取中断自旋锁机制保证CPU在100uS内完成新波形数据生成，并发送至调制器生成新波形。

本步骤中，CPU响应中断后读取数据，并按照专用算法生成新波形数据，在发射脉冲输入中断请求处理模块通知CPU向调制器发送波形数据。

中断自旋锁的结构代码为：

中断自旋锁的初始化：当前任务在使用中断自旋锁之前要对其进行初始化，先将CpuOwner设置为自旋锁未被处理器核占用状态；然后自旋锁在处理器核下状态设置为未使用自旋锁。

中断自旋锁的获取：当前处理器核上的任务获取中断自旋锁是要先判断该锁是否已经被其它的任务或中断取得，如果没有则取锁，改变锁当前状态。若该锁已被其它任务或中断取得，则任务循环等待，直到锁被释放或到达一定的循环次数。其中等待自旋锁过程中的所有操作为原子级，spinLockIsrTake(tSpinLockIsr*pLock)工作流程如图3所示：

⑴、关闭当前处理器核中断，取得中断信号，并利用原子操作获取处理器核锁；

⑵、判断是否成功获取锁，若成功获取锁，则取锁成功，将当前中断信号及任务控制块指针保存到自旋锁结构中，否则进入取锁等待状态并进行⑶；

⑶、循环取锁直到取到锁或自旋次数达到最大次数，判断处理器核是否为当前核且取锁成功，若断处理器核为当前核且取锁成功，则将当前中断信号及任务控制块指针保存到自旋锁结构中，否则进行⑷；

⑷、更改处理器当前核取锁状态，释放中断锁，关闭当前处理器核中断，取得中断号，进入当前核取锁等待状态并进行⑶。

中断自旋锁的释放：当前处理器核上运行的任务在释放自旋锁的同时，应该将在获得该自旋锁时关闭的中断打开。spinLockIsrGive(tSpinLockIsr*pLock)工作流程如图4所示：

⑴、当前处理器已释放自旋锁；

⑵、判断下一个处理器核能否成功获得锁，若下一个处理器能够成功获得锁，则进行⑶，否则重复⑵；

⑶、设置当前处理器核拥有自旋锁，关闭当前自旋锁中断。

需要强调的是，本发明所述的实施例是说明性的，而不是限定性的，因此本发明包括并不限于具体实施方式中所述的实施例，凡是由本领域技术人员根据本发明的技术方案得出的其他实施方式，同样属于本发明保护的范围。

Claims (9)

1.一种突发密集数据融合处理及高精度同步装置，其特征在于：包括FPGA、CPU和调制器，所述FPGA输入端接收第一从站和第二从站发射的并行信号同步脉冲，FPGA包括：第一数据通道、第二数据通道、第一信号通道、第二信号通道、叠加运算模块、与运算模块、延时处理模块和中断请求模块，其中第一数据通道包括第一数据通道数据接收处理模块、第一数据通道FIFO和第一数据通道加权运算模块，第一数据通道数据接收处理模块、第一数据通道FIFO和第一数据通道加权运算模块依次连接，第一数据通道数据接收处理模块的输出端连接第一数据通道加权运算模块输入端；第二数据通道包括第二数据通道数据接收处理模块、第二数据通道FIFO和第二数据通道加权运算模块，第二数据通道包括第二数据通道数据接收处理模块、第二数据通道FIFO和第二数据通道加权运算模块依次连接，第二数据通道数据接收处理模块输出端连接第二数据通道加权运算模块输入端；第一信号通道包括第一信号通道信号检测处理模块,第二信号通道包括第二信号通道信号检测处理模块，第一数据通道输出端和第二数据通道输出端分别连接叠加运算模块输入端，第一信号通道输出端、第二信号通道输出端和叠加运算模块的输出端分别连接与运算模块输入端，与运算模块输出端连接延时处理模块输入端，延时处理模块输出端和叠加运算模块输出端分别连接中断请求模块输入端，叠加运算模块输出端和中断请求输出端分别连接CPU输入端，CPU输出端连接调制器。

2.一种如权利要求1所述的突发密集数据融合处理及高精度同步装置的方法，其特征在于包括以下步骤：

步骤1、第一从站和第二从站发送数据和脉冲；

步骤2、第一数据通道和第一信号通道接收并处理信号发生第一从站的数据与脉冲，第二数据通道和第二信号通道接收并处理信号发生第二从站的数据与脉冲；

步骤3、叠加运算模块处理第一数据通道和第二数据通道输出的数据，与运算模块、延时处理模块和中断请求模块处理第一信号通道和第二信号通道输出的信号；

步骤4、CPU通过算法对FPGA的输出进行计算，同时通过VxWorks采取中断自旋锁机制保证CPU计算效率，并发送至调制器生成新波形。

3.根据权利要求2所述的一种突发密集数据融合处理及高精度同步装置的方法，其特征在于：所述步骤2中第一数据通道和第二数据通道处理数据的实现方法为：第一数据通道的数据接收处理模块检测接收到的第一从站的有效数据，按照地址将数据缓存在FIFO后，发送加权使能信号启动加权运算模块对数据进行加权运算；第二数据通道的数据接收处理模块检测接收到的第二从站的有效数据，按照地址将数据缓存在FIFO后，发送加权使能信号启动加权运算模块对数据进行加权运算。

4.根据权利要求2所述的一种突发密集数据融合处理及高精度同步装置的方法，其特征在于：所述步骤2中第一信号通道和第二信号通道处理信号的实现方法为：第一信号通道的信号检测处理模块测接收到的信号发生第一从站的同步脉冲后转化为同步信号1；第二信号通道的信号检测处理模块测接收到的信号发生第二从站的同步脉冲后转化为同步信号2。

5.根据权利要求2所述的一种突发密集数据融合处理及高精度同步装置的方法，其特征在于：所述步骤3的具体实现方法为：第一数据通道的加权运算模块在将所有FIFO中所有波形数据处理后产生结束标志信号，并且第二数据通道的加权运算模块在将所有FIFO中所有波形数据处理后产生结束标志信号后，叠加运算模块采用超前进位加法方式进行运算，叠加运算结束后通过中断请求处理模块向CPU提请中断，CPU响应中断后读取数据；第一信号通道和第二信号通道输出同步信号至与运算模块，叠加运算模块结束信号使能与运算模块，同步信号经过延时处理后生成发射脉冲，发射脉冲输入中断请求处理模块通知CPU向调制器发送波形数据。

6.根据权利要求2所述的一种突发密集数据融合处理及高精度同步装置的方法，其特征在于：所述步骤4中的中断自旋锁包括：中断自旋锁的初始化、中断自旋锁的获取和中断自旋锁的释放。

7.根据权利要求6所述的一种突发密集数据融合处理及高精度同步装置的方法，其特征在于：所述中断自旋锁的初始化的实现方法为：先设置自旋锁未被处理器核占用状态；然后自旋锁在处理器核下状态设置为未使用自旋锁。

8.根据权利要求6所述的一种突发密集数据融合处理及高精度同步装置的方法，其特征在于：所述中断自旋锁的获取包括以下步骤：

⑴、关闭当前处理器核中断，取得中断信号，并利用原子操作获取处理器核锁；

⑵、判断是否成功获取锁，若成功获取锁，则取锁成功，将当前中断信号及任务控制块指针保存到自旋锁结构中，否则进入取锁等待状态并进行⑶；

⑶、循环取锁直到取到锁或自旋次数达到最大次数，判断处理器核是否为当前核且取锁成功，若断处理器核为当前核且取锁成功，则将当前中断信号及任务控制块指针保存到自旋锁结构中，否则进行⑷；

⑷、更改处理器当前核取锁状态，释放中断锁，关闭当前处理器核中断，取得中断号，进入当前核取锁等待状态并进行⑶。

9.根据权利要求6所述的一种突发密集数据融合处理及高精度同步装置的方法，其特征在于：所述中断自旋锁的释放包括以下步骤：

⑴、当前处理器已释放自旋锁；

⑵、判断下一个处理器核能否成功获得锁，若下一个处理器能够成功获得锁，则进行⑶，否则重复⑵；

⑶、设置当前处理器核拥有自旋锁，关闭当前自旋锁中断。

Images