CN112185435A - 电子装置、存储器装置及其存储数据的读取方法 - Google Patents

电子装置、存储器装置及其存储数据的读取方法 Download PDF

Info

Publication number
CN112185435A
CN112185435A CN201910596967.3A CN201910596967A CN112185435A CN 112185435 A CN112185435 A CN 112185435A CN 201910596967 A CN201910596967 A CN 201910596967A CN 112185435 A CN112185435 A CN 112185435A
Authority
CN
China
Prior art keywords
additional information
storage
data
circuit
storage data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910596967.3A
Other languages
English (en)
Inventor
张钦鸿
张坤龙
陈耕晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CN201910596967.3A priority Critical patent/CN112185435A/zh
Publication of CN112185435A publication Critical patent/CN112185435A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Storage Device Security (AREA)

Abstract

本发明公开了一种电子装置、存储器装置以及存储数据的读取方法，该存储器装置包含储存电路、存储器电路、附加信息产生电路以及输入输出接口。储存电路储存指定数据长度信息。存储器电路依据读取指令产生至少一存储数据。附加信息产生电路依据指定数据长度信息以针对各存储数据进行附加信息运算，以产生对应各存储数据的附加信息。输入输出接口接收读取指令以及依序输出至少一存储数据以及对应的附加信息。

Description

电子装置、存储器装置及其存储数据的读取方法
技术领域
本发明是有关于一种电子装置、存储器装置、存储数据的读取方法，且特别是有关于一种具有附加信息产生电路的电子装置及其存储器装置，以及其存储数据的读取方法。
背景技术
为了确认所传输的数据的完整性，存储器装置通常会针对被读取的存储数据附加对应的一段信息，例如信息验证码(Message authentication code，MAC)。信息验证码是经过特定演算法后产生的一小段信息，检查某段信息的完整性，以及作为信息的身分验证。信息验证码可以用来检查在信息传递过程中，其内容是否被更改过。同时可以作为信息来源的身分验证，确认信息的来源。信息验证码会连同被读取的存储数据一起传送到数据传收端，作为数据传收端验证存储数据之用。然而，存储器装置会等待欲传输的数据备妥后才进行附加信息的运算，因而增加了读取时间并降低了读取的效能。
发明内容
本发明提供一种存储数据的读取方法、存储器装置以及电子装置，可以减少存储器的读取时间并增加读取的效能。
本发明的存储数据的读取方法包括：提供储存电路以储存指定数据长度信息；接收读取指令，依据读取指令以由存储器电路读出至少一存储数据；依据指定数据长度信息以针对各存储数据进行附加信息运算，以产生对应各存储数据的附加信息；以及依序输出存储数据以及对应的附加信息。
本发明的存储器装置包含储存电路、存储器电路、附加信息产生电路以及输入输出接口。储存电路用以储存指定数据长度信息。存储器电路用以依据读取指令产生至少一存储数据。附加信息产生电路用以依据指定数据长度信息以针对各存储数据进行附加信息运算，以产生对应各存储数据的附加信息。输入输出接口用以接收读取指令，以及依序输出存储数据以及对应的附加信息。
本发明的电子装置包含上述的存储器装置以及主机。主机包括主机输入输出接口以及验证电路。主机输入输出接口用以发出读取指令，以及依序接收存储数据以及对应的附加信息。验证电路用以依据附加信息针对对应的存储数据进行验证。
基于上述，本发明通过指定数据长度信息，针对等于设定长度的存储数据先行进行附加信息运算，以即时输出存储数据以及对应的附加信息，有效减少存储数据的读取时间，并增加存储数据的读取效能。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1绘示本发明一实施例的存储器装置的示意图。
图2绘示本发明一实施例的存储数据的读取方法的流程图。
图3绘示本发明另一实施例的存储器装置的示意图。
图4绘示本发明另一实施例的电子装置的示意图。
图5绘示本发明的存储数据的输入输出波形图。
图6绘示本发明的存储数据的多输入输出波形图。
图7绘示本发明的存储数据的多输入输出波形图。
【附图标记说明】
10：电子装置
100：存储器装置
110：存储器电路
120：附加信息产生电路
130：储存电路
140：输入输出接口
150：随机数产生电路
160：金钥产生电路
200：主机
210：主机输入输出接口
220：验证电路
ADD：读取总线
CMD：读取指令
CS#：致能信号
DA、DA1～DA32：存储数据
DC：虚周期
I：指定数据长度信息
K：金钥
MAC、MAC1、MAC2：附加信息
R：随机数
S210～S240：步骤
SCLK：时脉
SI：输入信号
SIO0～SIO3：输出队列
SO：输出信号
t1、t2：时间区间
具体实施方式
请参照图1，图1绘示本发明一实施例的存储器装置的示意图。存储器装置100包含存储器电路110、附加信息产生电路120、输入输出接口130以及储存电路140。
存储器电路110用以依据写入指令以将存储数据写入存储器电路110，以及依据读取指令CMD以将存储数据DA读出。附加信息产生电路120耦接存储器电路110，用以接收存储器电路110依据读取命令CMD所产生的存储数据DA，并针对存储数据DA进行附加信息运算，以产生对应存储数据DA的附加信息MAC。在本实施例中，附加信息产生电路120所产生的附加信息MAC为信息验证码(Message authentication code)。信息验证码是将数据经过特定演算后所产生的一小段信息，作为数据的身分验证之用，以确认数据的完整性(是否被更改过)。信息验证码的演算法中，通常会使用带密钥的哈希函数(Cryptographic hashfunction)。本领域的技术人员熟知信息验证码的产生细节，故在此省略说明。在其他实施例中，附加信息产生电路120所产生的附加信息MAC可以是数字签名(Digital Signature)。本发明并不限制附加信息MAC的类型。
输入输出接口130耦接存储器电路110以及附加信息产生电路120，输入输出接口130用以接收读取指令CMD以及依序输出各存储数据DA以及对应的该附加信息MAC。一般来说，输出存储数据DA之后紧接着输出对应前述存储数据DA的附加信息MAC。
储存电路140耦接附加信息产生电路120。储存电路140用以储存指定数据长度信息I，以供附加信息产生电路120读取。储存电路140所储存的指定数据长度信息I指示一指定长度。储存电路140可以储存一个或多个指定数据长度信息I。在一实施例中，储存电路140储存一个指定数据长度信息I(例如指示16位组)，附加信息产生电路120可以自储存电路140直接读取指定数据长度信息I。在一实施例中，储存电路140储存多个指定数据长度信息I，多个指定数据长度信息I分别指示多个指定长度(例如16位组、32位组、64位组以及128位组)，并分别对应多个索引码。在一实施例中，附加信息产生电路120可以获取一个索引码，并将此索引码传送至储存电路140，以读取对应此索引码的指定数据长度信息I。储存电路140可以是易失性存储器电路(例如动态存储器电路、静态存储器电路或暂存器)，或是非易失性存储器电路(例如只读存储器电路或电子熔丝)。本发明不限制储存电路140的型态。
请参照下面的表一，此表格示例本发明一实施例的储存电路140所储存的多个指定数据长度信息I。请同时参照图1与表一，附加信息产生电路120可以接收索引码，以自储存电路140读取对应前述索引码的指定数据长度信息I。换言之，储存电路140可以依据索引码输出对应索引码的一个指定数据长度信息I。举例来说，当索引码被指定为两个位的二进位码00时，附加信息产生电路120依据前述索引码从储存电路140读取对应16位组(指定长度)的指定数据长度信息I。在本实施例中，索引码是由两个位所组成。在其他多个实施例中，索引码可以单一位表示或是以更多位表示，设计者可依据实际的需求设置索引码的数据宽度，没有固定的限制。又或者，储存电路140可以直接储存指定长度的值。并且，本发明并不限制指定数据长度信息I的数据形式。另外，索引码可以是系统预设值(例如为00)，也可以由发送读取命令CMD的主机(图1未示)所指定。
表一：
索引码 指定长度(单位：位组)
00 16
01 32
10 64
11 128
附加信息产生电路120在针对存储数据DA进行附加信息运算之前，会先自储存电路140读取指定数据长度信息I，并依据指定数据长度信息I来执行各存储数据DA的附加信息运算。具体来说，附加信息产生电路120持续地接收存储器电路110所产生的存储数据DA，当所接收的存储数据DA的数据长度等于指定数据长度信息I指示的指定长度时，即针对所接收的存储数据DA进行附加信息运算，以产生对应所接收的存储数据DA的附加信息MAC。举例来说，附加信息产生电路120可以累计所接收的存储数据DA的长度，并比较此长度与指定数据长度信息I指示的指定长度。当所接收的存储数据DA的长度与指定数据长度信息I指示的指定长度(例如16位组)相同时，附加信息产生电路120针对所接收的存储数据DA进行附加信息运算。
在一实施例中，附加信息产生电路120可以针对长度为16位组的一笔存储数据DA产生对应的附加信息MAC。在另一实施例中，附加信息产生电路120可以针对长度为16位组的多笔存储数据DA分别产生对应的多笔附加信息MAC。换言之，附加信息产生电路120持续地接收存储数据DA，当已接收的存储数据DA的长度等同于指定数据长度信息I指示的指定长度时，即对已接收的存储数据DA进行附加信息运算。接着，附加信息产生电路120继续接收其余的存储数据DA，并以相同的方式对其余的存储数据DA进行附加信息运算。
如此一来，当进行存储数据DA的连续读出动作时，一旦存储数据DA的长度等同于指定数据长度信息I指示的数据长度时，可针对目前接收的存储数据DA执行附加信息MAC的产生动作。在此同时，存储数据DA的读取动作可以持续的进行。也就是说，附加信息MAC产生动作所需要的时间，不会影响到存储数据DA的读取所需的时间，可提升存储器装置的工作效能。
另一方面，附加信息产生电路120具有进行附加信息运算的一运算总长度信息，并且在当附加信息产生电路120的运算总长度信息大于指定数据长度信息I时，附加信息产生电路120可使存储数据DA与一个或多个等于0的位相组合，并进行附加信息运算。
在本实施例中，存储器电路110可以是易失性存储器(Volatile memory)电路或非易失性存储器(Non-volatile memory，NVM)电路。易失性存储器电路可以是动态随机存取存储器(Dynamic Random Access Memory，DRAM)电路、静态随机存取存储器(StaticRandom-Access Memory，SRAM)电路或任意形式为本领域普通技术人员所熟知的易失性存储器电路。非易失性存储器电路可以是只读存储器(Read-Only Memory，ROM)电路、快闪存储器(flash memory)电路或任意形式为本领域普通技术人员所熟知的非易失性存储器电路。本发明并不限制存储器电路110的类型。在本实施例中，存储器电路110可以是NOR型快闪存储器。在其他实施例中，存储器电路110也可以是NAND型快闪存储器。本领域技术人员熟知各类存储器电路的写入与读出的实施细节，故在此省略说明。
图2绘示本发明一实施例的存储数据的读取方法的流程图。请同步参照图1与图2，在步骤S210中，提供储存电路140以储存指定数据长度信息I。在步骤S220中，由输入输出接口130接收读取指令CMD，并且由存储器电路110依据读取指令CMD读出至少一存储数据DA。在步骤S230中，由附加信息产生电路120依据指定数据长度信息I以针对各存储数据DA进行附加信息运算，以产生对应各存储数据DA的附加信息MAC。在步骤S240中，由输入输出接口130依序输出各存储数据DA以及对应的附加信息MAC。
其中，步骤S230更包括当附加信息产生电路120所接收的存储数据DA的数据长度等于指定数据长度信息I指示的指定长度时，由附加信息产生电路120针对所接收的存储数据DA进行附加信息运算。举例来说，信息产生电路120持续地接收存储器电路110产生的存储数据DA，并在所接收的存储数据DA的长度达到指定数据长度信息I指示的指定长度(例如16位组)时，针对这16位组长度的存储数据DA进行附加信息运算，以产生对应的附加信息MAC。然后，信息产生电路120以相同的方式对接下来的存储数据DA进行附加信息运算。
另一方面，附加信息产生电路120具有进行附加信息运算的一运算总长度信息。当附加信息产生电路120的运算总长度信息大于指定数据长度信息I时，步骤S230更包括由附加信息产生电路120将存储数据DA与一个或多个等于0的位相组合，并进行附加信息运算。
在步骤S240中，输入输出接口130可以依序地输出第一笔存储数据DA(长度为16位组)以及对应的附加信息MAC、第二笔存储数据DA(长度为16位组)以及对应的附加信息MAC、…依此类推。其中，输入输出接口130所输出的最后一笔数据可能为经补充的存储数据DA(长度为16位组)以及对应的附加信息MAC。
请参照图3，图3绘示本发明另一实施例的存储器装置100的示意图。存储器装置110包含存储器电路110、附加信息产生电路120、输入输出接口130、储存电路140、随机数产生电路150以及金钥产生电路160。其中，存储器电路110、附加信息产生电路120、输入输出接口130以及储存电路140可以参照图1所示存储器电路110、附加信息产生电路120、输入输出接口130以及储存电路140的相关说明来类推，故不再赘述。存储器装置100的随机数产生电路150耦接金钥产生电路160，用以产生随机数R。金钥产生电路160耦接附加信息产生电路120，用以依据随机数R来产生金钥K。附加信息产生电路120则依据金钥K以针对存储数据DA来产生对应存储数据DA的附加信息MAC。信息验证码(或数字签名)、随机数以及金钥的产生细节为本发明所属领域中具有通常知识者所熟知，故在此不赘述。
请参照图4，图4绘示本发明另一实施例的电子装置10的示意图。其中，电子装置10包含相互耦接的存储器装置100以及主机200。图4所示存储器装置100可以参照图3所示存储器装置100的相关说明来类推，故不再赘述。主机200包含主机输入输出接口210以及验证电路220。主机200透过主机输入输出接口210发出读取命令CMD，以及透过主机输入输出接口210接收对应读取命令CMD的存储数据DA与对应的附加信息MAC。
验证电路220耦接主机输入输出接口220，用以依据附加信息MAC对存储数据DA进行验证。在本实施例中，验证电路220可以针对存储数据DA进行相同的附加信息运算，以产生验证用附加信息。接着，验证电路220将接收到的附加信息MAC与验证用附加信息进行比对。如比对结果相符，则可以确认存储数据DA的内容未被更改过。如前面所述，本实施例的附加信息MAC可以是信息验证码，在其他实施例中，附加信息MAC可以是数字签名，本发明并不限制附加信息的型态。
附带一提的，为确保附加信息MAC的正确性，本发明实施例的附加信息产生电路120可更针对附加信息MAC执行循环冗余校验(Cyclic Redundancy heck，CRC)运算。循环冗余校验是一种哈希函数，循环冗余校验运算可以根据附加信息MAC产生简短的固定位数的验证码，用以检测或校验数据传输或者储存后可能出现的错误。循环冗余校验运算产生的验证码会附加到附加信息MAC中，以供主机200进行检验以确定附加信息MAC是否正确。
请参照图5，图5绘示本发明的存储数据的输入输出波形图。首先，请见图5中输入信号SI的波形，在致能信号CS#被拉低的状态下(表示存储器装置被致能)，存储器装置可依据时脉SCLK来串列地接收读取命令CMD以及读取总线ADD。依据所接收的读取总线ADD，存储器装置可提供存储数据DA1～DA16。接着，在虚周期(dummy cycle)DC后，存储器装置可依据时脉SCLK来串列地输出存储数据DA1～DA16，并紧接着输出对应存储数据DA1～DA16的附加信息MAC(请见图5中输出信号SO的波形)。其中，虚周期DC可因应电路运算速度或使用者的操作速度而产生。请见图5，在本实施例中，虚周期DC产生在存储数据DA1之前。在其他实施例中，虚周期DC可以产生在附加信息MAC之前。在另一实施例中，对应附加信息MAC的验证码更可以在附加信息MAC之后被输出。
在此请注意，在进入虚周期DC时，由于读取总线ADD已经被接收(意即存储数据DA正在或已经被附加信息产生电路120接收)，附加信息产生电路120可以在虚周期DC即开始对存储数据DA进行附加运算。在一实施例中，附加信息产生电路120所产生的附加信息MAC可以暂时停留在输入输出接口130中的缓冲器(图未示)，以紧接在存储数据DA之后被输出。
请参照图6，图6绘示本发明的存储数据的多输入输出波形图。图6与图5的差异在于图6具有4个输出队列，使得存储数据DA1～DA16可经由4个输出队列SIO0～SIO3输出。类似地，对应存储数据DA1～DA16的附加信息MAC也可经由4个输出队列SIO0～SIO3输出。由于可以在一时间区间t1(记作第一时间区间)同时分别输出存储数据DA1～DA16的多个位，以及在另一时间区间t2(记作第二时间区间)同时分别输出附加信息MAC的多个位。由于同一时间区间的传输量增加，传输时间减少，使得存储器装置的传输效率更好。在其他实施例中，虚周期DC可以产生在附加信息MAC之前。在另一实施例中，对应附加信息MAC的验证码更可以在附加信息MAC之后被输出。
请参照图7，图7绘示本发明的存储数据的多输入输出波形图。在图7中，存储数据DA1～DA16、对应存储数据DA1～DA16的附加信息MAC、存储数据DA17～DA32，以及对应存储数据DA17～DA32的附加信息MAC依序地连续被输出。存储数据DA1～DA32可经由4个输出队列S1O0～SIO3输出，对应存储数据DA1～DA16的附加信息MAC以及对应存储数据DA17～DA32的附加信息MAC也可经由4个输出队列SIO0～S1O3输出。其中，存储数据DA1～DA16的长度与存储数据DA17～DA32的长度相同。
类似地，在输出队列SIO0～SIO3处于虚周期DC时，存储数据DA已被读出并传输至附加信息产生电路120，因此附加信息产生电路120可以在虚周期DC即开始对存储数据DA1～DA16进行附加运算，以产生对应存储数据DA1～DA16的附加信息MAC1。并且，在输出队列SIO0～SIO3输出存储数据DA1～DA16时，存储数据DA17～DA32已被传输至附加信息产生电路120，因此附加信息产生电路120可开始对存储数据DA17～DA32进行附加运算，以产生对应存储数据DA17～DA32的附加信息MAC2。在其他实施例中，虚周期DC可以产生在附加信息MAC1之前，或是产生在附加信息MAC2之前。在另一实施例中，附加信息MAC的验证码更可以在附加信息MAC之后被输出。
在图5～图7中，存储数据DA1～DA16的长度可以为16位组。类似地，图7的存储数据DA17～DA32的长度可以为16位组。
综上所述，本发明通过读取指定数据长度信息，针对已接收的、达到指定长度的存储数据先行进行附加信息运算，有效提升存储器装置的读取效能。进一步地，本发明可以针对小于设定长度的存储数据插入补充数据，以避免未经插入补充数据的存储信息造成附加信息运算结果错误。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视随附的权利要求所界定的为准。

Claims (10)

1.一种存储数据的读取方法，包括：
提供一储存电路以储存一指定数据长度信息；
接收一读取指令，依据该读取指令以由一存储器电路读出至少一存储数据；
依据该指定数据长度信息以针对各该存储数据进行一附加信息运算，以产生对应各该存储数据的一附加信息；以及
依序输出该至少一存储数据以及对应的该附加信息。
2.如权利要求1所述的存储数据的读取方法，其中依据该指定数据长度信息以针对该至少一存储数据进行该附加信息运算的步骤包括：
当该至少一存储数据的数据长度等于该指定数据长度信息指示的指定长度时，针对该至少一存储数据进行该附加信息运算。
3.如权利要求1所述的存储数据的读取方法，更包括：
产生一随机数；
依据该随机数产生一金钥；以及
依据该金钥对各该存储数据进行该附加信息运算。
4.如权利要求1所述的存储数据的读取方法，其中依序输出该至少一存储数据以及对应的该附加信息的步骤包括：
提供多个输出队列，以在一第一时间区间同时分别输出该至少一存储数据的多个位，并在一第二时间区间同时分别输出该附加信息的多个位。
5.如权利要求1所述的存储数据的读取方法，其中该附加信息为信息验证码，或者，该附加信息包含该信息验证码以及针对该信息验证码进行循环冗余校验运算产生的验证码。
6.一种存储器装置，包括：
一储存电路，储存一指定数据长度信息；
一存储器电路，依据一读取指令产生至少一存储数据；
一附加信息产生电路，依据该指定数据长度信息以针对各该存储数据进行一附加信息运算，以产生对应各该存储数据的一附加信息；以及
一输入输出接口，接收该读取指令以及依序输出该至少一存储数据以及对应的该附加信息。
7.如权利要求6所述的存储器装置，其中该附加信息产生电路在该至少一存储数据的数据长度等于该指定数据长度信息指示的指定长度时，针对该至少一存储数据进行该附加信息运算。
8.如权利要求6所述的存储器装置，其中该存储器装置更包含：
一随机数产生电路，用以产生一随机数；以及
一金钥产生电路，用以依据该随机数产生一金钥；
其中，该附加信息产生电路依据该金钥对各该存储数据进行该附加信息运算。
9.如权利要求6所述的存储器装置，其中该输入输出接口包含多个输出队列，以在一第一时间区间同时分别输出该至少一存储数据的多个位，并在一第二时间区间同时分别输出该附加信息的多个位。
10.一种电子装置，包括：
如权利要求6所记载的该存储器装置；以及
一主机，包括：
一主机输入输出接口，用以发出该读取指令，以及依序接收该至少一存储数据以及对应的该附加信息；以及
一验证电路，用以依据该附加信息对对应的该存储数据进行验证。
CN201910596967.3A 2019-07-03 2019-07-03 电子装置、存储器装置及其存储数据的读取方法 Pending CN112185435A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910596967.3A CN112185435A (zh) 2019-07-03 2019-07-03 电子装置、存储器装置及其存储数据的读取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910596967.3A CN112185435A (zh) 2019-07-03 2019-07-03 电子装置、存储器装置及其存储数据的读取方法

Publications (1)

Publication Number Publication Date
CN112185435A true CN112185435A (zh) 2021-01-05

Family

ID=73914511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910596967.3A Pending CN112185435A (zh) 2019-07-03 2019-07-03 电子装置、存储器装置及其存储数据的读取方法

Country Status (1)

Country Link
CN (1) CN112185435A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6338095B1 (en) * 1997-10-23 2002-01-08 Hitachi, Ltd. Data transfer method for reduced number of messages by message passing library and direct intermemory data transfer library and computer system suitable therefor
US20040205056A1 (en) * 2003-01-27 2004-10-14 International Business Machines Corporation Fixed Length Data Search Device, Method for Searching Fixed Length Data, Computer Program, and Computer Readable Recording Medium
US20140223192A1 (en) * 2013-02-07 2014-08-07 Qualcomm Incorporated Method for protecting the integrity of a fixed-length data structure
CN105468292A (zh) * 2014-09-05 2016-04-06 群联电子股份有限公司 数据存取方法、存储器储存装置及存储器控制电路单元

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6338095B1 (en) * 1997-10-23 2002-01-08 Hitachi, Ltd. Data transfer method for reduced number of messages by message passing library and direct intermemory data transfer library and computer system suitable therefor
US20040205056A1 (en) * 2003-01-27 2004-10-14 International Business Machines Corporation Fixed Length Data Search Device, Method for Searching Fixed Length Data, Computer Program, and Computer Readable Recording Medium
US20140223192A1 (en) * 2013-02-07 2014-08-07 Qualcomm Incorporated Method for protecting the integrity of a fixed-length data structure
CN105468292A (zh) * 2014-09-05 2016-04-06 群联电子股份有限公司 数据存取方法、存储器储存装置及存储器控制电路单元

Similar Documents

Publication Publication Date Title
US8205135B2 (en) Memory system and command handling method
US8006165B2 (en) Memory controller and semiconductor memory device
CN1983424B (zh) 错误校正装置及校正方法
JP3234130B2 (ja) 誤り訂正符号復号化方法およびこの方法を用いる回路
US7631251B2 (en) Method and apparatus for calculating checksums
US20040205418A1 (en) ECC control apparatus
CN102414666A (zh) 用于受管理的非易失性存储器的低等待时间读取操作
CN114328316B (zh) Dma控制器、soc系统及基于dma控制器的数据搬运方法
CN101473308A (zh) 非易失性存储器纠错系统和方法
JP2019525356A (ja) メモリシステムにおけるリンクエラー訂正
US9891986B2 (en) System and method for performing bus transactions
CN113791994A (zh) 一种基于AXI协议wrap访问的DDR控制器及处理方法
US10656837B2 (en) Index management in a flash memory
CN111247516A (zh) 一种电路结构、系统级芯片SoC、处理数据的方法
CN112185435A (zh) 电子装置、存储器装置及其存储数据的读取方法
CN101452722B (zh) 错误检测码产生电路和使用该电路的编码电路及相关方法
TWI716918B (zh) 電子裝置、記憶體裝置及其記憶資料的讀取方法
US5671238A (en) Method and circuitry for generating r-bit parallel CRC code for an l-bit data source
CN106158031B (zh) 半导体存储器以及数据写入方法
US20100146224A1 (en) Request processing device, request processing system, and access testing method
CN100361090C (zh) 用于按序列存取多个存储数据单元的方法和装置
CN106155916B (zh) 数据储存装置以及数据读取方法
WO2000070459A1 (en) Error correction circuit and method for a memory device
CN112306733B (zh) 存储器装置、存储器控制器及其数据存取方法
CN117349079B (zh) 一种用于SPI NorFlash的ECC数据纠错方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination