CN112185434A - 存储器装置及其操作方法 - Google Patents
存储器装置及其操作方法 Download PDFInfo
- Publication number
- CN112185434A CN112185434A CN201910638185.1A CN201910638185A CN112185434A CN 112185434 A CN112185434 A CN 112185434A CN 201910638185 A CN201910638185 A CN 201910638185A CN 112185434 A CN112185434 A CN 112185434A
- Authority
- CN
- China
- Prior art keywords
- memory cell
- memory
- voltage
- terminal
- source voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 13
- 238000011017 operating method Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 12
- 101100058970 Arabidopsis thaliana CALS11 gene Proteins 0.000 description 4
- 101100341076 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) IPK1 gene Proteins 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 101100058964 Arabidopsis thaliana CALS5 gene Proteins 0.000 description 3
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 2
- 101100465890 Caenorhabditis elegans sel-12 gene Proteins 0.000 description 2
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 2
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 101150055492 sel-11 gene Proteins 0.000 description 2
- 101710190981 50S ribosomal protein L6 Proteins 0.000 description 1
- 101100058960 Arabidopsis thaliana CALS1 gene Proteins 0.000 description 1
- 101100058971 Arabidopsis thaliana CALS12 gene Proteins 0.000 description 1
- 101100058961 Arabidopsis thaliana CALS2 gene Proteins 0.000 description 1
- 101100058967 Arabidopsis thaliana CALS8 gene Proteins 0.000 description 1
- 101710178035 Chorismate synthase 2 Proteins 0.000 description 1
- 101710152694 Cysteine synthase 2 Proteins 0.000 description 1
- 101100202849 Drosophila melanogaster sel gene Proteins 0.000 description 1
- 101001122938 Homo sapiens Lysosomal protective protein Proteins 0.000 description 1
- 101100287040 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ARG82 gene Proteins 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
Abstract
一种存储器装置，包括多个存储单元区块及源极电压产生器。每一存储单元区块具有至少一个存储单元。源极电压产生器耦接多个存储单元区块，用以：依据每一存储单元区块中一存储单元为被选取状态，使存储单元区块的源极电压为第一电压，依据每一存储单元区块中所有存储单元为未被选取状态，使存储单元区块的源极电压为第二电压，其中，第一电压的绝对值小于第二电压的绝对值。此外，一种存储器装置的操作方法也被提出。
Description
技术领域
本发明涉及一种存储器装置及其操作方法，且特别涉及一种降低数据读写错误的存储器装置及其操作方法。
背景技术
随着电子科技的进步，电子产品成为人们生活中的重要工具。相同的，为提供更多的功能，以及传送更多的信息，电子产品中的存储器装置的容量也越来越大。随着容量需求的增加，存储器阵列的尺寸也随之变大。
然而，在进行存储器装置的数据读写操作时，感测电流由开启电流(on current，Ion)及关断电流(off current，Ioff)组成。因此，在存储器阵列为大尺寸的情况下，被选中存储单元的开启电流可能会被累积的未被选中存储单元的关断电流干扰，以致后续电路无法识别正确的逻辑，造成存储器装置的读写错误。此外，过大的关断电流也会导致阈值电压(threshold voltage)边限的恶化。
发明内容
本发明提供一种存储器装置及其操作方法，可减少关闭电流以降低数据读写的错误。
本发明的存储器装置包括：多个存储单元区块以及源极电压产生器。每一存储单元区块具有至少一个存储单元。源极电压产生器耦接多个存储单元区块，用以依据每一存储单元区块中一存储单元为被选取状态，使存储单元区块的源极电压为第一电压，依据每一存储单元区块中所有存储单元为未被选取状态，使存储单元区块的源极电压为第二电压，其中，第一电压的绝对值小于第二电压的绝对值。
本发明的存储器装置的操作方法包括：提供源极电压产生器以依据多个存储单元区块中每一存储单元区块中一存储单元为被选取状态，使存储单元区块的源极电压为第一电压。以及依据每一存储单元区块中所有存储单元为未被选取状态，使存储单元区块的源极电压为第二电压，其中，第一电压的绝对值小于第二电压的绝对值。
基于上述，本发明的实施例提供一种存储器装置及其操作方法，当存储单元区块中有一个存储单元为被选取状态，源极电压产生器输出第一电压至所述存储单元区块中所有存储单元的源极端；当存储单元区块中所有存储单元皆为未被选取状态，源极电压产生器输出绝对值大于第一电压的第二电压至所述存储单元区块中所有存储单元的源极端。如此一来，可减少关闭电流以降低数据读写的错误，并改善阈值电压边限恶化的情形。
为让本发明的上述特征和优点能更明显易懂，下文特列举实施例，并配合所附附图作详细说明如下。
附图说明
图1绘示本发明一实施例的存储器装置的示意图。
图2绘示本发明一实施例的存储器装置的操作方法的详细流程图。
图3绘示本发明一实施例的存储单元的示意图。
图4绘示本发明一实施例的存储器装置的多个存储单元区块的示意图。
图5绘示本发明一实施例的逻辑运算电路的示意图。
图6及图7绘示本发明一实施例的二维架构的存储器装置的示意图。
图8及图9绘示本发明一实施例的三维架构的存储器装置的示意图。
图10绘示本发明一实施例在存储器装置进行数据读写操作时，改善阈值电压边限恶化情况的差异图。
【符号说明】
100、600、800：存储器装置
110：源极电压产生器
111、500：逻辑运算电路
120、130、140：存储单元区块
121、122、131、132、141、142、300：存储单元
200：操作方法
310、311、312：选择晶体管
320、321、322：浮动栅极晶体管
510、710、720、730：或非门
520、712、722、732：多任务器
BL1、BL2、BL3、BL4、BL5、BL6、BL7、BL8、BL9、BL10：位线
CRL、CS1、CS2、CS3：控制信号
G1、G2、G11、G12、G21、G22：栅极端
GSL1、GSL2、GSL3、GSL4、GSL5、GSL6：选择信号线
Ioff：关断电流
Ion：开启电流
N1、N11、N12：第一端
N2：第二端
N3：第三端
N4、N41、N42：第四端
S220、S240：步骤
SEL、SEL1、SEL2、SEL11、SEL12、SEL21、SEL22、SEL31、SEL32：选择信号
SL1、SL2、SL3：源极线
V1、V2、Vcc：电压
Vg：栅极电压
Vs：源极电压
Vt：阈值电压
W、W’、Woff、Woff’、Won、Won’：宽度
WL1、WL2、WL3、WL4、WL5、WL6：字线
具体实施方式
图1绘示本发明一实施例的存储器装置的示意图。请参照图1，存储器装置100包括多个存储单元区块以及源极电压产生器110，源极电压产生器110耦接多个存储单元区块，并且每一存储单元区块具有至少一个存储单元。存储器装置100例如为非易失性存储器，本发明并不加以限制。
为易于描述，本实施例的存储器装置100包括存储单元区块120、存储单元区块130及存储单元区块140，然而存储单元区块的数量本发明并不加以限制。此外，本实施例的每一存储单元区块具有两个存储单元，存储单元区块120具有存储单元121及存储单元122，存储单元区块130具有存储单元131及存储单元132，存储单元区块140具有存储单元141及存储单元142，然而存储单元区块中存储单元的数量本发明也不加以限制。
图2绘示本发明一实施例的存储器装置的操作方法的详细流程图。图2实施例的存储器装置的操作方法200适用于图1实施例的存储器装置100。以下将参照图1实施例的各项元件来详细说明图2实施例的存储器装置的操作方法200。
首先，源极电压产生器110依据每一存储单元区块中一存储单元为被选取状态，使存储单元区块的源极电压为第一电压(步骤S220)。也就是说，当存储单元区块中有一个存储单元为被选取状态，源极电压产生器110输出第一电压至所述存储单元区块中所有存储单元的源极端。举例来说，请参照图1，若存储单元区块130中存储单元131为未被选取状态，存储单元132为被选取状态，源极电压产生器110输出为第一电压的源极电压Vs至存储单元区块130。值得一提的，关于存储单元的未被选取状态及被选取状态将于图3进一步说明。
随后，源极电压产生器110依据每一存储单元区块中所有存储单元为未被选取状态，使存储单元区块的源极电压为第二电压(步骤S240)。特别是，第一电压的绝对值小于第二电压的绝对值。也就是说，当存储单元区块中所有存储单元皆为未被选取状态，源极电压产生器110输出绝对值大于第一电压的第二电压至所述存储单元区块中所有存储单元的源极端。举例来说，请再次参照图1，若存储单元区块120中存储单元121及存储单元122皆为未被选取状态，源极电压产生器110输出为第二电压的源极电压Vs至存储单元区块120。相同地，若存储单元区块140中存储单元141及存储单元142皆为未被选取状态，源极电压产生器110也输出为第二电压的源极电压Vs至存储单元区块140。
在此，步骤S220与步骤S240可同时进行或互换，所述步骤顺序仅为本实施例之一实施方式，本发明不以此为限。
图3绘示本发明一实施例的存储单元的示意图。请参照图3，存储单元300包括选择晶体管310及浮动栅极晶体管320，选择晶体管310具有第一端N1、第二端N2与门极端G1，浮动栅极晶体管320具有第三端N3、第四端N4与门极端G2，浮动栅极晶体管320的第三端N3耦接选择晶体管310的第二端N2，第四端N4耦接位线BL。
在本实施例中，第一端N1接收源极电压Vs，栅极端G1接收选择信号SEL，并且栅极端G2接收控制信号CRL。当栅极端G1接收为电压0的选择信号SEL，存储单元300为未被选取状态；相反地，当栅极端G1接收为电压Vcc的选择信号SEL，存储单元300为被选取状态。值得注意的，存储器装置100中仅能有一个存储单元为被选取状态，其余的存储单元皆为未被选取状态。
图4绘示本发明一实施例的存储器装置的多个存储单元区块的示意图。请参照图4，图4中多个存储单元区块类似于图1中多个存储单元区块。两者不同之处仅在于，图4的每一存储单元区块具有至少两个存储单元，然而相同于图1，为易于描述，本实施例的每一存储单元区块具有两个存储单元。
以下将详细说明本实施例每一存储单元区块中存储单元相互连接的架构。以存储单元区块130为例，存储单元区块130具有存储单元131及存储单元132，存储单元131中选择晶体管311的第一端N11耦接存储单元132中选择晶体管312的第一端N12，以共同接收源极电压Vs。存储单元131中浮动栅极晶体管321的第四端N41以及存储单元132中浮动栅极晶体管322的第四端N42皆耦接位线BL。存储单元区块120及存储单元区块140中存储单元相互连接的架构相同于存储单元区块130中存储单元相互连接的架构，在此便不多赘述。
在本实施例中，存储单元132为被选取状态，其余的存储单元皆为未被选取状态。因此，在存储单元区块130中，存储单元131中选择晶体管311的栅极端G11接收为电压0的选择信号，存储单元132中选择晶体管312的栅极端G12接收为电压Vcc的选择信号，源极电压产生器110输出为电压V1的源极电压Vs至存储单元区块130。且在存储单元区块120及存储单元区块140中，存储单元121、存储单元122、存储单元141及存储单元142中选择晶体管的栅极端皆接收为电压0的选择信号，源极电压产生器110输出为电压V2的源极电压Vs至存储单元区块120及存储单元区块140。
值得一提的，在本实施例中，存储单元131中浮动栅极晶体管321的栅极端G21及存储单元132中浮动栅极晶体管322的栅极端G22皆接收为电压0的控制信号。并且，存储单元121、存储单元122、存储单元141及存储单元142中浮动栅极晶体管的栅极端也皆接收为电压0的控制信号。此外，在本实施例中，电压V1的绝对值小于电压V2的绝对值。
在一实施中，电压V1为0伏特，电压V2大于0伏特，使得未被选取的存储单元(存储单元121、存储单元122、存储单元141及存储单元142)的Vgs小于0伏特，并且强烈关闭未被选取的存储单元(存储单元121、存储单元122、存储单元141及存储单元142)。因此，在进行存储器装置的数据渎写操作时，可减少存储器装置中的关断电流Ioff，以改善被选取存储单元的开启电流Ion被累积的未被选取存储单元的关断电流Ioff干扰的状况，也改善阈值电压边限恶化的情形，而提升存储器装置的读写正确性。
请再次参照图1，在一实施例中，当每一存储单元区块具有至少两个存储单元，源极电压产生器110包括逻辑运算电路111，逻辑运算电路111针对存储单元区块120、存储单元区块130及存储单元区块140进行一逻辑运算，以产生源极电压Vs。
图5绘示本发明一实施例的逻辑运算电路的示意图。请参照图5，逻辑运算电路500包括多个或非门及多个多任务器。然而，在本实施中，仅以一个或非门(或非门510)及一个多任务器(多任务器520)为例。或非门510耦接存储单元区块，多任务器520耦接或非门510。或非门510接收每一存储单元区块中所有存储单元的选择信号(在此以选择信号SEL1及选择信号SEL2为例)，并输出控制信号CL至多任务器520。多任务器520依据控制信号CL选择输出电压V1或电压V2至存储单元区块中所有存储单元的源极端。
在本实施例中，逻辑运算可以为或非逻辑运算。然而，在另一实施例中，逻辑运算也可为等效或非逻辑运算的逻辑运算，本发明并不加以限制。另，在本实施例中，电压V1的绝对值小于电压V2的绝对值。然而，在其他实施例中，逻辑运算为或逻辑运算时，电压V1的绝对值可大于电压V2的绝对值。此外，在本实施例中，多任务器520可以是通过硬件描述语言(Hardware Description Language，HDL)或是其他任意本领域技术人员所熟知的数字电路的设计方式来进行设计，并且为本领域具有通常知识者所熟知的多任务器。
特别是，图5的逻辑运算电路可运用在图4的存储器装置的多个存储单元区块，以针对图4中多个存储单元区块进行逻辑运算，以产生源极电压Vs。
值得一提的，本发明实施例的存储器装置可以为二维架构的闪存或为三维架构的闪存。以下请分别参照图6至图9，图6及图7绘示本发明一实施例的二维架构的存储器装置的示意图。图8及图9绘示本发明一实施例的三维架构的存储器装置的示意图。需特别注意，图6至图9绘示每一存储单元区块具有两个存储单元的存储器装置。
在图6中，存储器装置600为二维架构的闪存。存储器装置600具有字线WL1至WL6、位线BL1至BL10、选择信号线GSL1至GSL6以及源极线SL1至SL3。字线WL1、选择信号线GSL1、源极线SL1、选择信号线GSL2及字线WL2依序纵向排列。源极电压产生器110用以产生源极电压Vs以驱动多条源极线SL1至SL3。在图6中，位线BL1与字线WL1、选择信号线GSL1及源极线SL1的交错位置上，可设置存储单元，以及位线BL1与源极线SL1、选择信号线GSL2及字线WL2的交错位置上，可设置另一存储单元，此两个存储单元即构成存储器装置600中的一个存储单元区块，并通过同一条源极线SL1接收源极电压Vs。
在本实施例中，存储器装置600具有多个存储单元区块，所述多个存储单元区块的结构皆如上所述，在此便不多赘述。此外，在本实施例中，字线、位线、选择信号线及源极线的数量并不以图6的存储器装置600中字线、位线、选择信号线及源极线的数量为限。
图7为存储器装置600的侧面示意图，也可为存储器装置100的侧面示意图。在图7中，配置多个N型的重掺杂区(N+)作为存储单元121中晶体管、存储单元122中晶体管、存储单元131中晶体管、存储单元132中晶体管、存储单元141中晶体管及存储单元142中晶体管的源极与漏极。并且，利用图5的逻辑运算电路500针对存储单元区块120、存储单元区块130及存储单元区块140进行一逻辑运算，以产生源极电压Vs。具体而言，或非门710、或非门720及或非门730分别耦接存储单元区块120、存储单元区块130及存储单元区块140，多任务器712、多任务器722及多任务器732分别耦接或非门710、或非门720及或非门730。或非门710接收存储单元121的选择信号SEL11及存储单元122的选择信号SEL12并输出控制信号CS1，接着，多任务器712依据控制信号CS1以选择输出电压V1或电压V2至存储单元区块120中存储单元121及存储单元122的源极端。相同地，或非门720接收存储单元131的选择信号SEL21及存储单元132的选择信号SEL22并输出控制信号CS2，接着，多任务器722依据控制信号CS2以选择输出电压V1或电压V2至存储单元区块130中存储单元131及存储单元132的源极端。或非门730接收存储单元141的选择信号SEL31及存储单元142的选择信号SEL32并输出控制信号CS3，接着，多任务器732依据控制信号CS3以选择输出电压V1或电压V2至存储单元区块140中存储单元141及存储单元142的源极端。
在图8中，存储器装置800为三维架构的闪存。存储器装置800具有字线WL1至WL3、位线BL1至BL5、多条选择信号线GSL(未示出)以及源极线SL1及SL2。源极电压产生器110用以产生源极电压Vs以驱动源极线SL1及SL2。相同于图6，在图8中，位线与字线、选择信号线及源极线的交错位置上，可设置存储单元。
在本实施例中，基于三维架构，字线WL1至WL3可分别依据不同高度层级来进行配置。各字线WL1、WL2、WL3并以水平方向进行延伸。位线BL1至BL5则可与字线WL1至WL3正交的方式来进行配置。此外，在本实施例中，字线、位线、选择信号线及源极线的数量并不以图8的存储器装置800中字线、位线、选择信号线及源极线的数量为限。
图9为存储器装置800的侧面示意图。在图9中，位线BL1位于位线BL2的前侧，此外，配置多个N型的重掺杂区(N+)作为存储单元中晶体管的源极。晶体管的漏极通过垂直通道耦合到位线。并且，利用图5的逻辑运算电路500针对多个存储单元区块进行一逻辑运算，以产生源极电压Vs。由于所述逻辑运算类似于图7，在此便不多赘述。
图10绘示本发明一实施例在存储器装置进行数据读写操作时，改善阈值电压边限恶化情况的差异图。请参照图10，在本实施例中，存储器装置通过源极偏置方法来减少关闭电流loff。详细来说，在存储器装置尺寸变大的情况下，阈值电压Vt的范围会由宽度W变为宽度W’。因此，本发明实施例在存储单元中选择晶体管的栅极电压Vg等于0伏特，源极电压Vs大于0伏特的条件下，由于Vgs小于0伏特，阈值电压Vt可以向左移动以增大过驱动(over-drive)，也就是使宽度Won及宽度Woff分别变为宽度Won’及宽度Woff’，为更高的开启电流Ion保留更多的余量，并且大大压制了关断电流Ioff，以改善被选取存储单元的开启电流Ion被累积的未被选取存储单元的关断电流Ioff干扰的状况，同时改善因尺寸变大而导致阈值电压边限恶化的情形，提升存储器装置的读写正确性。
综上所述，本发明所提供的存储器装置及其操作方法通过当存储单元区块中存在被选取状态的存储单元，选择输出第一电压至所述存储单元区块中所有存储单元的源极端；当存储单元区块中未存在被选取状态的存储单元，选择输出绝对值大于第一电压的第二电压至所述存储单元区块中所有存储单元的源极端。如此一来，可压制关闭电流的产生，以改善关断电流干扰的状况，并同时改善阈值电压边限恶化的情形，而提升存储器装置的读写正确性。
虽然本发明已通过如上实施例揭露，但其并非用以限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，所以本发明的保护范围当以权利要求书所界定为准。
Claims (10)
1.一种存储器装置，包括：
多个存储单元区块，每一存储单元区块具有至少一个存储单元；以及
一源极电压产生器，所述源极电压产生器耦接所述多个存储单元区块，用以：
依据每一所述存储单元区块中一存储单元为被选取状态，使所述存储单元区块的一源极电压为一第一电压，
依据每一所述存储单元区块中所有存储单元为未被选取状态，使所述存储单元区块的所述源极电压为一第二电压，
其中，所述第一电压的绝对值小于所述第二电压的绝对值。
2.如权利要求1所述的存储器装置，其中每一所述存储单元区块具有至少两个存储单元，所述源极电压产生器包括：
一逻辑运算电路，针对所述多个存储单元区块进行一逻辑运算，以产生所述源极电压。
3.如权利要求2所述的存储器装置，其中该逻辑运算为或非逻辑运算。
4.如权利要求2所述的存储器装置，其中该逻辑运算电路包括：
多个或非门，所述多个或非门分别耦接所述多个存储单元区块，所述多个或非门分别接收所述多个存储单元区块中所述至少两个存储单元的选择信号，并分别输出多个控制信号；以及
多个多任务器，分别耦接所述多个或非门，所述多个多任务器分别依据所述多个控制信号选择输出所述第一电压或所述第二电压至所述多个存储单元区块中所述至少两个存储单元的源极端。
5.如权利要求2所述的存储器装置，其中所述至少两个存储单元各自包括：
一选择晶体管，具有一第一端、一第二端及一第一栅极端，所述第一端接收所述源极电压，所述第一栅极端接收一选择信号；以及
一浮动栅极晶体管，具有一第三端、一第四端及一第二栅极端，所述第三端耦接所述第二端，所述第四端耦接一位线，所述第二栅极端接收一控制信号。
6.如权利要求5所述的存储器装置，其中每一存储单元区块具有第一存储单元及第二存储单元，
其中所述第一存储单元中所述选择晶体管的所述第一端耦接所述第二存储单元中所述选择晶体管的所述第一端，以共同接收所述源极电压，
其中所述第一存储单元中所述浮动栅极晶体管的所述第四端以及所述第二存储单元中所述浮动栅极晶体管的所述第四端皆耦接所述位线。
7.如权利要求1所述的存储器装置，其中所述存储器装置为二维架构的闪存或为三维架构的闪存。
8.一种存储器装置的操作方法，包括：
提供一源极电压产生器以依据多个存储单元区块中每一存储单元区块中一存储单元为被选取状态，使所述存储单元区块的一源极电压为一第一电压；以及
依据每一所述存储单元区块中所有存储单元为未被选取状态，使所述存储单元区块的所述源极电压为一第二电压，
其中，所述第一电压的绝对值小于所述第二电压的绝对值。
9.如权利要求8所述的操作方法，其中每一所述存储单元区块具有至少两个存储单元，且提供所述源极电压产生器的步骤还包括，
提供一逻辑运算电路以针对所述多个存储单元区块进行一逻辑运算，以产生所述源极电压。
10.如权利要求9所述的操作方法，其中提供所述逻辑运算电路的步骤还包括，
提供多个或非门以分别接收所述多个存储单元区块中所述至少两个存储单元的栅极电压，并分别输出多个控制信号；以及
提供多个多任务器以分别依据所述多个控制信号选择输出所述第一电压或所述第二电压至所述多个存储单元区块中所述至少两个存储单元的源极端。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/503,631 | 2019-07-05 | ||
| US16/503,631 US10950290B2 (en) | 2019-07-05 | 2019-07-05 | Memory device and operating method thereof that reduce off current to reduce errors in reading and writing data which have plurality of memory cell blocks and a source voltage generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112185434A true CN112185434A (zh) | 2021-01-05 |
| CN112185434B CN112185434B (zh) | 2024-09-06 |
Family
ID=73919752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910638185.1A Active CN112185434B (zh) | 2019-07-05 | 2019-07-15 | 存储器装置及其操作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10950290B2 (zh) |
| CN (1) | CN112185434B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080239810A1 (en) * | 2007-03-29 | 2008-10-02 | Hynix Semiconductor Inc. | Cell array of semiconductor memory device and method of driving the same |
| CN101866684A (zh) * | 2009-04-14 | 2010-10-20 | 海力士半导体有限公司 | 半导体存储器装置及其刷新控制方法 |
| US20110157251A1 (en) * | 2009-12-30 | 2011-06-30 | Sang-Hoon Lim | Interface circuit, and semiconductor device and liquid crystal display device including the same |
| US20140097481A1 (en) * | 2012-10-10 | 2014-04-10 | Stmicroelectronics (Rousset) Sas | Non-volatile memory with vertical selection transistors |
| CN106297880A (zh) * | 2015-05-26 | 2017-01-04 | 旺宏电子股份有限公司 | 存储器装置及其编程方法 |
| CN107481756A (zh) * | 2016-06-07 | 2017-12-15 | 来扬科技股份有限公司 | 电阻式存储器的读写控制装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW231343B (zh) | 1992-03-17 | 1994-10-01 | Hitachi Seisakusyo Kk | |
| KR100301809B1 (ko) * | 1998-11-24 | 2001-09-06 | 김영환 | 데이터 입출력 버퍼 제어회로_ |
| JP2004054547A (ja) * | 2002-07-19 | 2004-02-19 | Nec Electronics Corp | バスインタフェース回路及びレシーバ回路 |
| US8675405B1 (en) | 2013-03-12 | 2014-03-18 | Cypress Semiconductor Corp. | Method to reduce program disturbs in non-volatile memory cells |
-
2019
- 2019-07-05 US US16/503,631 patent/US10950290B2/en active Active
- 2019-07-15 CN CN201910638185.1A patent/CN112185434B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080239810A1 (en) * | 2007-03-29 | 2008-10-02 | Hynix Semiconductor Inc. | Cell array of semiconductor memory device and method of driving the same |
| CN101866684A (zh) * | 2009-04-14 | 2010-10-20 | 海力士半导体有限公司 | 半导体存储器装置及其刷新控制方法 |
| US20110157251A1 (en) * | 2009-12-30 | 2011-06-30 | Sang-Hoon Lim | Interface circuit, and semiconductor device and liquid crystal display device including the same |
| US20140097481A1 (en) * | 2012-10-10 | 2014-04-10 | Stmicroelectronics (Rousset) Sas | Non-volatile memory with vertical selection transistors |
| CN106297880A (zh) * | 2015-05-26 | 2017-01-04 | 旺宏电子股份有限公司 | 存储器装置及其编程方法 |
| CN107481756A (zh) * | 2016-06-07 | 2017-12-15 | 来扬科技股份有限公司 | 电阻式存储器的读写控制装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10950290B2 (en) | 2021-03-16 |
| US20210005241A1 (en) | 2021-01-07 |
| CN112185434B (zh) | 2024-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7035143B2 (en) | NAND flash memory device and method of reading the same | |
| KR100882205B1 (ko) | 글로벌 워드라인 디코더의 레이아웃 면적을 줄이는비휘발성 메모리 장치 및 그 동작 방법 | |
| KR101384316B1 (ko) | 반도체 기억장치 | |
| US20100238729A1 (en) | Non-volatile memory with reduced leakage current for unselected blocks and method for operating same | |
| US20150023103A1 (en) | Semiconductor device and method of operating the same | |
| CN104021814A (zh) | 半导体存储装置 | |
| WO2008099958A1 (en) | Method of writing data into semiconductor memory and memory controller | |
| CN102262901A (zh) | 具有能够减少平面面积的配置的半导体集成电路装置 | |
| US9424913B2 (en) | High-speed readable semiconductor storage device | |
| KR20110078752A (ko) | 반도체 메모리 장치의 동작 방법 | |
| US10497448B2 (en) | Semiconductor memory device | |
| US10607701B2 (en) | Semiconductor storage device | |
| JP2002279788A (ja) | 不揮発性半導体メモリ | |
| KR20170047152A (ko) | 불휘발성 반도체 메모리 장치 | |
| US8508993B2 (en) | Method and apparatus of performing an erase operation on a memory integrated circuit | |
| US20090168527A1 (en) | Nonvolatile semiconductor memory device | |
| US20130083602A1 (en) | Nonvolatile semiconductor memory device | |
| CN112185434B (zh) | 存储器装置及其操作方法 | |
| KR20090049373A (ko) | 불휘발성 메모리 소자의 동작 방법 | |
| US8335125B2 (en) | Semiconductor memory device with a stacked gate including a charge storage layer and a control gate and method of controlling the same | |
| TWI711044B (zh) | 記憶體裝置及其操作方法 | |
| KR20040085616A (ko) | 반도체 메모리 장치 | |
| US9747989B1 (en) | Memory device and control method thereof | |
| US8374041B2 (en) | Transfer circuit, nonvolatile semiconductor device using the same, and transfer method of the same | |
| CN112017701A (zh) | 阈值电压调整装置和阈值电压调整方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |