CN112181273A - 数据同步系统及音频设备 - Google Patents

Abstract

本申请提供一种数据同步系统及音频设备，该数据同步系统包括：数据采集组件，具有多个采集单元，分别用于采集数据并在需要传送数据时发送触发信号；数据处理芯片，具有与采集单元一一对应的存储模块，数据处理芯片用于基于触发信号获取对应的采集单元的数据并将其存入相应的存储模块；数据处理芯片还包括硬件模块，硬件时钟计数器及处理模块，硬件模块用于被触发信号触发，将触发时刻对应的硬件时钟计数器的计数值存入相应的存储模块，处理模块用于从各存储模块读取来自多个采集单元的数据及多个采集单元的数据各自对应的硬件时钟计数器的计数值，并根据硬件时钟计数器的计数值对相应的采集单元的数据进行处理，以使来自多个采集单元的数据同步。

Description

数据同步系统及音频设备

技术领域

本申请涉及数据同步技术领域，具体而言，涉及一种数据同步系统及音频设备。

背景技术

随着电子设备(例如，无线耳机，无线音箱，智能手表等)的功能逐渐多样化，电子设备的结构也越来越复杂，电子设备所包括的数据采集单元(例如，传感器，麦克风等)也逐渐增多。现有技术中，多个数据采集单元之间的数据同步通常需要专门的处理器来负责，即，电子设备需要单独设置一个处理器专职处理多个数据采集单元之间的数据同步。由此，增加了系统开销。

发明内容

本申请实施例的目的在于提供一种数据同步系统及音频设备，用于在进行数据同步时，一定程度上减少系统开销。

本申请提供一种数据同步系统，包括：数据采集组件，包括多个采集单元，各采集单元用于采集数据并在需要传送数据时发送触发信号；数据处理芯片，包括与所述采集单元一一对应的存储模块，所述数据处理芯片用于基于所述触发信号获取对应的采集单元的数据，并将其存入相应的存储模块中；所述数据处理芯片还包括硬件模块，硬件时钟计数器及处理模块，所述硬件模块用于被所述触发信号触发，将触发时刻对应的硬件时钟计数器的计数值存入相应的存储模块中，所述处理模块用于从各存储模块读取来自所述多个采集单元的数据及所述多个采集单元的数据各自对应的硬件时钟计数器的计数值，并根据所述硬件时钟计数器的计数值对相应的采集单元的数据进行处理，以使来自所述多个采集单元的数据同步。

本申请所提供的数据同步系统，通过使各采集单元在需要传送数据时发送触发信号，由触发信号触发数据处理芯片获取各采集单元所采集的数据并进行同步处理，即，数据处理芯片在未接收到触发信号之前，可以负责数据同步系统的其他任务，由此，无需针对各采集单元的数据同步增设专门的处理器，从而一定程度上减少系统开销；而且由于在数据处理芯片中设置有硬件模块，可以为处理模块分担根据触发信号记录硬件时钟计数器的计数值的工作，从而可以减少处理模块的工作压力，使得处理模块释放更多的运算能力来处理数据同步系统的其他任务。

进一步地，所述数据采集组件还包括多个存储单元，所述多个存储单元与所述多个采集单元一一对应连接，各采集单元还用于将所采集的数据存入对应的存储单元内；所述多个存储单元还与所述多个存储模块一一对应连接。

本申请中，数据采集组件包括多个与采集单元一一对应连接的存储单元，可以方便采集单元的数据缓存；而多个存储单元与多个存储模块一一对应连接，可以方便将各采集单元所采集的数据分开存储，以免后续处理模块在进行同步处理时混淆数据来源。

进一步地，各采集单元用于在对应的存储单元中的数据量达到各自预设值时，确定需要传送数据；或者在完成各自预设数量的数据采集之后，确定需要传送数据。

本申请中，各采集单元在对应的存储单元中的数据量达到各自预设值时，确定需要传送数据；或者在完成各自预设数量的数据采集之后，确定需要传送数据，即，各采集单元在满足相应条件后自动确定需要传送数据，而无需数据处理芯片对数据采集组件进行额外的配置，由此，可以一定程度上减少数据处理芯片的工作压力。

进一步地，所述数据处理芯片还包括多个I/O接口，各存储单元分别与一I/O接口连接，各存储模块分别与一I/O接口连接，各存储模块分别通过相应的I/O接口与对应的存储单元连接。

进一步地，所述硬件时钟计数器的时钟频率大于各采集单元的采样频率。

本申请中，通过使得硬件时钟计数器的时钟频率大于各采集单元的采样频率，能够精确地对各采集单元所采集的数据进行同步。

进一步地，所述数据处理芯片还包括DMA模块，所述数据处理芯片还用于基于所述触发信号触发所述DMA模块，以使所述DMA模块获取对应的采集单元的数据，并将其存入相应的存储模块中。

本申请中，数据处理芯片还包括DMA模块，通过DMA模块可以为处理模块分担根据触发信号获取采集单元的数据的工作，从而进一步降低处理模块的工作压力，使得处理模块能够释放更多的运算能力来处理数据同步系统的其他任务。

进一步地，所述数据处理芯片还用于基于所述触发信号触发所述处理模块，以使所述处理模块读取所述采集单元的数据，并将其存入相应的存储模块中。

进一步地，所述触发信号为所述处理模块的中断信号，所述处理模块还用于在中断处理程序中，读取所述采集单元的数据，并将其存入相应的存储模块中，以及根据所述硬件时钟计数器的计数值对相应采集单元的数据进行处理，以使来自所述多个采集单元的数据同步。

进一步地，各采集单元用于基于GPIO协议发送所述触发信号；所述数据处理芯片用于基于SPI，UART，I2C及I2S中的任一协议获取对应的采集单元的数据。

进一步地，所述处理模块用于从所述存储模块读取多个采集单元的数据及多个采集单元的数据对应的硬件时钟计数器的计数值，并根据所述硬件时钟计数器的计数值对相应的采集单元的数据进行插值，以使所述多个采集单元所采集的数据同步。

进一步地，所述处理模块对数据的同步精度小于或等于所述硬件时钟计数器的时钟周期。

本申请还提供一种音频设备，包括前述数据同步系统。

本申请的一个或多个实施例的细节在下面的附图和描述中提出。本申请的其它特征、目的和优点将从说明书、附图以及权利要求书变得明显。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的数据同步系统的结构示意图。

图标：数据同步系统-10；数据采集组件-11；数据处理芯片-13；采集单元-111；存储单元-112；存储模块-131；硬件模块-132；硬件时钟计数器-133；处理模块-134；DMA模块-135。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。

请参阅图1，本申请一实施例提供一种数据同步系统10。该数据同步系统10可以应用于无线耳机，无线音箱，智能手表等电子设备。

本实施例中，数据同步系统10包括数据采集组件11及数据处理芯片13。数据采集组件11与数据处理芯片13连接，例如，通过I/O总线连接。数据采集组件11用于将所采集的数据传送给数据处理芯片13。数据处理芯片13用于对获取到的数据采集组件11所采集的数据进行处理，以及处理电子设备的其他运算任务。

本实施例中，数据采集组件11包括多个采集单元111。各采集单元111按照各自的采样频率进行数据采集。各采集单元111的采样频率可以相同，或者不同，本申请对此不做限定。各采集单元111可以是加速度传感器、陀螺仪、数字麦克风、温度传感器、湿度传感器、压力传感器或红外传感器等。

多个采集单元111分别与数据处理芯片13连接。本实施例中，数据处理芯片13包括多个I/O接口。多个采集单元111分别与数据处理芯片13的一个I/O接口连接。各采集单元111用于在需要传送数据时发送触发信号给数据处理芯片13。换言之，触发信号为采集单元111将需要传送的数据准备好的指示信号。

可选地，各采集单元111可以基于GPIO(General-purpose input/output，通用型I/O)协议发送触发信号。

可以理解，各采集单元111也可以基于其他传输协议发送触发信号，本申请并不以此为限。

本实施例中，数据采集组件11还可以包括多个存储单元112。存储单元112可以是先进先出(FIFO：First Input First Output)存储单元，或乒乓缓存单元。需要说明的是，乒乓缓存单元物理上可以是一块存储也可是两块存储。各存储单元112的可存储容量可以相同，也可以不同。本实施例中，各存储单元112的可存储容量各不相同。

多个存储单元112与多个采集单元111一一对应连接。各采集单元将各自所采集的数据存入对应的存储单元112内。多个存储单元112分别与数据处理芯片13连接。本实施例中，多个存储单元112分别与数据处理芯片13的一个I/O接口连接。本实施例中，各采集单元111及对应的存储单元112与数据处理芯片13的同一I/O接口连接。也就是说，各采集单元111经对应的存储单元112与数据处理芯片13的一个I/O接口连接。

本实施例中，各采集单元111可以在对应的存储单元112中的数据量达到各自预设值时，确定需要传送数据；或者在完成各自预设数量的数据采集之后，确定需要传送数据。此处的预设值及预设数量可根据需要进行设定，本申请对此不做限定。

可以理解，对于各采集单元111所对应的存储单元112而言，各自预设值可以相同，也可以不同。本实施例中，各采集单元111所对应的存储单元112的各自预设值不同。同理，对于各采集单元111而言，各自预设数量可以相同，也可以不同。本实施例中，各采集单元的各自预设数量不同。

可选地，当存储单元112为FIFO存储单元时，各采集单元111可以在FIFO存储单元存储预定数量的采集单元111所采集的数据时，确定需要传送数据，产生并发送触发信号给数据处理芯片13；当存储单元112为乒乓缓存单元时，采集单元111可以在乒乓缓存单元中的一块缓存结构存储预定数量的采集单元111所采集的数据时，确定需要传送数据，产生并发送触发信号给数据处理芯片13。在一些实施例中，当缓存结构中数据被取走后，可以把采集单元111新采集到的数据放置到该缓存结构，以使数据处理芯片13能从同一地址获取相应的采集单元111所采集的数据。

本实施例中，各采集单元111在满足相应条件后自动确定需要传送数据，而无需数据处理芯片13对数据采集组件11进行额外的配置，由此，可以一定程度上减少数据处理芯片13的工作压力。

数据处理芯片13可以是音频处理芯片，视频处理芯片或集成芯片等。数据处理芯片13可以基于SPI(Serial Peripheral Interface，串行外设接口)，UART(UniversalAsynchronous Receiver/Transmitter，通用异步收发传输器)，I2C(Inter－IntegratedCircuit，内置集成电路)及I2S(Inter-IC Sound，集成电路内置音频总线)中的任一协议获取对应的采集单元111的数据。本实施例中，数据处理芯片13包括存储模块131，硬件模块132，硬件时钟计数器133及处理模块134。存储模块131分别与硬件模块132及处理模块134连接。硬件时钟计数器133与硬件模块132连接。

存储模块131与采集单元111一一对应。多个存储模块131与多个存储单元112一一对应连接。本实施例中，各存储模块131分别与数据处理芯片13的一个I/O接口连接，从而经过相应的I/O接口与对应的存储单元112连接。数据处理芯片13用于基于触发信号获取对应的采集单元111的数据，并将其存入相应的存储模块131中。通过使多个存储模块131与多个存储单元112一一对应连接，可以方便将各采集单元111所采集的数据分开存储，以免后续处理模块134在进行同步处理时混淆数据来源。

本实施例中，数据处理芯片13还用于基于触发信号触发处理模块134，以使处理模块134读取对应的采集单元111的数据，并将其存入相应的存储模块131中。可选地，数据处理芯片13可以直接利用触发信号触发处理模块134，或者，数据处理芯片13可以在接收到触发信号后，间隔预设时间触发处理模块134，以使处理模块134读取对应的采集单元111的数据，并将其存入相应的存储模块131中。

可选地，触发信号为处理模块134的中断信号，处理模块134在中断处理程序中，读取对应的采集单元111的数据，并将其存入相应的存储模块131中。

硬件模块132用于被触发信号触发，将触发时刻对应的硬件时钟计数器133的计数值存入相应的存储模块131中。本实施例中，硬件模块132可以为协处理器。现有技术中，通常由处理模块134被触发信号触发，将触发时刻对应的硬件时钟计数器133的计数值存入相应的存储模块131，本实施例中，由硬件模块132分担处理模块134的此部分工作，可以避免打断处理模块134的其他工作，从而一定程度上，提高数据同步系统的处理能力。另外，现有技术中，处理模块134在被触发信号触发时，有可能先完成当前的处理工作，然后在对触发时刻对应的硬件时钟计数器133的计数值进行记录。这样，导致触发时刻的硬件时钟计数器133的计数值的记录滞后，由于在处理模块134完成当前的处理工作的过程中，多个采集单元111仍在持续的采集数据，也就是说，在处理模块134完成当前的处理工作的过程中，可能陆续有其他的采集单元111发送触发信号，因此，容易导致硬件时钟计数器的计数值的混淆。本实施例中，通过硬件模块132及时地对触发时刻的硬件时钟计数器的计数值进行存储，可以避免现有技术所存在的问题。

硬件时钟计数器133用于记录表征触发时刻的计数值。

本实施例中，硬件时钟计数器133的时钟频率大于各采集单元111的采样频率。可选地，硬件时钟计数器133的时钟频率可以大于1MHz。由于硬件时钟计数器133的时钟频率大于各采集单元111的采样频率，使得硬件时钟计数器133能够对各个采集单元111在需要传送数据时所发送的触发信号对应的触发时刻进行精确地记录，继而有助于精确地对各采集单元111所采集的数据进行同步。

处理模块134用于从各存储模块131读取来自多个采集单元111的数据及多个采集单元111的数据各自对应的硬件时钟计数器133的计数值，并根据硬件时钟计数器133的计数值对相应的采集单元111的数据进行处理，以使来自多个采集单元111的数据同步。可选地，处理模块134对数据的同步精度小于或等于硬件时钟计数器133的时钟周期。这里，同步精度可以理解为同步处理可达到的最小时间间隔，而使得同步精度小于或等于硬件时钟计数器133的时钟周期，一定程度上可以提升处理模块134的同步处理的性能。

可以理解，在触发信号为处理模块134的中断信号的情况下，处理模块134对多个采集单元所采集的数据进行同步处理可以发生在处理模块134的中断处理程序期间。中断处理程序的内容为本领域现有技术，因此，在此不展开说明。

本实施例中，处理模块134用于从存储模块131读取多个采集单元111的数据及多个采集单元111的数据对应的硬件时钟计数器133的计数值，并根据硬件时钟计数器133的计数值对相应的采集单元111的数据进行插值(例如，线性插值，二次插值等)，以使多个采集单元111所采集的数据同步。可以理解，同步处理还可以采用其他方式，本申请并不以此为限。

本实施例中，数据处理芯片13还可以包括DMA(Direct Memory Access，直接存储模块访问)模块135。数据处理芯片13还用于基于触发信号触发DMA模块135，以使DMA模块135获取对应的采集单元111的数据，并将其存入相应的存储模块131中。

可选地，数据处理芯片13可以在接收到触发信号时，直接利用触发信号触发DMA模块135；或者数据处理芯片13可以在接收到触发信号后，间隔预定时延触发DMA模块135。

本实施例中，DMA模块135被触发信号触发，获取对应的采集单元111的数据。由于触发信号是在各采集单元111所对应的存储单元112中的数据量达到各自预设值或各采集单元111完成各自预设数量的数据采集之后产生，因此，对于DMA模块而言，其在被触发信号触发后需要获取的数据量是固定的，由此，无需通过处理模块134在每当DMA模块被触发时对DMA模块135所需获取的各采集单元的数据的数据量进行配置，使得处理模块134免受干扰，从而提高数据同步系统的处理能力。

本实施例中，多个存储模块131通过数据处理芯片13的I/O接口分别与多个存储单元112一一对应地连接，相当于在数据处理芯片13与数据采集组件11之间形成多个DMA通道。每个DMA通道对应一个存储模块131，一个存储单元112及连接在相应存储模块131与存储单元112之间的I/O总线。由于触发信号可以在各采集单元111所对应的存储单元112中的数据量达到各自预设值或各采集单元111完成各自预设数量的数据采集之后产生，因此，对于每个DMA通道而言，单次传送的数据数量可以是固定的。另外，由于各DMA通道与相应的存储单元112对应，而各存储单元112又与相应的采集单元111对应，因此，基于一具体的采集单元111在需要传送数据时所发送的触发信号，DMA模块135获取该采集单元111所采集的数据时，需要访问的存储单元112的地址也是固定的。因此，无需通过处理模块134在每当有采集单元111发送触发信号时，重复地对DMA模块135所需获取的各采集单元的数据的数据量以及DMA模块135在获取的各采集单元的数据时需要访问的存储单元112的地址进行配置，使得处理模块134免受干扰，从而提高数据同步系统的处理能力。

可以理解，由于各采集单元111对应的存储单元112的各自预设值可以不同，各采集单元111对应的各自预设数量也可以不同，相应地，各DMA通道单次传送的数据数量也可以不同。DMA模块135可以根据各采集单元111发送触发信号的先后顺序，按照先到先触发的原则，依次通过相应的DMA通道获取对应的采集单元111的数据。

可选地，多个DMA通道可以预先按照预定顺序排序，以便于区分各DMA通道。对于不同的采集单元111所发送的触发信号同时触发DMA模块135的情况，DMA模块135可以根据预先基于DMA的排序所确定的顺序(可以与预先按照预定顺序对多个DMA通道所做排序相同，或不同)，依次通过相应的DMA通道获取对应的采集单元111的数据。由此，可以避免采集单元数据丢失的情况。

本实施例中，通过DMA模块可以为处理模块分担基于触发信号获取采集单元的数据的工作，从而进一步降低处理模块的工作压力，而且由于获取采集单元的数据的工作由DMA模块负责，使得处理模块免受干扰，一定程度上能够释放更多的运算能力来处理数据同步系统的其他任务。

本申请所提供的数据同步系统，通过使各采集单元在需要传送数据时发送触发信号，由触发信号触发数据处理芯片获取各采集单元所采集的数据并进行同步处理，即，数据处理芯片在未接收到触发信号之前，可以负责数据同步系统的其他任务，由此，无需针对各采集单元的数据同步增设专门的处理器，从而一定程度上减少系统开销；而且由于在数据处理芯片中设置有硬件模块，可以为处理模块分担根据触发信号记录硬件时钟计数器的计数值的工作，从而可以减少处理模块的工作压力，使得处理模块释放更多的运算能力来处理数据同步系统的其他任务。

可以理解，其他实施例中，数据处理芯片13所包括的存储模块131的数量可以为1个。此时，存储模块131分别与多个存储单元112连接。处理模块134或者DMA模块135基于触发信号获取相应的采集单元111的数据，并将所获取的数据与表征数据来源的传感器标识绑定，一并存入存储模块131中。由此，可以避免处理模块134后续在对多个采集单元111所采集的数据进行同步处理时，混淆数据来源。

本申请还提供一种音频设备，包括前述数据同步系统。音频设备可以是无线耳机，无线音箱等。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (12)

1.一种数据同步系统，其特征在于，包括：

数据采集组件，包括多个采集单元，各采集单元用于采集数据并在需要传送数据时发送触发信号；

数据处理芯片，包括与所述采集单元一一对应的存储模块，所述数据处理芯片用于基于所述触发信号获取对应的采集单元的数据，并将其存入相应的存储模块中；所述数据处理芯片还包括硬件模块，硬件时钟计数器及处理模块，所述硬件模块用于被所述触发信号触发，将触发时刻对应的硬件时钟计数器的计数值存入相应的存储模块中，所述处理模块用于从各存储模块读取来自所述多个采集单元的数据及所述多个采集单元的数据各自对应的硬件时钟计数器的计数值，并根据所述硬件时钟计数器的计数值对相应的采集单元的数据进行处理，以使来自所述多个采集单元的数据同步。

2.如权利要求1所述的数据同步系统，其特征在于，所述数据采集组件还包括多个存储单元，所述多个存储单元与所述多个采集单元一一对应连接，各采集单元还用于将所采集的数据存入对应的存储单元内；所述多个存储单元还与所述存储模块一一对应连接。

3.如权利要求2所述的数据同步系统，其特征在于，各采集单元用于在对应的存储单元中的数据量达到各自预设值时，确定需要传送数据；或者在完成各自预设数量的数据采集之后，确定需要传送数据。

4.如权利要求2所述的数据同步系统，其特征在于，所述数据处理芯片还包括多个I/O接口，各存储单元分别与一I/O接口连接，各存储模块分别与一I/O接口连接，各存储模块分别通过相应的I/O接口与对应的存储单元连接。

5.如权利要求1所述的数据同步系统，其特征在于，所述硬件时钟计数器的时钟频率大于各采集单元的采样频率。

6.如权利要求1所述的数据同步系统，其特征在于，所述数据处理芯片还包括DMA模块，所述数据处理芯片还用于基于所述触发信号触发所述DMA模块，以使所述DMA模块获取对应的采集单元的数据，并将其存入相应的存储模块中。

7.如权利要求1所述的数据同步系统，其特征在于，所述数据处理芯片还用于基于所述触发信号触发所述处理模块，以使所述处理模块读取所述采集单元的数据，并将其存入相应的存储模块中。

8.如权利要求7所述的数据同步系统，其特征在于，所述触发信号为所述处理模块的中断信号，所述处理模块还用于在中断处理程序中，读取所述采集单元的数据，并将其存入相应的存储模块中，以及根据所述硬件时钟计数器的计数值对相应采集单元的数据进行处理，以使来自所述多个采集单元的数据同步。

9.如权利要求1所述的数据同步系统，其特征在于，各采集单元用于基于GPIO协议发送所述触发信号；所述数据处理芯片用于基于SPI，UART，I2C及I2S中的任一协议获取对应的采集单元的数据。

10.如权利要求1所述的数据同步系统，其特征在于，所述处理模块用于从所述存储模块读取多个采集单元的数据及多个采集单元的数据对应的硬件时钟计数器的计数值，并根据所述硬件时钟计数器的计数值对相应的采集单元的数据进行插值，以使所述多个采集单元所采集的数据同步。

11.如权利要求1所述的数据同步系统，其特征在于，所述处理模块对数据的同步精度小于或等于所述硬件时钟计数器的时钟周期。

12.一种音频设备，其特征在于，包括如权利要求1至11任一项所述的数据同步系统。

Images