CN112154607A - 经由外部定时电容器的单引脚监测的多芯片同步 - Google Patents

经由外部定时电容器的单引脚监测的多芯片同步 Download PDF

Info

Publication number
CN112154607A
CN112154607A CN201980034035.8A CN201980034035A CN112154607A CN 112154607 A CN112154607 A CN 112154607A CN 201980034035 A CN201980034035 A CN 201980034035A CN 112154607 A CN112154607 A CN 112154607A
Authority
CN
China
Prior art keywords
pin
threshold
response
chip
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980034035.8A
Other languages
English (en)
Other versions
CN112154607B (zh
Inventor
L·J·格瓦克斯
K·W·齐默
R·D·乔丹格尔
H·托雷斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN112154607A publication Critical patent/CN112154607A/zh
Application granted granted Critical
Publication of CN112154607B publication Critical patent/CN112154607B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12Modifications for increasing the maximum permissible switched current
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14Modifications for compensating variations of physical values, e.g. of temperature
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供了一种响应于事件触发操作IC芯片的方法(400)。所述方法包含响应于事件触发,将引脚耦合(405)到恒定电流源以对耦合到所述引脚的外部电容器充电,以及监测(410)所述引脚上的电容器电压。如果电容器电压的量值大于上升阈值,则启用下降阈值的检测(415)。如果所述电容器电压的所述量值大于电压阈值,则触发(420)第一响应,并且所述引脚耦合(420)到下轨以使所述外部电容器放电。如果启用所述下降阈值的检测并且所述电容器电压的所述量值小于所述下降阈值,则也触发(425)所述第一响应。

Description

经由外部定时电容器的单引脚监测的多芯片同步
技术领域
这总体上涉及多芯片同步领域。更具体地,并且不作为任何限制,本公开涉及一种用于经由外部定时电容器的单引脚的多芯片同步的系统、器件和方法。
背景技术
在图5中示出了一种使用集成电路(IC)芯片提供延迟或定时事件的方法,其中在电路板502上示出了电源系统500。电源系统500包含IC芯片504,其可以是例如负载开关或低压降(LDO)调节器。IC芯片504通过引脚Pa耦合到输入电压Vin,并通过引脚Pb提供输出电压Vout。虽然在该图中没有具体示出,但是功率晶体管耦合在输入电压Vin和输出电压Vout之间以控制何时允许电流流动。
IC芯片504包含定时电路506,定时电路506通过引脚Pc耦合到外部电容器C1。定时电路506耦合到引脚Pc,以便使用外部电容器C1来定时事件。例如,当诸如短路之类的故障状况发生在电源系统500所耦合的负载上时,IC芯片504可能需要被关断,然后被接通以复位IC芯片。通常,期望在IC芯片504关断的时间和IC芯片504重新导通的时间之间经过给定时间段。通过例如使用电流源以恒定速率对外部电容器C1充电,并检测外部电容器C1何时达到表示预期时间段的阈值电压,可以提供给定时间段的定时。
当在Vout上需要大电流时,IC芯片504的两个或两个以上副本可以并联耦合在输入电压Vin和输出电压Vout之间,以便增加系统的载流能力。将认识到,当多个IC芯片504并联耦合时,IC芯片需要在它们接通或断开时同步动作。当由于故障条件而发生切换时,通过将相应定时电路506从每个IC芯片504耦合到外部电容器C1,可以实现同步动作;每个IC芯片可以帮助对外部电容器C1充电并且可以监测外部电容器C1上的电压。然而,当以这种方式组合现有的IC芯片时,会出现意外的问题并导致系统失去同步。
发明内容
所公开的实施例提供了一种IC芯片和操作所述IC芯片的方法,所述方法包含监测两个单独的阈值以识别定时时段的结束。耦合到外部电容器的所有IC芯片将有助于对外部电容器充电并监测是否已达到电压阈值。因为由于半导体工艺的差异,电压阈值的实际值在不同的IC芯片之间会有些变化,所以一旦外部电容器上的电压达到上升阈值,IC芯片就能够进行监测以检测越过下降阈值。越过下降阈值表示另一个IC芯片已经达到电压阈值并且正在使外部电容器放电。选择上升阈值,使得上升阈值小于电压阈值减去检测电压阈值的比较器的最大随机偏移。因此,达到相应电压阈值的第一IC芯片将识别到定时时段的结束,并将外部电容器耦合到下轨,导致电压快速下降。其余的IC芯片检测到越过下降阈值以识别定时时段的结束,允许所有IC芯片保持同步。
在一个方面,公开了IC芯片的实施例。IC芯片包含耦合到第一外部电容器的第一引脚;以及耦合到所述第一引脚的第一定时电路,所述第一定时电路操作以选择性地将所述第一引脚耦合到第一恒定电流源和下轨中的一者,所述第一定时电路响应于第一事件触发而耦合以执行以下操作:将所述第一引脚耦合到所述第一恒定电流源;监测所述第一引脚上的第一电容器电压;如果所述第一电容器电压的量值大于第一上升阈值,则启用第一下降阈值的检测;如果所述第一电容器电压的量值大于第一电压阈值,则触发第一响应并将所述第一引脚耦合到所述下轨;以及如果启用所述第一下降阈值的检测并且所述第一电容器电压的量值小于第一下降阈值,则触发所述第一响应。
在另一方面,公开了一种系统的实施例。所述系统包含安装在电路板上的第一集成电路(IC)芯片;安装在所述电路板上的第二IC芯片;以及安装在所述电路板上的第一外部电容器;其中所述第一IC芯片和所述第二IC芯片中的每个包括:耦合到所述第一外部电容器的相应第一引脚;以及耦合到所述相应第一引脚的相应第一定时电路,所述相应第一定时电路操作以选择性地将所述相应第一引脚耦合到相应第一恒定电流源和下轨中的一者,所述相应第一定时电路响应于第一事件触发而耦合以执行以下操作:将所述相应第一引脚耦合到所述相应第一恒定电流源;监测所述相应第一引脚上的第一电容器电压;如果所述第一电容器电压的量值大于相应第一上升阈值,则启用相应第一下降阈值的检测;如果所述第一电容器电压的量值大于相应第一电压阈值,则触发相应第一响应并将所述相应第一引脚耦合到所述下轨;以及如果启用所述相应第一下降阈值的检测并且所述第一电容器电压的量值小于所述相应第一下降阈值,则触发所述相应第一响应。
在另一方面,公开了一种响应于第一事件触发操作集成电路(IC)芯片的方法的实施例。所述方法包含响应于所述第一事件触发,将第一引脚耦合到第一恒定电流源以对耦合到所述第一引脚的第一外部电容器进行充电;监测所述第一引脚上的第一电容器电压;如果所述第一电容器电压的量值大于第一上升阈值,则启用第一下降阈值的检测;如果所述第一电容器电压的量值大于第一电压阈值,则触发第一响应并将所述第一引脚耦合到下轨以使所述第一外部电容器放电;以及如果启用所述第一下降阈值的检测并且所述第一电容器电压的量值小于第一下降阈值,则触发所述第一响应。
附图说明
在附图中,通过实例而非限制的方式示出了本公开的实施例,在附图中,相同的附图标记表示相似的元件。应当注意,在本公开中对“一”或“一个”实施例的不同引用不一定是指相同的实施例,并且这样的引用可以意味着至少一个。此外,当结合实施例描述特定特征、结构或特性时,认为结合其它实施例实现这样的特征、结构或特性是在本领域技术人员的知识范围内的,无论是否明确描述都是如此。如本文所使用的,术语“耦合”旨在表示间接或直接电连接,除非被限定为可以包含无线连接的“可通信地耦合”。因此,如果第一器件耦合到第二器件,则所述连接可以是通过直接电连接,或者是通过经由其它器件和连接的间接电连接。
图1描绘根据本公开的实施例的包含并联耦合的多个IC芯片的电源系统的实例;
图1A稍微更详细地示出了根据本公开的实施例的包含并联耦合的多个IC芯片的电源系统的具体实施例;
图2A和2B描绘了根据本公开的实施例的实例定时电路;
图3A描绘了说明耦合到外部定时电容器但不包含所公开的增强的两个IC芯片上的现有电压阈值的曲线图;
图3B描绘说明根据本发明的实施例的耦合到外部定时电容器的两个IC芯片的额外阈值的曲线图;
图4描绘了根据本公开的实施例的操作IC芯片的方法;以及
图5描述了包含耦合到外部电容器的单个IC芯片用于对IC芯片上的事件进行定时的系统。
具体实施方式
现在将参照附图详细描述本发明的具体实施例。在本发明的实施例的以下详细描述中,阐述了许多具体细节以便提供对本发明的更彻底的理解。然而,对于本领域普通技术人员明显的是,没有这些具体细节也可以实施本发明。在其它情况下,没有详细描述公知的特征以避免不必要地使描述复杂化。
图1描述了实例电源系统100,其中IC芯片102A、102B需要提供对诸如故障状况等触发事件的同步响应。在电源系统100中,IC芯片102A、102B安装在电路板104上,并且并联耦合在输入电压Vin和输出电压Vout之间。IC芯片102A、102B中的每个包含耦合到外部电容器C1的第一端子的定时电路106。应当理解,尽管在该实例中仅两个IC芯片102并联耦合,但是根据需要可以并联耦合更多数量的IC芯片。在IC芯片102A中,定时电路106A耦合到第一引脚P1,第一引脚P1又耦合到外部电容器C1的第一端子,而在IC芯片102B中,定时电路106B耦合到第一引脚P2,第一引脚P2也耦合到外部电容器C1的第一端子。在一个实例实施例中,每个IC芯片102A、102B是单通道负载开关。
当在电源系统100中发生触发事件时,在每个定时电路106A和106B中,(恒定电流源,例如电流源或电流吸收器(在该图中没有具体示出))被耦合以对电容器充电。电流源/电流吸收器的值、并联耦合的IC芯片102的数量、电容器值和电压阈值确定定时器持续时间。一旦相应电流源被耦合以对电容器充电,每个IC芯片监测相应引脚P1、P2上的电压,以确定电容器C1上的电压何时越过电压阈值,在该点上触发响应。在一个实施例中,当触发事件或故障发生时,IC芯片102A、102B被复位或重启。
在图1A中提供了电源系统100A的稍微更具体的实施方案。在电源系统100A中,IC芯片102C、102D是作为负载开关实施并安装在电路板104'上的混合信号芯片。IC芯片102C的第三引脚P3C和IC芯片102D的第三引脚P3D各自耦合到输入电压Vin,并且第四引脚P4C、P4D各自耦合到输出电压Vout。P型金属氧化物硅(PMOS)功率晶体管MPC耦合在第三引脚P3C和第四引脚P4C之间,并由控制器110C控制。类似地,PMOS功率晶体管MPD耦合在第三引脚P3D和第四引脚P4D之间,并由控制器110D控制。每个IC芯片102C、102D包含两个定时电路106、108。定时电路106C和106D通过各自的第一引脚P1C、P1D耦合到第一外部电容器C1。当检测到过电流情况时,触发定时电路106C、106D中的每个。为了确保存在真正的过电流事件,IC芯片102在由定时电路106C、106D定时的给定时间段内监测过电流。当定时电路106C、106D检测到已经达到阈值电压时,定时电路106C、106D关断PMOS功率晶体管MPC、MPD,并且触发由定时电路108C、108D实施的第二定时器。定时电路108C、108D通过相应第二引脚P2C、P2D耦合到第二外部电容器C2。定时电路108C、108D中的每个测量直到PMOS功率晶体管MPC、MPD再次导通的时间段。当定时电路108C、108D达到相应阈值时,PMOS功率晶体管MPC、MPD再次导通。虽然在图1A中示出了IC芯片上的两个定时电路,但是所公开的实施例不限于该数量的定时电路。任何数量的定时电路106、108可以存在于每个IC芯片102上,并且根据所公开的实施例操作,允许在并联工作的两个或两个以上芯片之间保持扩展的或复杂的定时关系。虽然电源系统100A被描述为负载开关,但是电源系统100A还可以包含添加了反馈机制(未具体示出)的低压降(LDO)调节器。
每个定时电路106、108可以使用可以是电流源或电流吸收器的电流源将相应外部电容器C1、C2的第一端子充电到正值或负值。图2A描绘将外部电容器充电到正值的定时电路200A。电流源CS1A与PMOS晶体管MP1和N型金属氧化物硅(NMOS)晶体管MN1串联耦合在上轨和下轨之间,例如输入电压Vin和接地板之间。PMOS晶体管MP1和NMOS晶体管MN1由来自监测驱动电路202A的信号控制,使得引脚P2A可被耦合以接收由电流源CS1A提供的电流或通过下轨释放任何电压。监测驱动电路202A经连接205A耦合以监测引脚P2A上的电容器电压,以将检测到的电容器电压与相应电压阈值进行比较,并且在检测到的电容器电压超过电压阈值时触发响应。
类似地,图2B描绘将外部电容器C1、C2充电到负值的定时电路200B。NMOS晶体管MNA和电流吸收器CS1B串联耦合在引脚P2B和负参考电压NREF之间,使得每当NMOS晶体管MNA导通时,电流吸收器CS1B将从引脚P2B和与其耦合的电容器汲取电流。NMOS晶体管MNB耦合在引脚P2B和下轨之间,以便每当NMOS晶体管MNB导通时,释放引脚P2B和相应电容器上的任何负电荷。NMOS晶体管MNA、MNB均由监测驱动电路202B控制。监测驱动电路202B使用连接205B耦合以监测引脚P2B上的电压,以将检测到的电压与阈值进行比较,并且当检测到的电容器电压超过电压阈值时触发响应。因为定时电路可以被设计为将外部电容器的端子充电到正值或负值,所以应当理解,当我们提到检测到的电容器电压“大于”给定阈值时,比较是在检测到的电容器电压和给定阈值的量值或绝对值之间进行。
在设计定时电路200A、200B时,监测驱动电路202最初被设计成检测外部电容器上的电压何时超过给定的电压阈值,然后触发响应。然而,由于在硅处理中发生的变化,对于每个IC芯片,相应电压阈值可以稍微变化。参考图3A讨论电压阈值的这些变化可能引起的问题。
在曲线图300A中,第一IC芯片(例如IC芯片102A)具有比第二IC芯片(例如IC芯片102B)的电压阈值302B稍低的电压阈值302A,使得定时电路106A将首先检测到定时时段的结束。如图3A所示,外部电容器C1上的电压为零,直到在时间T1处发生触发事件。在时间T1处,IC芯片102A、102B都开始对外部电容器C1充电,并且其上的电压上升。当第一芯片在时间T2处达到电压阈值302A时,第一IC芯片将电流源从外部电容器C1断开,并将外部电容器C1耦合到提供下轨的接地板,将外部电容器C1上的电压拉到局部接地。在一个实施例中,第一IC芯片也被复位。典型地,每个电流源提供小电流,而从耦合到接地板的下拉强度远大于电流源,使得如图3A所示,外部电容器C1上的电压快速下降到零。
然而,由于电容器电压从未达到电压阈值302B,第二IC芯片未识别到已经达到电压阈值并且将继续等待。根据IC芯片的具体实施方案,可能有两个结果。如果如图3A所示,第一IC芯片被设计为即使在电压已经被带到局部接地之后也将外部电容器C1耦合到下轨,则第二IC芯片将继续提供电荷,但是该电荷将不能对外部电容器C1充电,并且第二IC芯片将永远不会达到电压阈值。
在另一种实施方案(未具体示出)中,第一IC芯片将外部电容器C1拉至零,然后闭合下轨和外部电容器C1之间的耦合。在这种实施方案中,第二IC芯片现在是向外部电容器C1提供电荷的唯一芯片,将最终设法将外部电容器C1充电到第二电压阈值。然而,由于没有同时达到两个电压阈值302A、302B,两个IC芯片仍然彼此不同步。系统可能被锁定并且不能向前移动。或者,当一或多个IC芯片正在上拉电容器上的电压,同时至少一个IC芯片已经对电容器放电并且正在执行当时间段结束时将采取的下一个动作时,可能发生乒乓效应。随着操作的继续,IC芯片可以交换角色,即在给定时间处上拉或下拉。因为IC芯片不与相同的操作状态同步,所以可能发生不正确的系统行为。IC芯片可以继续进行乒乓操作,并且永不重新同步。当系统是如在电源系统100A中的负载开关的情况下,一个IC芯片可能最终接收本应在多个IC芯片上传播的所有电流,具有损坏IC芯片的潜在后果。
为了纠正这个问题,定时电路106、108被修改为也识别电容器电压何时突然下降,指示另一个IC芯片已经达到电压阈值。这种能力涉及两个新的阈值:上升阈值和下降阈值。除了检测何时所监测的电容器电压超过电压阈值之外,每个定时电路106、108还检测何时所监测的电容器电压超过上升阈值以及何时所监测的电容器电压下降到低于下降阈值。因为可能在还没开始对电容器充电之前就触发下降阈值,所以只有在所监测的电容器电压达到上升阈值时,才启用下降阈值的检测,上升阈值大于下降阈值但小于电压阈值。在一个实施例中,上升阈值被选择为小于电压阈值减去检测电压阈值的比较器的最大随机偏移。在操作中,当电容器电压上升时,一旦达到相应上升阈值,所有的IC芯片将启用下降阈值的检测。如果特定IC芯片不具有系统中的IC芯片组的最低电压阈值,则该特定IC芯片仍将识别到所监测的电容器电压何时下降到低于相应下降阈值,并且可以保持同步。
图3B中的曲线300B示出了新阈值的使用,并结合图4进行解释,图4描绘了响应于事件触发操作IC芯片的方法400。第一IC芯片具有电压阈值302A、上升阈值306A和下降阈值304A,而第二IC芯片具有电压阈值302B、上升阈值306B和下降阈值304B。在多于两个IC芯片耦合到定时电容器的实施例中,第一IC芯片是在所耦合的多个IC芯片中具有最低电压阈值的IC芯片。耦合到相同定时电容器的所有其它IC芯片可被视为如本文所解释的第二IC芯片。通常只有具有最低电压阈值的IC芯片才会使电容器放电,但是其余IC芯片中的每个都会检测到定时时段的结束并按照设计进行响应。如前面的实例,每个定时电路在时间T1处被触发;响应于触发事件,每个IC芯片将电容器引脚,即设计耦合到电容器的引脚,耦合405到电流源(电流源或电流吸收器,这取决于实施方案)。在所示的实施例中,使用电流源并且电容器电压开始上升。每个IC芯片监测410电容器电压。如果电容器电压大于相应上升阈值306A、306B,则相应IC芯片将启动415相应下降阈值304A、304B的检测。电容器电压将继续上升,直到电容器电压在时间T2处达到电压阈值302A。当第一IC芯片检测到管脚电压大于电压阈值302A时,第一IC芯片触发420选择的响应,并将引脚耦合到接地板以对电容器放电。所选择的响应可以是任何期望的结果,并且可以包含复位IC芯片、关断控制输出电压的晶体管、或者导通控制输出电压的晶体管。因为先前已经在第二IC芯片上启用了下降阈值的检测,所以当第二IC芯片在时间T2处检测到电容器电压小于下降阈值304B时;第二IC芯片也将触发425所选择的响应。每个IC芯片还停用430下降阈值的检测,并使电容器引脚与电流源解耦,以使IC芯片为另一次故障的发生作好准备。
应当理解,在其中发生两个单独的定时事件的电源系统100A的实施方案中,可以由每个定时电路106、108独立地执行方法400。在一个实施例中,第一定时电路106C、106D使用第一电容器C1和相应第一电压阈值302A、302B、第一下降阈值304A、304B和第一上升阈值306A、306B来对过电流事件进行定时,并且提供第一响应(例如,如果过电流事件持续第一定时时段则触发功率晶体管MPC、MPD的关断),而第二定时电路108C、108D使用第二电容器C2和相应第二电压阈值302A、302B、第二下降阈值304A、304B和第二上升阈值306A、306B提供第二响应(例如延迟导通功率晶体管MPC、MPD第二定时时段)。
将认识到,尽管仅针对两个IC芯片解释了系统100和100A的性能,但是可以并联耦合的IC芯片的数量仅受系统的需要和设计的限制,并且可以是更大的数量。还将认识到,如图4所示执行的IC芯片能够在独立模式下以及在与其它类似IC芯片并联耦合时操作。
申请人已经证明了一种IC芯片,其提供了两个或两个以上IC芯片并联耦合并在操作期间保持同步的能力。同步仅使用单个引脚,该引脚提供到外部电容器的连接和用于监测外部电容器上的电压的构件。耦合IC芯片以检测电容器上何时达到阈值电压以及电容器电压何时放电。后一种检测仅在电容器电压上升到上升阈值之上之后小于下降阈值时才发生。IC芯片能够与类似的芯片并联地或以独立模式操作。在IC芯片和电容器之外不需要附加的系统电路。
尽管已经详细示出和描述了各种实施例,但是权利要求不限于任何特定实施例或实例。上面的详细描述都不应被理解为暗示任何特定的组件、元件、步骤、动作或功能是必要的,使得其必须被包含在权利要求的范围内。以单数形式提及元件并不意味着“一个且仅一个”,除非明确地如此陈述,而是“一或多个”。本领域的普通技术人员已知的上述实施例的元件的所有结构和功能等同物通过引用明确地结合于此,并且旨在被本权利要求所涵盖。因此,本领域的技术人员将认识到,在所附权利要求的精神和范围内,可以用各种修改和替换来实践本文描述的示范性实施例。

Claims (18)

1.一种集成电路IC芯片,包括:
耦合到第一外部电容器的第一引脚;以及
耦合到所述第一引脚的第一定时电路,所述第一定时电路操作以选择性地将所述第一引脚耦合到第一恒定电流源和下轨中的一者,所述第一定时电路响应于第一事件触发而耦合以执行以下操作:
将所述第一引脚耦合到所述第一恒定电流源;
监测所述第一引脚上的第一电容器电压;
如果所述第一电容器电压的量值大于第一上升阈值,则启用第一下降阈值的检测;
如果所述第一电容器电压的所述量值大于第一电压阈值,则触发第一响应并将所述第一引脚耦合到所述下轨;以及
如果启用所述第一下降阈值的检测并且所述第一电容器电压的所述量值小于所述第一下降阈值,则触发所述第一响应。
2.根据权利要求1所述的IC芯片,还包括,当所述第一响应被触发时,停用所述第一下降阈值的检测并且将所述第一引脚从所述第一恒定电流源去耦。
3.根据权利要求1所述的IC芯片,其中所述第一恒定电流源选自由电流源和电流宿组成的群组。
4.根据权利要求3所述的IC芯片,还包括:
耦合到第二外部电容器的第二引脚;以及
耦合到所述第二引脚的第二定时电路,所述第二定时电路操作以选择性地将所述第二引脚耦合到第二恒定电流源和所述下轨中的一者,所述第二定时电路响应于第二事件触发而耦合以执行以下操作:
将所述第二引脚耦合到所述第二恒定电流源;
监测所述第二引脚上的第二电容器电压;
如果所述第二电容器电压的量值大于第二上升阈值,则启用第二下降阈值的检测;
如果所述第二电容器电压的所述量值大于第二电压阈值,则触发第二响应并将所述第二引脚耦合到所述下轨;以及
如果启用所述第二下降阈值的检测并且所述第二电容器电压的所述量值小于所述第二下降阈值,则触发所述第二响应。
5.根据权利要求4所述的IC芯片,还包括:
耦合到输入电压的第三引脚;
耦合以提供输出电压的第四引脚;
耦合在所述第三引脚和所述第四引脚之间的功率晶体管;以及
耦合以控制所述功率晶体管的栅极的控制器。
6.根据权利要求5所述的IC芯片,其中,所述第一响应包括复位所述IC芯片和关断所述功率晶体管中的一者。
7.根据权利要求6所述的IC芯片,其中所述第二响应包括导通所述功率晶体管。
8.根据权利要求5所述的IC芯片,其中,所述功率晶体管是P型功率晶体管。
9.一种系统,包括:
安装在电路板上的第一集成电路IC芯片;
安装在所述电路板上的第二IC芯片;以及
安装在所述电路板上的第一外部电容器;
其中所述第一IC芯片和所述第二IC芯片中的每个包括:
耦合到所述第一外部电容器的相应第一引脚;以及
耦合到所述相应第一引脚的相应第一定时电路,所述相应第一定时电路操作以选择性地将所述相应第一引脚耦合到相应第一恒定电流源和下轨中的一者,所述相应第一定时电路响应于第一事件触发而耦合以执行以下操作:
将所述相应第一引脚耦合到所述相应第一恒定电流源;
监测所述相应第一引脚上的第一电容器电压;
如果所述第一电容器电压的量值大于相应第一上升阈值,则启用相应第一下降阈值的检测;
如果所述第一电容器电压的所述量值大于相应第一电压阈值,则触发相应第一响应并将所述相应第一引脚耦合到所述下轨;以及
如果启用所述相应第一下降阈值的检测并且所述第一电容器电压的所述量值小于所述相应第一下降阈值,则触发所述相应第一响应。
10.根据权利要求9所述的系统,其中,所述第一IC芯片和所述第二IC芯片中的每个还包括:
耦合到第二外部电容器的相应第二引脚;以及
耦合到所述相应第二引脚的相应第二定时电路,所述相应第二定时电路操作以选择性地将所述相应第二引脚耦合到相应第二恒定电流源和所述下轨中的一者,所述相应第二定时电路响应于第二事件触发而耦合以执行以下操作:
将所述相应第二引脚耦合到所述相应第二恒定电流源;
监测所述相应第二引脚上的第二电容器电压;
如果所述第二电容器电压的量值大于相应第二上升阈值,则启用相应第二下降阈值的检测;
如果所述第二电容器电压的所述量值大于相应第二电压阈值,则触发相应第二响应并将所述相应第二引脚耦合到所述下轨;以及
如果启用所述相应第二下降阈值的检测并且所述第二电容器电压的所述量值小于所述相应第二下降阈值,则触发所述相应第二响应。
11.根据权利要求10所述的系统,其中,所述第一IC芯片和所述第二IC芯片中的每个还包括:
耦合到输入电压的相应第三引脚;
耦合以提供输出电压的相应第四引脚;
耦合在所述第三引脚和所述第四引脚之间的相应功率晶体管;以及
耦合以控制所述相应功率晶体管的栅极的相应控制器。
12.根据权利要求11所述的系统,其中,所述相应第一响应包括复位所述相应IC芯片和关断所述相应功率晶体管中的一者。
13.根据权利要求12所述的系统,其中所述相应第二响应包括导通所述相应功率晶体管。
14.一种响应于第一事件触发操作集成电路IC芯片的方法,所述方法包括:
响应于所述第一事件触发,将第一引脚耦合到第一恒定电流源以对耦合到所述第一引脚的第一外部电容器进行充电;
监测所述第一引脚上的第一电容器电压;
如果所述第一电容器电压的量值大于第一上升阈值,则启用第一下降阈值的检测;
如果所述第一电容器电压的所述量值大于第一电压阈值,则触发第一响应并将所述第一引脚耦合到下轨以使所述第一外部电容器放电;以及
如果启用所述第一下降阈值的检测并且所述第一电容器电压的所述量值小于第一下降阈值,则触发所述第一响应。
15.根据权利要求14所述的方法,还包括当所述第一响应被触发时,停用所述第一下降阈值的检测并且将所述第一引脚从所述第一恒定电流源去耦。
16.根据权利要求15所述的方法,还包括:
响应于第二事件触发,将第二引脚耦合到第二恒定电流源以对耦合到所述第二引脚的第二外部电容器进行充电;
监测所述第二引脚上的第二电容器电压;
如果所述第二电容器电压的量值大于第二上升阈值,则启用第二下降阈值的检测;
如果所述第二电容器电压的所述量值大于第二电压阈值,则触发第二响应并将所述第二引脚耦合到所述下轨以对所述第二外部电容器放电;以及
如果启用所述第二下降阈值的检测并且所述第二电容器电压的所述量值小于所述第二下降阈值,则触发所述第二响应。
17.根据权利要求16所述的方法,其中所述第一响应包括复位所述IC芯片和关断功率晶体管中的一者。
18.根据权利要求17所述的方法,其中所述第二响应包括导通所述功率晶体管。
CN201980034035.8A 2018-06-15 2019-06-07 经由外部定时电容器的单引脚监测的多芯片同步 Active CN112154607B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862685650P 2018-06-15 2018-06-15
US62/685,650 2018-06-15
US16/190,871 2018-11-14
US16/190,871 US10651844B2 (en) 2018-06-15 2018-11-14 Multiple chip synchronization via single pin monitoring of an external timing capacitor
PCT/US2019/035941 WO2019241049A1 (en) 2018-06-15 2019-06-07 Multiple chip synchronization via single pin monitoring of an external timing capacitor

Publications (2)

Publication Number Publication Date
CN112154607A true CN112154607A (zh) 2020-12-29
CN112154607B CN112154607B (zh) 2024-06-14

Family

ID=68839745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980034035.8A Active CN112154607B (zh) 2018-06-15 2019-06-07 经由外部定时电容器的单引脚监测的多芯片同步

Country Status (4)

Country Link
US (1) US10651844B2 (zh)
EP (1) EP3807994B1 (zh)
CN (1) CN112154607B (zh)
WO (1) WO2019241049A1 (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4227230A (en) * 1978-09-19 1980-10-07 Texas Instruments Incorporated Switch mode driver
US4584520A (en) * 1984-03-12 1986-04-22 Raytheon Company Switchable current source circuitry having a current mirror and a switching transistor coupled in parallel
US20020141213A1 (en) * 2001-01-09 2002-10-03 Cv Squared Limited Low-loss capacitance driver circuit
US8232846B1 (en) * 2009-03-02 2012-07-31 Marvell International Ltd. Resistor capacitor (RC) oscillator
CN102790529A (zh) * 2005-08-26 2012-11-21 电力集成公司 基于时间测量来选择参数/模式的方法和设备
US20140002169A1 (en) * 2012-06-29 2014-01-02 Landis+Gyr, Inc. Early notification of power loss in three phase meter
US20150295494A1 (en) * 2014-04-11 2015-10-15 Infineon Technologies Austria Ag System and Method for a Switched-Mode Power Supply
US20170244403A1 (en) * 2016-02-22 2017-08-24 Texas Instruments Incorporated Gate Capacitance Control In A Load Switch
US20170283866A1 (en) * 2016-03-30 2017-10-05 Genia Technologies, Inc. Non-destructive bilayer monitoring using measurement of bilayer response to electrical stimulus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3466472A (en) * 1965-04-16 1969-09-09 Bliss Co Timing circuit method and apparatus
SU815910A1 (ru) 1979-06-25 1981-03-23 Предприятие П/Я М-5514 Переключающее устройство
US6118829A (en) * 1997-10-01 2000-09-12 Integration Associates, Inc. Apparatus and method for automatic mode selection in a communications receiver
RU2268545C2 (ru) 2003-08-22 2006-01-20 Общество с ограниченной ответственностью "Кварта-2000" Полупроводниковое ключевое устройство
JP5608436B2 (ja) * 2010-06-22 2014-10-15 ルネサスエレクトロニクス株式会社 可変容量素子
US8924766B2 (en) * 2012-02-28 2014-12-30 Arm Limited Analysing timing paths for circuits formed of standard cells
US9887699B2 (en) 2015-10-27 2018-02-06 Andapt, Inc. Programmable logic device with integrated high voltage power FET
CN105978341B (zh) * 2016-06-01 2019-03-19 西安矽力杰半导体技术有限公司 副边控制电路、控制方法及应用其的反激式变换器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4227230A (en) * 1978-09-19 1980-10-07 Texas Instruments Incorporated Switch mode driver
US4584520A (en) * 1984-03-12 1986-04-22 Raytheon Company Switchable current source circuitry having a current mirror and a switching transistor coupled in parallel
US20020141213A1 (en) * 2001-01-09 2002-10-03 Cv Squared Limited Low-loss capacitance driver circuit
CN102790529A (zh) * 2005-08-26 2012-11-21 电力集成公司 基于时间测量来选择参数/模式的方法和设备
US8232846B1 (en) * 2009-03-02 2012-07-31 Marvell International Ltd. Resistor capacitor (RC) oscillator
US20140002169A1 (en) * 2012-06-29 2014-01-02 Landis+Gyr, Inc. Early notification of power loss in three phase meter
US20150295494A1 (en) * 2014-04-11 2015-10-15 Infineon Technologies Austria Ag System and Method for a Switched-Mode Power Supply
US20170244403A1 (en) * 2016-02-22 2017-08-24 Texas Instruments Incorporated Gate Capacitance Control In A Load Switch
US20170283866A1 (en) * 2016-03-30 2017-10-05 Genia Technologies, Inc. Non-destructive bilayer monitoring using measurement of bilayer response to electrical stimulus

Also Published As

Publication number Publication date
CN112154607B (zh) 2024-06-14
EP3807994A1 (en) 2021-04-21
EP3807994B1 (en) 2023-07-12
WO2019241049A1 (en) 2019-12-19
US20190386657A1 (en) 2019-12-19
EP3807994A4 (en) 2021-08-11
US10651844B2 (en) 2020-05-12

Similar Documents

Publication Publication Date Title
US9679885B2 (en) Integrated protection devices with monitoring of electrical characteristics
US8742834B2 (en) Negative-voltage charge pump circuit
US8390256B2 (en) Charge/discharge control circuit and charging type power supply device
EP3179587A1 (en) Electrostatic discharge (esd) protection circuit
US11128289B2 (en) Driver circuit having overcurrent protection function
US9812959B2 (en) Step up/down switching regulator
US10910851B2 (en) Overcurrent, overcharge, and overdischarge detection and responsive switch control
US11522360B2 (en) Control method of susceptible inrush currents passing through a load switch, and corresponding electronic circuit
US10599172B2 (en) Power circuit
US9223335B2 (en) Semiconductor device
US20110140678A1 (en) Current limit recovery circuit
TW201201474A (en) ESD protection circuit
CN112154607B (zh) 经由外部定时电容器的单引脚监测的多芯片同步
CN108604900B (zh) 负载开关中的栅极电容的控制
JP2004070813A (ja) 半導体集積回路
US9219352B2 (en) Power off delay circuit and method, and audio system with power off delay
US20220075004A1 (en) Power supply semiconductor integrated circuit
EP3239800B1 (en) Electronic device
US10459474B1 (en) Current sensor
US11563430B2 (en) Transistor diagnostic circuit
EP4110017A1 (en) System and method for inrush current control with combinational load drive configuration
CN107493091B (zh) 电源供应方法及其装置
CN115967265A (zh) 防过充软启动电路及方法及包括其的buck电路、开关电源
JP2024159034A (ja) 電源装置、電源回路の制御装置、及びプログラム
TW202133567A (zh) 無線裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant