CN112152744A - 时钟同步的方法、装置、fpga芯片和光纤通信网络 - Google Patents

时钟同步的方法、装置、fpga芯片和光纤通信网络 Download PDF

Info

Publication number
CN112152744A
CN112152744A CN201910578652.6A CN201910578652A CN112152744A CN 112152744 A CN112152744 A CN 112152744A CN 201910578652 A CN201910578652 A CN 201910578652A CN 112152744 A CN112152744 A CN 112152744A
Authority
CN
China
Prior art keywords
main system
clock
time information
subsystem
clock synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910578652.6A
Other languages
English (en)
Inventor
黄诚雄
吴洪文
薄云览
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BYD Co Ltd
Original Assignee
BYD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BYD Co Ltd filed Critical BYD Co Ltd
Priority to CN201910578652.6A priority Critical patent/CN112152744A/zh
Publication of CN112152744A publication Critical patent/CN112152744A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0652—Synchronisation among time division multiple access [TDMA] nodes, e.g. time triggered protocol [TTP]
    • H04J3/0655—Synchronisation among time division multiple access [TDMA] nodes, e.g. time triggered protocol [TTP] using timestamps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本公开涉及一种时钟同步的方法、装置、FPGA芯片和光纤通信网络，该方法通过接收所述主系统周期性发送的时钟同步帧，所述时钟同步帧包括所述主系统发送所述时钟同步帧的发送时间；根据所述时钟同步帧和预先获取的传播延时调整所述子系统的时钟定时器，以使所述子系统与所述主系统的时钟保持同步。这样，根据时钟同步帧和预先获取的传播延时调整所述子系统的时钟定时器，使所述子系统与所述主系统的时钟保持同步，能够有效避免在时钟同步过程中进行复杂的浮点运算和调节晶体振荡器引起的时钟抖动现象，也能够有助于提高系统的扩展性能。

Description

时钟同步的方法、装置、FPGA芯片和光纤通信网络
技术领域
本公开涉及时钟同步领域，具体地，涉及一种时钟同步的方法、装置、FPGA芯片和光纤通信网络。
背景技术
在定位、测速等与时间强关联的数据通信中，主系统与子系统往往是异构分布运行，这就需要对主系统与子系统进行时钟同步处理后，才能利用测量数据进行运算。在进行时钟同步时，通常需要先进行较复杂的浮点运算，再根据运算结果修改晶体振荡器或晶体振荡电路以使子系统和主系统的时钟频率一致，随着运算结果精度的提高，对于晶体振荡器的调节精度要求逐渐提高，以至于经常在晶体振荡器的调节过程中引起抖动，微小的晶体振荡器抖动会引起较大的误差。而在TDMA(Time division multiple access，时分多址)的系统应用中，通常需要精准的同步脉冲，晶体振荡器的抖动会引起同步脉冲的抖动，再者，在子系统较多时，由于每个子系统与主系统的传播延时存在差异，在进行时钟同步时，需要以最后同步的子系统的传播延时保持一致，而在TDMA的系统应用中，由于时隙非常有限，不允许这么大的时钟同步偏移开销，因此会对子系统的数量进行限制，如此也会不利于新增子系统。
发明内容
本公开的目的是提供一种时钟同步的方法、装置、FPGA芯片和光纤通信网络，用于解决目前的时钟同步方法会引起时钟抖动，且不利于子系统的增加的技术问题。
为了实现上述目的，在本公开的第一方面提供一种时钟同步的方法，应用于通信系统中的子系统，所述通信系统包括主系统和子系统，所述子系统包括时钟定时器，所述方法包括：
接收所述主系统周期性发送的时钟同步帧，所述时钟同步帧包括所述主系统发送所述时钟同步帧的发送时间；
根据所述时钟同步帧和预先获取的传播延时调整所述子系统的时钟定时器，以使所述子系统与所述主系统的时钟保持同步。
可选地，所述传播延时是通过以下方式预先获取的：
在与所述主系统建立通信连接后，接收所述主系统发送的同步报文和跟随报文，所述跟随报文中包括所述主系统发送所述同步报文的第一时间信息；
确定接收到所述同步报文的第二时间信息；
根据所述第一时间信息和所述第二时间信息获取与所述主系统的传播延时。
可选地，所述根据所述第一时间信息和所述第二时间信息获取与所述主系统的传播延时包括：
在接收到所述跟随报文后，向所述主系统发送延时请求报文，所述延时请求报文中包括发送所述延时请求报文的第三时间信息；
接收所述主系统发送的延时应答报文，所述延时应答报文中包括所述主系统接收到所述延时请求报文的第四时间信息；
根据所述第一时间信息，所述第二时间信息，所述第三时间信息以及所述第四时间信息确定与所述主系统的传播延时。
可选地，所述根据所述时钟同步帧和所述传播延时调整所述子系统的时钟定时器包括：
计算所述主系统发送所述时钟同步帧的发送时间和所述传播延时的和值，并将所述时钟定时器记录的时间调整为所述和值。
在本公开的第二方面提供一种时钟同步的装置，应用于通信系统中的子系统，所述通信系统包括主系统和子系统，所述子系统包括时钟定时器，所述装置包括：
接收模块，用于接收所述主系统周期性发送的时钟同步帧，所述时钟同步帧包括所述主系统发送所述时钟同步帧的发送时间；
调整模块，用于根据所述时钟同步帧和预先获取的传播延时调整所述子系统的时钟定时器，以使所述子系统与所述主系统的时钟保持同步。
可选地，所述调整模块包括：
接收子模块，用于在与所述主系统建立通信连接后，接收所述主系统发送的同步报文和跟随报文，所述跟随报文中包括所述主系统发送所述同步报文的第一时间信息；
确定子模块，用于确定接收到所述同步报文的第二时间信息；
获取子模块，用于根据所述第一时间信息和所述第二时间信息获取与所述主系统的传播延时。
可选地，所述获取子模块，用于：
在接收到所述跟随报文后，向所述主系统发送延时请求报文，所述延时请求报文中包括发送所述延时请求报文的第三时间信息；
接收所述主系统发送的延时应答报文，所述延时应答报文中包括所述主系统接收到所述延时请求报文的第四时间信息；
根据所述第一时间信息，所述第二时间信息，所述第三时间信息以及所述第四时间信息确定与所述主系统的传播延时。
可选地，所述调整模块包括：
调整子模块，用于计算所述主系统发送所述时钟同步帧的发送时间和所述传播延时的和值，并将所述时钟定时器记录的时间调整为所述和值。
在本公开的第三方面提供一种FPGA芯片，所述FPGA芯片上存储有FPGA程序，所述FPGA程序被执行时实现以上第一方面所述方法的步骤。
在本公开的第四方面提供一种光纤通信网络，所述光纤通信网络包括多个FPGA芯片，所述FPGA芯片包括以上第三方面所述的FPGA芯片。
上述技术方案，通过接收所述主系统周期性发送的时钟同步帧，所述时钟同步帧包括所述主系统发送所述时钟同步帧的发送时间；根据所述时钟同步帧和预先获取的传播延时调整所述子系统的时钟定时器，以使所述子系统与所述主系统的时钟保持同步。这样，根据所述时钟同步帧和预先获取的传播延时调整所述子系统的时钟定时器，使所述子系统与所述主系统的时钟保持同步，能够有效避免在时钟同步过程中进行复杂的浮点运算和调节晶体振荡器引起的时钟抖动现象，也能够有助于提高系统的扩展性能。
本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1是本公开一示例性实施例提供的一种时钟同步的方法的流程图；
图2是本公开另一示例性实施例提供的一种时钟同步的方法的流程图；
图3是本公开又一示例性实施例提供的一种时钟同步的装置的框图；
图4是本公开又一示例性实施例提供的一种光纤传输网络的拓扑图。
具体实施方式
以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
首先，对本公开的应用场景进行介绍，本公开可以应用于基于FPGA(Field－Programmable Gate Array，现场可编程门阵列)技术通过光纤网络拓扑通信连接的主系统与多个分散的子系统之间的时钟同步过程中，由于在现有的时钟同步方法中，通常需要处理器先进行较复杂的浮点运算，再根据运算结果修改晶体振荡器或晶体振荡电路以使子系统和主系统的时钟频率一致；且随着运算结果精度的提高，对于晶体振荡器的调节精度要求逐渐提高，以至于在晶体振荡器的调节过程中经常会引起抖动，而微小的晶体振荡器抖动通常会引起较大的误差。而在TDMA的应用系统中，通常需要精准的同步脉冲，晶体振荡器的抖动会引起同步脉冲的抖动，再者，在子系统较多时，由于每个子系统与主系统的传播延时存在差异，在进行时钟同步时，需要以最后同步的子系统的传播延时保持一致，而在一些TDMA的应用系统中，由于时隙非常有限，不允许这么大的时钟同步偏移开销，因此会对子系统的数量进行限制，如此也会不利于新增子系统。
为了解决上述技术问题，本公开提供一种时钟同步的方法、装置、FPGA芯片和光纤通信网络，该方法通过接收所述主系统周期性发送的时钟同步帧，其中，该时钟同步帧包括该主系统发送该时钟同步帧的发送时间；根据该时钟同步帧和预先获取的传播延时调整该子系统的时钟定时器，以使该子系统与该主系统的时钟保持同步。这样，根据时钟同步帧和预先获取的传播延时调整该子系统的时钟定时器，使该子系统与该主系统的时钟保持同步，能够有效避免在时钟同步过程中进行复杂的浮点运算和调节晶体振荡器引起的时钟抖动现象，也能够有助于提高系统的扩展性能。
图1是本公开一示例性实施例提供的一种时钟同步的方法的流程图；参见图1，该时钟同步的方法，应用于通信系统中的子系统，该通信系统包括主系统和子系统，该子系统包括时钟定时器，该方法包括：
步骤101，接收该主系统周期性发送的时钟同步帧。
其中，该时钟同步帧包括该主系统发送该时钟同步帧的发送时间；该时钟定时器用于控制子系统内时钟源发出脉冲的时间。
需要说明的是，该主系统与该子系统是通过光纤建立的通信连接，由于该主系统与子系统之间为光纤传输，因此该主系统与该每个子系统之间的传播延时相对固定，所以在连接关系不变的情况下，可以认为该传播延时是固定不变的。该主系统周期性的向子系统发送时钟同步帧，可以是每隔1秒钟向所有子系统广播发送带有该主系统本地时间戳的时钟同步帧，以使该子系统每隔1秒钟进行一次同步，从而使各个系统经过时钟同步后，产生TDMA秒同步脉冲，其中，该本地时间戳记录该主系统发送该时钟同步帧的时间信息。
步骤102，根据该时钟同步帧和预先获取的传播延时调整该子系统的时钟定时器，以使该子系统与该主系统的时钟保持同步。
在本步骤中，在获取到该时钟同步帧中的时间戳和传播延时后，计算该主系统发送该时钟同步帧的发送时间和该传播延时的和值，并将本地的该时钟定时器记录的时间调整为该和值。其中，可以通过以下方式预先获取该传播延时：
一种实施方式中：在与该主系统建立通信连接后，接收该主系统发送的同步报文和跟随报文，其中，该跟随报文中包括该主系统发送该同步报文的第一时间信息；记录接收到该同步报文的第二时间信息；根据该第一时间信息和该第二时间信息获取与该主系统的传播延时。
需要说明的是，该获取该传播延时的方式可以适用于该子系统与该主系统之间的时钟偏差为已知的状况，例如该子系统与该主系统的时钟偏差为零，该主系统发送该同步报文的第一时间信息记为T1，该子系统接收到该同步报文的第二时间信息记为T2，该子系统与该主系统之间的传播延时为Td＝T2-T1。
另一种实施方式中，该子系统在与该主系统建立通信连接后，接收该主系统发送的同步报文和跟随报文，其中，该跟随报文中包括该主系统发送该同步报文的第一时间信息；该子系统记录接收到该同步报文的第二时间信息；并在接收到该跟随报文后，向该主系统发送延时请求报文；在该主系统接收到该子系统发送的延时请求报文后向该子系统发送延时应答报文，该子系统接收该主系统发送的延时应答报文，其中，该延时请求报文中包括子系统发送该延时请求报文的第三时间信息，该延时应答报文中包括该主系统接收到该延时请求报文的第四时间信息；根据该第一时间信息，该第二时间信息，该第三时间信息以及该第四时间信息确定与该主系统的传播延时。
需要说明的是，该获取该传播延时的方式可以适用于该子系统与该主系统之间的时钟偏差为未知的状况，例如，该主系统向该子系统发送该同步报文的第一时间信息记为T1，该子系统接收到该同步报文的第二时间信息记为T2，该子系统与该主系统之间的传播延时记为Td，该子系统发送该延时请求报文的第三时间记为T3，该主系统接收到该延时请求报文的第四时间信息记为T4，该子系统与该主系统之间的时钟偏差为To；其中，
方程1：T2＝T1+Td+To；
方程2：T4＝T3+Td-To；
由于上述方程1和方程2中，T1，T2，T3，T4均为已知，因此根据上述方程1和方程2组成的方程组，能够确定该时钟偏差为To和该传播延时Td。
上述技术方案，通过接收该主系统周期性发送的时钟同步帧，该时钟同步帧包括该主系统发送该时钟同步帧的发送时间；根据该时钟同步帧和预先获取的传播延时调整该子系统的时钟定时器，以使该子系统与该主系统的时钟保持同步。这样，根据该时钟同步帧和预先获取的传播延时调整该子系统的时钟定时器，使该子系统与该主系统的时钟保持同步，能够有效避免在时钟同步过程中进行复杂的浮点运算和调节晶体振荡器引起的时钟抖动现象，也能够有助于提高系统的扩展性能。
图2是本公开另一示例性实施例提供的一种时钟同步的方法的流程图；参见图2，该时钟同步的方法，应用于通信系统，该通信系统包括主系统和子系统，该子系统包括时钟定时器，该方法包括：
步骤201，该主系统向该子系统发送同步报文和跟随报文。
其中，该跟随报文中包括该主系统发送该同步报文的第一时间信息。
需要说明的是，该主系统与该子系统是通过光纤建立的通信连接，由于该主系统与子系统之间为光纤传输，因此该主系统与该每个子系统之间的传播延时相对固定，所以在连接关系不变的情况下，可以认为该传播延时是固定不变的。
步骤202，该子系统记录接收到该同步报文的第二时间信息。
步骤203，该子系统向该主系统发送延时请求报文。
其中，该延时请求报文中包括该子系统发送该延时请求报文的第三时间信息。
步骤204，该主系统接收到该延时请求报文后，向该子系统发送延时应答报文。
其中，该延时应答报文中包括该主系统接收到该延时应请求报文的第四时间信息。
步骤205，该子系统确定与该主系统之间的传播延时。
在本步骤中，获取该传播延时的具体实施方式可以参照上述步骤102中所述的预先获取该传播延时的实施方式，此处不再赘述。
步骤206，该主系统周期性地向该子系统广播发送时钟同步帧。
其中，该时钟同步帧包括该主系统发送该时钟同步帧的时间戳；该周期可以是每隔1秒钟向所有子系统广播发送带有该主系统本地时间戳的时钟同步帧，以使该子系统每隔1秒钟进行一次同步，从而使各个系统经过时钟同步后，产生TDMA秒同步脉冲。
步骤207，该子系统计算该主系统发送该时钟同步帧的时间与该传播延时的和值。
步骤208，该子系统将该时钟定时器记录的时间调整为该和值。
其中，该时钟定时器用于控制子系统内时钟源发出脉冲的时间，该子系统将本地的该时钟定时器控制脉冲发出的时间设置为该和值，则能够使该子系统与该主系统的时钟保持一致。
这样，根据该时钟同步帧和预先获取的传播延时调整该子系统的时钟定时器，使该子系统与该主系统的时钟保持同步，能够有效避免在时钟同步过程中进行复杂的浮点运算和调节晶体振荡器引起的时钟抖动现象，也能够有助于提高系统的扩展性能。
图3是本公开又一示例性实施例提供的一种时钟同步的装置的框图；参见图3，该时钟同步的装置，应用于通信系统中的子系统，该通信系统包括主系统和子系统，该子系统包括时钟定时器，该装置包括：
接收模块301，用于接收该主系统周期性发送的时钟同步帧，该时钟同步帧包括该主系统发送该时钟同步帧的发送时间；
调整模块302，用于根据该时钟同步帧和预先获取的传播延时调整该子系统的时钟定时器，以使该子系统与该主系统的时钟保持同步。
可选地，该调整模块302包括：
接收子模块3021，用于在与该主系统建立通信连接后，接收该主系统发送的同步报文和跟随报文，该跟随报文中包括该主系统发送该同步报文的第一时间信息；
确定子模块3022，用于确定接收到该同步报文的第二时间信息；
获取子模块3023，用于根据该第一时间信息和该第二时间信息获取与该主系统的传播延时。
可选地，该获取子模块3021，用于：
在接收到该跟随报文后，向该主系统发送延时请求报文，该延时请求报文中包括发送该延时请求报文的第三时间信息；
接收该主系统发送的延时应答报文，该延时应答报文中包括该主系统接收到该延时请求报文的第四时间信息；
根据该第一时间信息，该第二时间信息，该第三时间信息以及该第四时间信息确定与该主系统的传播延时。
可选地，该调整模块302包括：
调整子模块3024，用于计算该主系统发送该时钟同步帧的发送时间和该传播延时的和值，并将该时钟定时器记录的时间调整为该和值。
上述技术方案，通过接收模块301接收该主系统周期性发送的时钟同步帧，该时钟同步帧包括该主系统发送该时钟同步帧的发送时间；调整模块302根据该时钟同步帧和预先获取的传播延时调整该子系统的时钟定时器，以使该子系统与该主系统的时钟保持同步。这样，通过调整模块302根据时钟同步帧和预先获取的传播延时调整该子系统的时钟定时器，使该子系统与该主系统的时钟保持同步，能够有效避免在时钟同步过程中进行复杂的浮点运算和调节晶体振荡器引起的时钟抖动现象，也能够有助于提高系统的扩展性能。
关于上述实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
在本公开又一示例性实施例中提供一种FPGA芯片，所述FPGA芯片上存储有FPGA程序，所述FPGA程序被执行时实现该时钟同步的方法。
在本公开又一示例性实施例中一种光纤通信网络，所述光纤通信网络包括多个FPGA芯片，所述FPGA芯片上存储有FPGA程序，所述FPGA程序被执行时实现该时钟同步的方法。
示例地，如图4所示，图4是本公开又一示例性实施例提供的一种光纤传输网络的拓扑图；该光线传输网络包括第一FPGA芯片401，第二FPGA芯片402，以及第三FPGA芯片403，其中该第一FPGA芯片401作为该光纤传输网络的主系统控制芯片，该第二FPGA芯片402和该第三FPGA芯片作为该光纤传播网络的子系统运行芯片，该第二FPGA芯片404和该第三FPGA芯片上存储有FPGA程序，该FPGA程序被执行时实现图1中所述的时钟同步的方法。该第一FPGA芯片401与该第二FPGA芯片402，和第三FPGA芯片403之间的时钟同步过程可参见图2所示的时钟同步的方法，此处不再赘述。
在另一示例性实施例中，还提供了一种包括程序指令的计算机可读存储介质，该程序指令被处理器执行时实现上述时钟同步的方法的步骤。例如，该计算机可读存储介质可以为上述包括FPGA程序的第二FPGA芯片402，执行上述FPGA程序可使该第二FPGA芯片402包括的子系统与其对应的主系统的时钟保持一致。
本领域技术人员在考虑说明书及实践本公开后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

Claims (10)

1.一种时钟同步的方法，其特征在于，应用于通信系统中的子系统，所述通信系统包括主系统和子系统，所述子系统包括时钟定时器，所述方法包括：
接收所述主系统周期性发送的时钟同步帧，其中，所述时钟同步帧包括所述主系统发送所述时钟同步帧的发送时间；
根据所述时钟同步帧和预先获取的传播延时调整所述子系统的时钟定时器，以使所述子系统与所述主系统的时钟保持同步。
2.根据权利要求1所述的方法，其特征在于，所述传播延时是通过以下方式预先获取的：
在与所述主系统建立通信连接后，接收所述主系统发送的同步报文和跟随报文，其中，所述跟随报文中包括所述主系统发送所述同步报文的第一时间信息；
确定接收到所述同步报文的第二时间信息；
根据所述第一时间信息和所述第二时间信息获取与所述主系统的传播延时。
3.根据权利要求2所述的方法，其特征在于，所述根据所述第一时间信息和所述第二时间信息获取与所述主系统的传播延时包括：
在接收到所述跟随报文后，向所述主系统发送延时请求报文，其中，所述延时请求报文中包括发送所述延时请求报文的第三时间信息；
接收所述主系统发送的延时应答报文，其中，所述延时应答报文中包括所述主系统接收到所述延时请求报文的第四时间信息；
根据所述第一时间信息，所述第二时间信息，所述第三时间信息以及所述第四时间信息确定与所述主系统的传播延时。
4.根据权利要求1至3任一项所述的方法，其特征在于，所述根据所述时钟同步帧和所述传播延时调整所述子系统的时钟定时器包括：
计算所述主系统发送所述时钟同步帧的发送时间和所述传播延时的和值，并将所述时钟定时器记录的时间调整为所述和值。
5.一种时钟同步的装置，其特征在于，应用于通信系统中的子系统，所述通信系统包括主系统和子系统，所述子系统包括时钟定时器，所述装置包括：
接收模块，用于接收所述主系统周期性发送的时钟同步帧，其中，所述时钟同步帧包括所述主系统发送所述时钟同步帧的发送时间；
调整模块，用于根据所述时钟同步帧和预先获取的传播延时调整所述子系统的时钟定时器，以使所述子系统与所述主系统的时钟保持同步。
6.根据权利要求5所述的装置，其特征在于，所述调整模块包括：
接收子模块，用于在与所述主系统建立通信连接后，接收所述主系统发送的同步报文和跟随报文，其中，所述跟随报文中包括所述主系统发送所述同步报文的第一时间信息；
确定子模块，用于确定接收到所述同步报文的第二时间信息；
获取子模块，用于根据所述第一时间信息和所述第二时间信息获取与所述主系统的传播延时。
7.根据权利要求6所述的装置，其特征在于，所述获取子模块，用于：
在接收到所述跟随报文后，向所述主系统发送延时请求报文，其中，所述延时请求报文中包括发送所述延时请求报文的第三时间信息；
接收所述主系统发送的延时应答报文，其中，所述延时应答报文中包括所述主系统接收到所述延时请求报文的第四时间信息；
根据所述第一时间信息，所述第二时间信息，所述第三时间信息以及所述第四时间信息确定与所述主系统的传播延时。
8.根据权利要求5至7任一项所述的装置，其特征在于，所述调整模块包括：
调整子模块，用于计算所述主系统发送所述时钟同步帧的发送时间和所述传播延时的和值，并将所述时钟定时器记录的时间调整为所述和值。
9.一种FPGA芯片，所述FPGA芯片上存储有FPGA程序，其特征在于，
所述FPGA程序被执行时实现权利要求1-4中任一项所述方法的步骤。
10.一种光纤通信网络，其特征在于，所述光纤通信网络包括多个FPGA芯片，所述FPGA芯片包括权利要求9所述的FPGA芯片。
CN201910578652.6A 2019-06-28 2019-06-28 时钟同步的方法、装置、fpga芯片和光纤通信网络 Pending CN112152744A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910578652.6A CN112152744A (zh) 2019-06-28 2019-06-28 时钟同步的方法、装置、fpga芯片和光纤通信网络

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910578652.6A CN112152744A (zh) 2019-06-28 2019-06-28 时钟同步的方法、装置、fpga芯片和光纤通信网络

Publications (1)

Publication Number Publication Date
CN112152744A true CN112152744A (zh) 2020-12-29

Family

ID=73891240

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910578652.6A Pending CN112152744A (zh) 2019-06-28 2019-06-28 时钟同步的方法、装置、fpga芯片和光纤通信网络

Country Status (1)

Country Link
CN (1) CN112152744A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114884602A (zh) * 2022-03-22 2022-08-09 广州汽车集团股份有限公司 时钟同步控制方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040001516A1 (en) * 2002-06-27 2004-01-01 Eric Friedrichs Clock synchronization system and method for use in a scalable access node
CN105356962A (zh) * 2015-11-20 2016-02-24 上海联影医疗科技有限公司 环形网络结构及其节点时间同步方法
CN106712885A (zh) * 2016-12-14 2017-05-24 北京华为数字技术有限公司 时钟同步方法、网络设备和网络系统
CN108599888A (zh) * 2018-05-09 2018-09-28 西安电子科技大学 一种分布式网络时钟同步系统
CN108650050A (zh) * 2018-05-09 2018-10-12 西安电子科技大学 一种分布式网络时钟同步方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040001516A1 (en) * 2002-06-27 2004-01-01 Eric Friedrichs Clock synchronization system and method for use in a scalable access node
CN105356962A (zh) * 2015-11-20 2016-02-24 上海联影医疗科技有限公司 环形网络结构及其节点时间同步方法
CN106712885A (zh) * 2016-12-14 2017-05-24 北京华为数字技术有限公司 时钟同步方法、网络设备和网络系统
CN108599888A (zh) * 2018-05-09 2018-09-28 西安电子科技大学 一种分布式网络时钟同步系统
CN108650050A (zh) * 2018-05-09 2018-10-12 西安电子科技大学 一种分布式网络时钟同步方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114884602A (zh) * 2022-03-22 2022-08-09 广州汽车集团股份有限公司 时钟同步控制方法及系统

Similar Documents

Publication Publication Date Title
US9608855B2 (en) Time control apparatus, time control method, and program
EP3284217B1 (en) Methods, systems, and computer readable medium for synchronizing timing among network interface cards (nics) in a network equipment test device
US10019333B2 (en) Methods, systems, and computer readable media for emulating network devices with different clocks
CN109392074B (zh) 时钟校准方法和装置
CN113259038B (zh) 时间同步方法、节点、装置及存储介质
CN111385050B (zh) 时钟同步方法、装置和存储介质
CN111385051B (zh) 时钟同步方法、装置和存储介质
WO2017054554A1 (zh) 一种时钟同步方法、装置及通信设备
JP6025700B2 (ja) 時刻同期システム、スレーブ装置、及び時刻同期方法
WO2021056295A1 (zh) 时间同步方法及相关设备
JP2022547891A (ja) クロック・ソースを選択するための方法、装置、及びシステム、並びに記憶媒体
CN110266422B (zh) 中间时钟设备报文驻留时间处理方法、装置、设备及介质
WO2022257447A1 (zh) 时间同步方法、网络设备和存储介质
CN112152744A (zh) 时钟同步的方法、装置、fpga芯片和光纤通信网络
CN116800366A (zh) 一种时钟同步方法、设备及存储介质
CN111884751A (zh) 一种基于ptp的智能电网时间同步方法和装置
CN109120469B (zh) 一种线路传输延时计算方法及装置
US11343007B2 (en) Time synchronization method and device
JP2019016872A (ja) 同期システム、通信装置、通信方法およびプログラム
CN113204516A (zh) 处理器时间同步的方法和装置
CN110661609B (zh) 一种时钟同步方法及第一设备
CN112019288B (zh) 时间同步方法、业务单板及网络设备
CN113691928B (zh) 一种信息处理方法、装置及终端
US11360505B2 (en) Distributed network time synchronization
CN115484570A (zh) 用于车联网的通信方法、车载通信装置和基础通信设施

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201229

RJ01 Rejection of invention patent application after publication