CN112152392A - 交流发电机以及整流装置 - Google Patents

Abstract

本发明提供一种交流发电机以及整流装置。整流装置包括整流晶体管、栅极驱动电路以及电压箝制电路。整流晶体管依据输入电压产生整流电压并受控于栅极电压。栅极驱动电路依据整流电压以及输入电压的电压差以产生栅极电压。栅极驱动电路在电压差小于第一预设临界电压后的第一时间区间中提供栅极电压，并使电压差等于第一参考电压。栅极驱动电路在第二时间区间中调整栅极电压以使电压差等于第二参考电压。电压箝制电路在第二时间区间中依据比较电压差与第三参考电压，以及依据比较栅极电压与第四参考电压来箝制栅极电压。

Description

交流发电机以及整流装置

技术领域

本发明涉及一种交流发电机以及整流装置，尤其涉及一种可减低功率损耗的交流发电机以及整流装置。

背景技术

在交流发电机中，常利用整流器装置针对交流输入电压进行整流，并产生可视为直流电压的整流电压。在现有技术领域中，常通过控制二极管或晶体管的启闭来进行输入电压的整流动作。在理想状态下，整流电压在负半周中，电压值应维持在等于基准电压(例如0伏特)，但在实际的情况下，如图1示出的现有的整流电压的波形图所示，峰值为电压VP的整流电压，在其负半周TN中，整流电压的电压值会低于其基准电压V0。并且，在大整流电流的情况下，在负半周TN快结束的时间点上，整流电压会局部的失控，并产生大的负脉冲。也就是说，在整流电压的负半周TN中，会产生功率耗损(power loss)的现象，降低系统的工作效率。

发明内容

本发明提供一种交流发电机以及整流装置，可降低功率损耗。

本发明的实施例提供一种整流装置，包括整流晶体管、栅极驱动电路以及电压箝制电路。整流晶体管具有第一端接收输入电压，整流晶体管的第二端产生整流电压，整流晶体管的控制端接收栅极电压。栅极驱动电路耦接至整流晶体管，依据整流电压以及输入电压的电压差以产生栅极电压。栅极驱动电路检测电压差小于第一预设临界电压的初始时间点，在初始时间点后的第一时间区间中提供栅极电压以导通整流晶体管，并使电压差实质上等于第一参考电压。栅极驱动电路在第一时间区间后的第二时间区间中，通过调整栅极电压以使电压差实质上等于第二参考电压。电压箝制电路耦接栅极驱动电路以及整流晶体管。电压箝制电路在第二时间区间中，依据比较电压差与第三参考电压，以及依据比较栅极电压与第四参考电压，来提供电压箝制路径，以箝制栅极电压为第一箝制电压。

本发明的实施例提供一种交流发电机包括转子、定子以及多个如前所述的整流装置。各整流装置接收对应的交流输入电压以作为输入电压，整流装置共同产生整流电压。

基于上述，本发明的整流装置通过使晶体管两端的电压差在负半周期的第一时间区间维持等于第一参考电压，并在第二时间区间维持等于第二参考电压。并且，整流装置的电压箝制电路可以依据比较电压差与第三参考电压，以及依据比较栅极电压与第四参考电压，来提供电压箝制路径，以箝制栅极电压为第一箝制电压。如此一来，整流装置中的功率损耗可以降低，提升工作效能。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1示出现有的整流电压的波形；

图2示出本发明一实施例的整流装置的示意图；

图3A示出本发明一实施例的电压差的波形示意图；

图3B示出本发明一实施例的晶体管电流、电压差以及栅极电压的波形示意图；

图3C是图3B的局部放大示意图；

图4A示出本发明另一实施例的电压差的波形示意图；

图4B示出本发明另一实施例的电压差的波形示意图；

图4C是图4B的局部放大示意图；

图5示出本发明一实施例的整流装置的局部示意图；

图6示出本发明一实施例的电压箝制电路的示意图；

图7示出本发明一实施例的控制信号产生器的示意图；

图8示出本发明一实施例的电压产生器的示意图；

图9示出本发明一实施例的整流装置的示意图；

图10示出本发明一实施例的交流发电机的示意图。

具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。

请参照图2，图2示出本发明一实施例的整流装置的示意图。整流装置200包括晶体管TD1、栅极驱动电路210以及电压箝制电路220。晶体管TD1具有第一端接收输入电压VI，晶体管TD1的第二端产生整流电压VD，晶体管TD1的控制端接收栅极电压VG。在本实施例中，通过栅极电压VG，晶体管TD1的操作等效于一二极管，晶体管TD1的第一端可等效于二极管的阳极，晶体管TD1的第二端可等效于二极管的阴极。

栅极驱动电路210耦接至晶体管TD1，并用以提供栅极电压VG。栅极驱动电路210接收整流电压VD与输入电压VI间的电压差VDS，并依据电压差VDS来产生栅极电压VG。关于栅极电压VG的产生细节，栅极驱动电路210检测电压差VDS的变化。栅极驱动电路210检测电压差VDS小于第一预设临界电压VDS_ON的初始时间点，并在初始时间点后的第一时间区间中提供栅极电压VG以导通所述晶体管TD1。并且，在晶体管TD1依据栅极电压VG被导通的条件下，电压差VDS可等于第一参考电压。

接着，栅极驱动电路210在第一时间区间后的第二时间区间中，通过调整栅极电压VG以调整晶体管TD1所提供的等效电阻值，并使电压差VDS可等于第二参考电压VDS_REG，其中，第一参考电压可大于、小于或等于第二参考电压VDS_REG。

电压箝制电路220耦接栅极驱动电路210以及整流晶体管TD1，电压箝制电路220的作用在于提供电压箝制路径。电压箝制电路220可用以使整流晶体管TD1的栅极电压VG被箝制在一预先设定的电压。关于电压箝制电路220的实施细节将留待后续说明。下面先针对栅极驱动电路210的实施细节进行说明。

请同时参照图2与图3A，其中图3A示出本发明一实施例的电压差的波形示意图。电压差VDS具有的峰值为电压VP，并具有基准电压V0。电压差VDS的正半周介于时间点t0以及t1间，电压差VDS的负半周介于时间点t1以及t2间。在时间点t1后，栅极驱动电路210检测电压差VDS是否低于第一预设临界电压VDS_ON，并在当电压差VDS低于第一预设临界电压VDS_ON时，设定初始时间点TP1。

在初始时间点TP1后的第一时间区间TZ1中，栅极驱动电路210可通过提供栅极电压VG以使晶体管TD1被导通，并使电压差VDS实质上维持等于第一参考电压VDS_SW2。在此，第一参考电压VDS_SW2为晶体管的导通电阻与流过晶体管的电流的乘积。在第一时间区间TZ1中，以晶体管TD1为N型晶体管为例，栅极驱动电路210可提供相对高电压的栅极电压VG至晶体管TD1的控制端，并使晶体管TD1完全导通。在此情况下，上述的第一参考电压VDS_SW2可等于完全导通或不完全导通的晶体管TD1的导通电阻与流过晶体管TD1的电流的乘积。若晶体管TD1在完全导通的状态下，晶体管TD1的导通电阻极微小，所以电压差VDS可以维持等于接近于0伏特的第一参考电压VDS_SW2。

接着，栅极驱动电路210可在第一时间区间TZ1后的第二时间区间TZ2中，通过调整栅极电压VG以使电压差VDS实值上等于第二参考电压VDS_REG。在第二时间区间中，栅极驱动电路210可调降栅极电压VG的电压值，并使晶体管TD1在导通状态下的电阻增加。在此时，栅极驱动电路210所提供的栅极电压VG可使电压差VDS为大于第一参考电压VDS_SW2的第二参考电压VDS_REG。其中，在一实施范例中，第二参考电压VDS_REG可约等于-70毫伏(mV)。

然而在实际操作时，流通晶体管TD1的整流电流的电流值与晶体管TD1的等效电阻值的乘积会随着整流电流增大而变大，使得电压差VDS在第二时间区间TZ2中逐渐变高。电压箝制电路220可以在电压差VDS达到第三参考电压VDS_CLP(小于第二预设临界电压VDS_OFF)时，使电压差VDS被箝制在一预先设定的电压(即箝制电压VDS_CLPV)。如此一来，可以避免在第二时间区间TZ2中，栅极驱动电路210检测到电压差VDS大于第二预设临界电压VDS_OFF时，通过调整栅极电压VG使晶体管TD1被截止，造成电流流经晶体管TD1的体二极管(body diode)，导致不必要的功率损耗。

在本实施例中，时间区间TZ2可被区分为连续的时间区间TZ2A、TZ2B以及TZ2C。在时间区间TZ2A中，栅极电压VG由栅极驱动电路210控制，电压差VDS随着整流电流逐渐上升。在时间区间TZ2B中，栅极电压VG由电压箝制电路220控制，电压箝制电路220提供箝制路径以将电压差VDS箝制于箝制电压VDS_CLPV。在时间区间TZ2C中，电压箝制电路220切断箝制路径，栅极电压VG再次由栅极驱动电路210控制。

在第二时间区间TZ2后的第三时间区间TZ3中，随着通过晶体管TD1的电流下降以及栅极电压VG的调整动作，电压差VDS开始上升。并且，栅极驱动电路210可检测电压差VDS是否大于第二预设临界电压VDS_OFF，并在当电压差VDS大于第二预设临界电压VDS_OFF时设定第二时间点TP2。栅极驱动电路210在第二时间点TP2后通过调整栅极电压VG以使晶体管TD1被截止。

在另一方面，栅极驱动电路210通过检测电压差VDS是否小于第一预设临界电压VDS_ON来决定初始时间点。其中，在本发明实施例中，第一预设临界电压VDS_ON可小于第一参考电压VDS_SW2以及第二参考电压VDS_REG。在当电压差VDS下降至低于第一预设临界电压VDS_ON时，栅极驱动电路210可决定初始时间点，并启动栅极电压VG的调整机制。在一实施范例中，第一预设临界电压VDS_ON可以等于-300毫伏。

由上述的说明可以得知，本发明实施例的整流装置200中，通过栅极驱动电路210针对栅极电压VG进行调整，可控制电压差VDS中，低于0V的电压值范围，有效减低不必要的功率损耗。并且，通过电压箝制电路220针对栅极电压VG进行箝制，同样可避免不必要的功率损耗。

在本实施例中，第二预设临界电压VDS_OFF大于第一参考电压VDS_SW2，第一参考电压VDS_SW2小于第二参考电压VDS_REG，且第二参考电压VDS_REG大于第一预设临界电压VDS_ON。

请参照图3B与图3C，图3B示出本发明一实施例的晶体管电流、电压差以及栅极电压的波形示意图，图3C是图3B的局部放大示意图。请见图3B与图3C中的区块UV，在未设置电压箝制电路220时，电压差VDS的波形曲线为曲线VC1，栅极电压VG的波形曲线为曲线VC3。在设有电压箝制电路220时，电压差VDS的波形曲线为曲线VC2，栅极电压VG的波形曲线为曲线VC4。由曲线VC1可以得知，在输入电压的负半周快结束的时间点TP2X上，电压差VDS具有负脉冲。相较之下，由曲线VC2可以得知，在时间点TP2X前的时间点TC上，电压差VDS被箝制在箝制电压VDS_CLPV并维持一预设的时间区间。在此之后，电压差VDS逐渐上升，并在时间点TP2后大幅上升。因此，经箝制的电压差VDS可以避免功率损耗的问题。另外，由曲线VC3可以得知，栅极电压VG在时间点TP2X降至低逻辑电位，而使得晶体管TD1截止。由曲线VC4可以得知，栅极电压VG在时间点TP2X之前下降至一预先设定的电压并维持一预设的时间区间。在此之后，栅极电压VG逐渐下降，并在时间点TP2降至低逻辑电位而使得晶体管TD1截止。

请参照图4A，图4A示出本发明另一实施例的电压差的波形示意图。图4A与图3A的实施例的差异仅在于第一参考电压VDS_SW2大于第二参考电压VDS_REG。与图3A的实施例相同的是，电压箝制电路220可以在电压差VDS达到第三参考电压VDS_CLP时，将电压差VDS箝制在箝制电压VDS_CLPV并维持一预设的时间区间。

请参照图4B与图4C，图4B示出本发明另一实施例的电压差的波形示意图，图4C是图4B的局部放大示意图。图4B与图3B的实施例的差异仅在于第一参考电压VDS_SW2大于第二参考电压VDS_REG。请见图4B与图4C中的区块UV’，在未设置电压箝制电路220时，电压差VDS的波形曲线为曲线VC1，栅极电压VG的波形曲线为曲线VC3。在设有电压箝制电路220时，电压差VDS的波形曲线为曲线VC2，栅极电压VG的波形曲线为曲线VC4。与图3B的实施例相同的是，曲线VC1显示在输入电压的负半周快结束的时间点TP2X上的电压差VDS具有负脉冲。相较之下，曲线VC2显示在时间点TP2X前的时间点TC上，电压差VDS被箝制在箝制电压VDS_CLPV并维持一预设的时间区间，因而避免功率损耗的问题。并且，在图4B中，曲线VC3显示栅极电压VG在时间点TP2X降至低逻辑电位，而使得晶体管TD1截止。相对地，曲线VC4显示栅极电压VG在时间点TP2X之前下降至一预先设定的电压并维持一预设的时间区间。在此之后，栅极电压VG逐渐下降，并在时间点TP2降至低逻辑电位而使得晶体管TD1截止。

请参照图5，图5示出本发明一实施例的整流装置的局部电路示意图。整流装置500包括栅极驱动电路510以及电压箝制电路520。栅极驱动电路510包括运算放大器OP1、开关SW1以及开关SW2。运算放大器OP1接收电压差VDS以及作为第二参考电压VDS_REG的调整电压，并依据控制信号EN_OPAX以在输出端OT产生栅极电压VG。此外，运算放大器OP1接收电源VA以作为工作电源，并接收参考接地电压VS以作为参考接地电压(以下称为参考接地电压VS)。开关SW2串接在电压VH与输出端OT间。开关SW2依据控制信号EN_SW2以被导通或断开。开关SW1则串接在参考接地电压VS与输出端OT间。开关SW1依据控制信号EN_SW1以被导通或断开。

在动作细节方面，栅极驱动电路510在电压差VDS小于第一预设临界电压的初始时间点后(第一时间区间中)，通过控制信号EN_OPAX使运算放大器OP1被禁能，并通过控制信号EN_SW2使开关SW2导通，以拉高栅极电压VG至电压VH。在此同时，开关SW1依据控制信号EN_SW1而被断开。接着，在第一时间区间后的第二时间区间，栅极驱动电路510通过控制信号EN_SW2以及EN_SW1以分别使开关SW2以及SW1被断开，并通过控制信号EN_OPAX以使运算放大器OP1被启动。在第二时间区间中，运算放大器OP1通过控制使电压差VDS等于第二参考电压VDS_REG来在输出端OT提供栅极电压VG。接着，在第三时间区间中，栅极驱动电路510通过控制信号EN_SW2以及EN_OPAX以分别使开关SW2被断开，并使运算放大器OP1被禁能。并且，在第三时间区间中，栅极驱动电路510通过控制信号EN_SW1以使开关SW1被导通。通过被导通的开关SW1，栅极电压VG被拉低至等于参考接地电压VS，并使晶体管TD1被截止。

请继续参照图5，电压箝制电路520接收控制信号EN_OPA、控制信号EN_SW2、第三参考电压VDS_CLP、第四参考电压Vref4。电压箝制电路520并耦接栅极驱动电路510以及晶体管TD1的控制端。电压箝制电路520用以在开关SW2受控制信号EN_SW2控制而关闭(例如控制信号EN_SW2具有低逻辑电位)，电压差VDS大于第三参考电压VDS_CLP，并且栅极电压VG大于第四参考电压Vref4时，通过产生低逻辑电位的控制信号EN_OPAX来禁能栅极驱动电路510的运算放大器OP1。在另一方面，电压箝制电路520并提供电压箝制路径以箝制电压差VDS，使电压差VDS等于箝制电压VDS_CLPV。电压箝制电路520在箝制电压差VDS维持一预设的时间区间后，切断电压箝制路径，再通过产生高逻辑电位的控制信号EN_OPAX以致能运算放大器OP1。并使运算放大器OP1进行栅极电压VG的控制动作。在本实施例中，第四参考电压Vref4可以等于操作电源VHH减去第三参考电压VDS_CLP。

请参照图6，图6示出本发明一实施例的电压箝制电路的示意图。请见图6，电压箝制电路520包括比较电路521、箝制电路522以及逻辑电路523。比较电路521包含比较器CMP1以及比较器CMP2。比较器CMP1比较栅极电压VG与第四参考电压Vref4，藉以产生比较结果CS1。比较器CMP2比较电压差VDS与第三参考电压VDS_CLP，藉以产生比较结果CS2。更具体一点来说，比较器CMP1在栅极电压VG大于第四参考电压时输出高逻辑电位的比较结果CS1，比较器CMP2在电压差VDS大于第三参考电压时输出高逻辑电位的比较结果CS2。

箝制电路522耦接在栅极电压VG与参考接地电压VS之间。箝制电路522包含第三开关SW3，第三开关SW3依据控制信号EN_SW3导通或断开。箝制电路522在第三开关SW3导通时提供电压箝制路径，并且在第三开关SW3断开时切断电压箝制路径。逻辑电路523耦接比较电路521以及箝制电路522，逻辑电路523依据比较结果CS1、比较结果CS2以及控制信号EN_SW2产生控制信号EN_SW3。具体来说，逻辑电路523在栅极电压VG大于第四参考电压，并且在电压差VDS大于第三参考电压，并且在第二开关SW2依据控制信号EN_SW2断开时，使所述开关SW3依据控制信号EN_SW3导通。

箝制电路522可以包括N个二极管、开关SW3以及电流源I1，其中N可为大于或等于1的正整数。在本实施例中，N个二极管包括晶体管形式的二极管N1以及NX，相互串连耦接在栅极电压VG以及开关SW3的第一端间。开关SW3耦接在二极管N1与电流源I1间，并受控于控制信号EN_SW3。电流源I1耦接在开关SW3的第二端与参考接地电压VS间，以由开关SW3的第二端汲取电流。

另外，箝制电路522还可以包括晶体管P1、电阻R1以及限压保护件Z1。晶体管P1的第一端耦接栅极电压VG，晶体管P1的第二端耦接于参考接地电压VS。在本实施例中，晶体管P1是P型晶体管。电阻R1的第一端耦接栅极电压VG，电阻R1的第二端耦接二极管NX的第一端以及晶体管P1的控制端。限压保护件Z1的第一端耦接晶体管P1的第一端，限压保护件Z1的第二端耦接晶体管P1的控制端。

当开关SW3导通时，箝制电路522提供由电流源I1、二极管N1、二极管NX以及晶体管P1所组成的箝制路径。此时，栅极电压VG等于电压VGS_P1、电压VGS_NX以及电压VGS_N1的总和。

当开关SW3断开时，箝制路径被切断。电阻R1可以将晶体管P1的控制端的电位拉高以确保晶体管P1截止。限压保护件Z1耦接在晶体管P1的源极端与栅极端间以发挥限压保护功能。限压保护件Z1可以是齐纳二极管(Zener diode)或是其他型态的限压保护件，本发明并不对此加以限制。

在本实施例中，逻辑电路523可以对比较结果CS1、比较结果CS2以及经反向的控制信号EN_SW2进行及运算(AND operation)，并依据及运算的结果产生控制信号EN_SW3以导通或断开开关SW3。更进一步地，逻辑电路523对控制信号EN_OPA以及经反向的控制信号EN_SW3进行及运算，并且运算放大器OP1为致能或禁能受控于及运算的结果。

具体来说，逻辑电路523可以包括及闸AG1、及闸AG2、反向器IN1、反向器IN2以及脉波产生器IP。反向器IN1接收控制信号EN_SW2并输出经反向的控制信号EN_SW2。及闸AG1接收比较结果CS1、比较结果CS2以及经反向的控制信号EN_SW2。及闸AG1在比较结果CS1、比较结果CS2以及经反向的控制信号EN_SW2的任一为低逻辑电位时输出为低。及闸AG1在比较结果CS1、比较结果CS2以及经反向的控制信号EN_SW2皆为高逻辑电位时，及闸AG1的输出电压的逻辑电位由低转高。脉波产生器IP可以是单击(one-shot)电路，当及闸AG1的输出电压的逻辑电位由低转高时，单击电路受到触发使单击电路的输出一个为高逻辑电位的脉波。其中，脉波的宽度是预先设定的，并且相较于脉波周期的长度，脉波的宽度是小的。脉波宽度的设定可以取决于电压箝制电路522的反应速度，以及栅极驱动电路的运算放大器(图未示)执行禁能动作所需的时间。单击电路受到触发而产生脉波(即控制信号EN_SW3)，以在一设定时间区间内导通电压箝制电路522的开关SW3，使得栅极电压VG被箝制。接着开关SW3断开，使得箝制路径被切断。

逻辑电路523的反向器IN2接收控制信号EN_SW3并输出经反向的控制信号EN_SW3。也就是说，当控制信号EN_SW3为高逻辑电位时，反向器IN2的输出为低逻辑电位。及闸AG2接收经反向的控制信号EN_SW3以及控制信号EN_OPA。在经反向的控制信号EN_SW3为低逻辑电位以及控制信号EN_OPA为高逻辑电位时，及闸AG2输出的控制信号EN_OPAX为低逻辑电位，使得栅极驱动电路的运算放大器OP1被禁能。当单击电路IP的输出电压回到稳定状态(即控制信号EN_SW3回到低逻辑电位)后，开关SW3断开并且箝制路径被切断，连带使得及闸AG2的输出EN_OPAX为高逻辑电位，此时栅极驱动电路的运算放大器OP1被再度致能。

需说明的是，在栅极电压VG不大于第四参考电压Vref4，并且电压差VDS不大于第三参考电压VDS_CLP时，若控制信号EN_SW2为高逻辑电位，控制信号EN_SW3将保持在低逻辑电位，使得相应的及闸AG2的一个输入保持在高逻辑电位。因此在这种状况下，栅极驱动电路510的运算放大器OP1的禁能与致能完全取决于控制信号EN_OPA。相反地，在栅极电压VG大于第四参考电压Vref4，并且电压差VDS大于第三参考电压VDS_CLP时，若控制信号EN_SW2为低逻辑电位，则控制信号EN_SW3切换为高逻辑电位，使得相应的及闸AG2的一个输入切换为低逻辑电位。在这种状况下，无论控制信号EN_OPA为何，栅极驱动电路510的运算放大器OP1都将由于控制信号EN_OPAX为低逻辑电位而被禁能。

总而言之，上述的电压箝制电路可以在开关SW2断开，并且电压差VDS大于第三参考电压VDS_CLP，并且栅极电压VG大于第四参考电压Vref4时，禁能栅极驱动电路510的运算放大器OP1，并提供电压箝制路径以箝制栅极电压VG并维持一预先设定的时间区间。如此一来，电压箝制电路可以使得电压差VDS在负半周期间快结束时不致出现大的负脉冲，避免功率消耗的问题。

关于上述实施例中，控制信号EN_OPA、EN_SW1以及EN_SW2的产生方式，可通过在栅极驱动电路中设置控制信号产生器来产生。关于控制信号产生器的实施方式，可请参照图7。图7示出本发明一实施例的控制信号产生器的示意图。在图7中，控制信号产生器700包括选择器710、比较器CMP3以及计数器720。选择器710接收第一预设临界电压VDS_ON以及第二预设临界电压VDS_OFF，并用以选择第一预设临界电压VDS_ON或第二预设临界电压VDS_OFF以提供至比较器CMP3。比较器CMP3耦接至选择器710，并使电压差VDS与第一预设临界电压VDS_ON以及第二预设临界电压VDS_OFF的其中之一进行比较，来产生比较结果VCMP。值得注意的，比较结果VCMP可反馈至选择器710，以使选择器710可依据比较结果VCMP来选择第一预设临界电压VDS_ON以及第二预设临界电压VDS_OFF的其中之一以进行输出。

细节上来说明，在初始状态下，选择器710选择第一预设临界电压VDS_ON以输出至比较器CMP3。比较器CMP1使电压差VDS与第一预设临界电压VDS_ON进行比较，并在当电压差VDS小于第一预设临界电压VDS_ON时(初始时间点)，通过调整比较结果VCMP以使选择器710改选择第二预设临界电压VDS_OFF以输出至比较器CMP3。

承续上述的实施例，接着，比较器CMP3使电压差VDS与第二预设临界电压VDS_OFF进行比较，并在当电压差VDS大于第二预设临界电压VDS_OFF时(第二时间点)，通过调整比较结果VCMP以变更选择器710以重新选择第一预设临界电压VDS_ON以输出至比较器CMP3。

计数器720耦接至比较器CMP3，计数器720接收电源VC，并依据比较结果VCMP执行计数动作。计数器720的计数动作在初始时间点TP1开始，并在第二时间点TP2结束。计数器720的计数动作可产生逐渐变化(递增或是递减)的计数值。以递增的计数动作为范例，计数器120可在计数值小于一参考值时，设定栅极驱动电路操作在第一时间区间TZ1，并在计数值介于参考值REFV与最大计数值间时，设定栅极驱动电路操作在第二间区间TZ2或第三时间区间TZ3。并且，计数器720可依据栅极驱动电路510操作在第一时间区间TZ1、第二时间区间TZ2或第三时间区间TZ3，来产生对应的控制信号EN_OPA、EN_SW1以及EN_SW2。

在另一方面，关于上述图5的实施例中，电压VH、第二参考电压VDS_REG、第三参考电压VDS_CLP、第四参考电压Vref4、第一预设临界电压VDS_ON、第二预设临界电压VDS_OFF、电源VA以及电源VC的产生方式，可通过在栅极驱动电路中设置电压产生器来产生。关于电压产生器的实施方式，请参照图8，其中图8示出本发明一实施例的电压产生器的示意图。在图8中，电压产生器800包括电压调整器810以及参考电压产生器820。电压调整器810接收操作电源VHH，并依据操作电源VHH以进行电压调整动作，来产生电压VH、电源VA以及电源VC。参考电压产生器820接收操作电源VHH，并产生第二参考电压VDS_REG、第三参考电压VDS_CLP、第四参考电压Vref4、第一预设临界电压VDS_ON以及第二预设临界电压VDS_OFF。

关于电压调整器810以及参考电压产生器820的硬体架构，可应用本领域技术人员所熟知的任意的电压产生电路来建构，没有特别的限制。

以下请参照图9，图9示出本发明一实施例的整流装置的示意图。整流装置900包括晶体管TD1、栅极驱动电路910、电压箝制电路920、二极管DP以及电容CP。栅极驱动电路910、电压箝制电路920可应用前述的栅极驱动电路510、电压箝制电路520来实施。二极管DP的阳极耦接至晶体管TD1的第二端，二极管DP的阴极耦接至栅极驱动电路910接收操作电源VHH的端点。电容CP则耦接在二极管DP的阴极以及晶体管TD1的第一端间。在晶体管TD1不工作的期间，电容CP经由二极管DP被充电至操作电源VHH，以供应晶体管TD1工作期间的电源。

请参照图10，图10示出本发明一实施例的交流发电机的示意图。交流发电机1000包括转子RT、定子ST以及多个整流装置1011～1032。在本实施例中，定子ST产生多个相电压VU、VV以及VW。相电压VU、VV以及VW分别提供至不同相位的多个整流电路1010、1020以及1030。整流电路1010中包括串联耦接的整流装置1011、1012，整流电路1020中包括串联耦接的整流装置1021、1022，整流电路1030中包括串联耦接的整流装置1031、1032。在本实施例中，交流发电机1000并包括并联耦接的电阻R1(为等效负载或充电电池的等效电阻)以及为等效充电电容的电容C1，用以产生接近于直流的整流输出电压。

综上所述，本发明通过栅极驱动电路以产生栅极电压，并通过栅极电压来在晶体管两端的电压差的负半周中，控制电压差的电压值。并且，本发明还可以通过电压箝制电路来箝制栅极电压，以使栅极电压在输入电压的负半周期间持续地受到控制。如此一来，整流装置所可能产生的功率损耗可以降低，提升工作效能。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (12)

1.一种整流装置，包括：

整流晶体管，具有第一端接收输入电压，所述整流晶体管的第二端产生整流电压，所述整流晶体管的控制端接收栅极电压；

栅极驱动电路，耦接至所述整流晶体管，依据所述整流电压以及所述输入电压的电压差以产生所述栅极电压，所述栅极驱动电路在第一时间区间中使所述电压差实质上等于第一参考电压，以及在所述第一时间区间后的第二时间区间中，使所述电压差实质上等于第二参考电压；以及

电压箝制电路，耦接所述栅极驱动电路以及所述整流晶体管，所述电压箝制电路在所述第二时间区间中，依据比较所述电压差与第三参考电压，以及依据比较所述栅极电压与第四参考电压，来提供电压箝制路径，以箝制所述栅极电压为第一箝制电压。

2.根据权利要求1所述的整流装置，其特征在于，其中所述栅极驱动电路用以：

检测所述电压差小于第一预设临界电压的初始时间点，在所述初始时间点后的在所述第一时间区间中提供所述栅极电压以导通所述整流晶体管，使所述电压差实质上等于所述第一参考电压；

在所述第二时间区间中，通过调整所述栅极电压以使所述电压差实质上等于所述第二参考电压；以及

在所述第二时间区间后的第三时间区间，检测所述电压差由所述第二参考电压上升至第二预设临界电压的第二时间点，并所述第二时间点之后，调整所述栅极电压以使所述晶体管被截止，其中所述第一参考电压大于、小于或等于所述第二参考电压。

3.根据权利要求2所述的整流装置，其特征在于，其中所述栅极驱动电路包括：

运算放大器，接收所述电压差以及调整电压，依据第一控制信号以在输出端产生所述栅极电压；

第一开关，串接在参考接地电压与所述输出端间，依据第二控制信号以被导通或断开；以及

第二开关，串接在第一电压与所述输出端间，依据第三控制信号以被导通或断开，

其中所述调整电压等于所述第二参考电压。

4.根据权利要求3所述的整流装置，其特征在于，其中所述电压箝制电路包括：

比较电路，包含第一比较器以及第二比较器，所述第一比较器用以比较所述栅极电压与所述第四参考电压，以产生第一比较结果，所述第二比较器用以比较所述电压差与所述第三参考电压，以产生第二比较结果；

箝制电路，耦接在所述整流晶体管的所述控制端与所述参考接地电压之间，所述箝制电路包含第三开关，所述第三开关依据第四控制信号导通或断开，所述箝制电路用以在所述第三开关导通时提供所述电压箝制路径；

逻辑电路，耦接所述比较电路以及所述箝制电路，依据所述第一比较结果、所述第二比较结果以及所述第三控制信号产生所述第四控制信号，其中所述逻辑电路用以在所述栅极电压大于所述第四参考电压，并且在所述电压差大于所述第三参考电压，并且在所述第二开关依据所述第三控制信号断开时，使所述第三开关依据所述第四控制信号导通。

5.根据权利要求4所述的整流装置，其特征在于，其中所述箝制电路还包括：

N个二极管，相互串连耦接在所述整流晶体管的所述控制端，以及耦接所述第三开关的第一端间，其中N为正整数；以及

电流源，提供电流至所述第三开关的第二端。

6.根据权利要求5所述的整流装置，其特征在于，其中所述箝制电路还包括：

第一晶体管，所述第一晶体管的第一端耦接所述整流晶体管的所述控制端，所述第一晶体管的第二端耦接于所述参考接地电压；

第一电阻，所述第一电阻的第一端耦接所述整流晶体管的所述控制端，所述第一电阻的第二端耦接所述N个二极管的所述第一端以及所述第一晶体管的控制端；

限压保护件，所述限压保护件的第一端耦接所述第一晶体管的所述第一端，所述限压保护件的第二端耦接所述第一晶体管的所述控制端。

7.根据权利要求4所述的整流装置，其特征在于，其中所述逻辑电路还用以：

对所述第一比较结果、所述第二比较结果以及反向第三控制信号进行及运算，并依据所述及运算的结果产生所述第四控制信号以导通或断开所述第三开关，

并且，所述逻辑电路用以对所述第一控制信号以及反向第四控制信号进行所述及运算，以产生禁能信号使所述运算放大器禁能。

8.根据权利要求7所述的整流装置，其特征在于，其中所述逻辑电路包括：

第一及闸，对所述第一比较结果、所述第二比较结果以及所述反向第三控制信号进行所述及运算；

脉波产生器，用以依据所述及运算的结果产生所述第四控制信号；

第二及闸，对所述第一控制信号以及所述反向所述第四控制信号进行所述及运算，以产生所述禁能信号。

9.根据权利要求4所述的整流装置，其特征在于，其中所述第四控制信号具有脉波，所述第三开关在所述脉波消失后断开，使得所述箝制路径切断以及使得所述运算放大器致能。

10.根据权利要求3所述的整流装置，其特征在于，其中所述栅极驱动电路还包括：

电压产生器，依据操作电源以产生所述第一电压、所述调整电压、所述第一预设临界电压、所述第二预设临界电压以及所述第三参考电压。

11.根据权利要求10所述的整流装置，其特征在于，其中所述电压产生器包括：

电压调整器，依据所述操作电源以产生所述运算放大器以及计数器的第一电源以及第二电源；以及

参考电压产生器，依据所述操作电源以产生所述第一预设临界电压、所述第二预设临界电压、所述调整电压以及所述第三参考电压，

其中所述第四参考电压为所述操作电源与所述第三参考电压的电压差。

12.一种交流发电机，包括：

转子；

定子，耦合所述转子，并产生多个交流输入电压；以及

多个如权利要求1-11中的任一所述的整流装置，各所述整流装置接收对应的交流输入电压以作为所述输入电压，所述多个整流装置共同产生所述整流电压。

Images