CN112151442A - 一种铜互连布线层上覆盖结构的方法 - Google Patents

一种铜互连布线层上覆盖结构的方法 Download PDF

Info

Publication number
CN112151442A
CN112151442A CN202010993623.9A CN202010993623A CN112151442A CN 112151442 A CN112151442 A CN 112151442A CN 202010993623 A CN202010993623 A CN 202010993623A CN 112151442 A CN112151442 A CN 112151442A
Authority
CN
China
Prior art keywords
layer
copper
ion beam
cluster ion
accelerated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010993623.9A
Other languages
English (en)
Inventor
曹路
刘翊
张同庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Jichuang Atomic Cluster Technology Research Institute Co ltd
Original Assignee
Jiangsu Jichuang Atomic Cluster Technology Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Jichuang Atomic Cluster Technology Research Institute Co ltd filed Critical Jiangsu Jichuang Atomic Cluster Technology Research Institute Co ltd
Priority to CN202010993623.9A priority Critical patent/CN112151442A/zh
Publication of CN112151442A publication Critical patent/CN112151442A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了铜互连布线层上覆盖结构的方法：S1、将结构放置在减压室中；S2、在减压室内形成加速的加盖气体团簇离子束；S3、将加速覆盖气体团簇离子束引导至一个或多个铜互连表面和覆盖有阻挡层材料的介电层表面上，形成至少一个覆盖结构；S4、覆盖结构上形成至少一个绝缘层；具体为：在减压室内形成加速沉积气体团簇离子束，将加速沉积气体团簇离子束引导到一个或多个铜互连表面上；所述绝缘层的材料包括选自以下组中至少一种：碳化硅，氮化硅或者碳氮化硅；本发明可以在不影响相邻介电材料的绝缘或泄漏特性的情况下有效地覆盖互连结构中的铜互联。

Description

一种铜互连布线层上覆盖结构的方法
技术领域
本发明总体上涉及铜互连布线层表面上的覆盖层，并且涉及通过应用气体簇离子束(GCIB)处理来形成用于半导体集成电路的互连结构的改进的方法和设备。
背景技术
持续不断的“摩尔定律”将半导体缩放到更高的密度和更高的性能，为行业和我们的社会大大提高了生产率。然而，由这种缩放导致的问题是需要在越来越小的互连线中承载越来越高的电流。当这种细电线中的电流密度和温度过高时，互连电线可能会因称为电迁移的现象而失效。高电流密度互连导线中发生的所谓“电子风”的作用会导致金属原子从其原始晶格位置扫除，从而导致导线中的开路或在其中这些扩散的金属原子聚集在一起。铜作为替代铝的布线材料的引入极大地改善了电迁移寿命，但是互连布线的不断扩展表明，未来将需要进一步提高铜的电迁移寿命。
不同于铝互连线会因铝原子沿晶界扩散而失效，而铜互连线电迁移失效模式则由沿表面和界面的扩散来控制。特别地，对于常规的铜布线互连方案，铜线的顶表面通常具有上面的介电覆盖层，该覆盖介电覆盖层必须具有良好的扩散阻挡性能以防止铜迁移到周围的介电层中。两种最常用的介电覆盖材料是氮化硅和碳氮化硅，它们通常通过等离子体增强化学气相沉积(PECVD)技术进行沉积。不幸的是，这些PECVD沉积的覆盖材料与铜形成有缺陷的界面，从而导致铜沿铜线顶表面的迁移增加，从而导致更高的电迁移失败率。铜线结构的其他表面通常具有与阻挡层或双层(通常为金属，例如TaN /Ta，TaN/Ru或Ru)的界面，该阻挡层或双层与铜形成牢固的界面以限制铜的扩散，因此抑制电迁移效应。我们将这种阻挡层或双层称为“阻挡层”。我们将电线互连层称为互连层，电线层或互连层，并且电线互连的每一层至少包括一层金属导体，以及一层将金属导体层与绝缘层隔离的层间电介质层。下层基板或下层互连层以及来自同一导线互连层中的其他金属导体。
已经尝试通过用选择性沉积的金属帽盖住铜线的顶表面来改善铜线的电迁移。的确，当顶部铜界面已被选择性钨或选择性磷化钨钴(CoWP)金属层覆盖时，铜电迁移寿命得到了极大的改善。不幸的是，所有使用选择性金属覆盖溶液的方法都有一定几率还会在相邻的绝缘子表面上沉积一些金属，从而导致相邻金属线之间意外泄漏或短路。
本发明使用气体簇离子束处理来解决这些问题。在本领域中已知使用气体团簇离子束来处理表面 (例如，参见Deguchi等人的美国专利No.5,814,194)。如本文所使用的术语，气团是在标准温度和压力条件下为气态的材料的纳米级聚集体。这种气体团簇通常由松散结合形成气体团簇的几至数千个分子的聚集体组成。气体团簇可以通过电子轰击或其他手段进行电离，从而使其形成可控能量的定向束。这些离子通常各自携带q·e的正电荷(其中e是电子电荷，q是表示气体团簇离子的电荷状态的从1到几的整数)。未电离的气体团簇也可能存在于气体团簇离子束中。较大尺寸的气体团簇离子通常是最有用的，因为它们能够携带每个气体团簇离子大量的能量，而每个分子只具有适度的能量。气体团簇在撞击时会崩解，每个单独的分子仅携带总气体团簇离子能量的一小部分。因此，大的气体簇离子的影响很大，但仅限于非常浅的表面区域。这使得气体簇离子可用于多种表面改性工艺，而不会产生常规单体离子束加工产生的更深的地下损伤特性的趋势。在先前引用的参考文献(美国专利号 5,814,194)中描述了用于创建和加速这种GCIB的手段。目前可用的气体团簇离子源可产生尺寸分布为N的气体团簇离子(其中N＝每个气体团簇离子中的分子数-在单原子气体(如氩气)的情况下，在整个讨论中，单原子气体将被称为分子，并且该单原子气体的电离原子将被称为分子离子(或简称为单体离子)。通过用GCIB轰击表面可以实现许多有用的表面处理效果。这些处理效果包括但不限于清洁，平滑，蚀刻，掺杂和成膜或生长。Allen等人的美国专利第6,537,606号教导了使用GCIB来校正初始不均匀的薄膜以改善其空间均匀性。美国专利No.6,537,606的全部内容通过引用并入本文。
当高能气体团簇撞击到固体靶材的表面上时，团簇的原子向靶材表面的渗透通常非常浅，因为渗透深度受每个单个组成原子的低能限制，并且主要取决于在气团离子碰撞过程中发生的瞬态热效应。气体团簇在撞击时会解离，然后各个气体原子会自由反冲并可能从目标表面逸出。除了逃逸的单个气体原子带走的能量之外，冲击之前高能簇的总能量会沉积到目标表面的冲击区域中。目标冲击区的尺寸取决于团簇的能量，但是取决于冲击团簇的横截面尺寸，并且较小，例如，对于由1000个原子组成的团簇，其直径大约为30埃。由于簇携带的大部分总能量沉积到靶材上的小撞击区中，因此在靶材上的撞击部位会发生强烈的热瞬变。当能量通过更深的传导到目标中而从冲击区损失时，热瞬态迅速消失。热瞬变的持续时间取决于目标材料的电导率，但通常小于10-6秒。
在气体团簇撞击点附近，目标表面的体积可以瞬间达到数百到几千开氏度的温度。例如，据估计，携带10keV总能量的气体团簇的冲击在整个高度搅动的近似半球形区域中延伸至表面以下约1埃时，能够产生约2000开氏温度的瞬时温度升高。他的高热瞬态促进了工件与气体团簇离子束成分的混合和/或反应，从而提高了电迁移寿命。
在高能气体团簇撞击点以下的目标体积内引发升高的温度瞬变之后，受影响的区域迅速冷却。在此过程中，一些气体团簇成分会逸出，而另一些则留在后面并结合到表面中。原始表面材料的一部分也可以通过溅射或类似效果去除。通常，气体团簇中挥发性较高和惰性的成分更有可能逸出，而挥发性较低且化学反应性较高的成分则更有可能掺入表面。尽管实际过程可能要复杂得多，但可以方便地将气体团簇撞击点和周围的受影响区域视为“熔化区”，其中，气体团簇原子可以短暂地与基底表面相互作用并混合，其中气体团簇材料要么逸出表面，要么注入到受影响区域的深度。发明人使用术语“注入”或“注入”来指代该过程以将其与离子“注入”或“注入”区分开，这是一种非常不同的过程，其产生非常不同的结果。簇离子(例如氩气和氙气)易挥发且不具有反应性，因此极有可能从受影响区域逸出，而诸如碳，硼，氟，硫，氮，氧，锗和例如，挥发性较小的硅和/或更可能形成化学键的硅更可能保留在受影响的区域中，并掺入基板的表面中。
惰性惰性气体例如氩气和氙气，例如但不限于，可以与包含挥发性较小和/或反应性更高的元素的气体混合以形成混合簇。这样的气体团簇可以通过如下所述的现有的气体团簇离子束处理设备，通过使用合适的原料气体混合物作为用于产生气体团簇离子束的原料气体，或者通过供给两种或更多种气体(或气体)来形成。混合物)进入气体团簇离子发生源，并使其在源中混合。在最近的出版物中， Borland等。(“使用注入掺杂和沉积的USJ和应变硅形成”，Solid State Technology，2004年5月，第53页)已经表明，GCIB注入可以产生渐变的表面层，其从基底材料平滑过渡到表面上的沉积层。
发明内容
本发明目的是提供一种形成覆盖结构的方法，以减少对不期望的电迁移效应的敏感性。
技术方案包括如下步骤：铜互连布线层上覆盖结构的方法，
步骤S1、将铜互连表面结构放置在减压室中；
在减压室内形成加速清洁气体团簇离子束，所述清洁气体团簇离子束，包括选自以下组中至少一种：Ar，N2，NH3或H2；所述加速的操作为以3kV至50kV的加速电势来加速清洁气体团簇离子束；
并将加速清洁气体团簇离子束引导到一个或多个铜互连表面和覆盖有阻挡层材料的介电层表面上；引导的所述加速清洁气体团簇离子束的辐射剂量为5×1013至5×1016气团离子；
步骤S2、在减压室内形成加速的加盖气体团簇离子束；
所述加盖气体团簇离子束选自以下组中的至少一种：Ar，Xe，CH4，SiH4，NH3，N2，CO2，GeH4， B2H2，B2H6，TiCl4或TDEAT；所述加速的操作为3kV至50kV范围内的加速电位来加速所产生的气体簇离子；
步骤S3、将加速覆盖气体团簇离子束引导至一个或多个铜互连表面和覆盖有阻挡层材料的介电层表面上，形成至少一个覆盖结构。
所述阻挡层材料具有第一厚度，所述引导还包括将注入层注入到介电材料的一个或多个表面中的至少一个表面中；所述注入层具有第二厚度，所述第二厚度小于所述第一厚度；蚀刻注入层和覆盖阻挡层材料；具体为：在减压室内形成加速蚀刻气体团簇离子束；将加速蚀刻气体团簇离子束引导到覆盖有阻挡层表面上；引导的所述加速覆盖气体团簇离子束的辐射剂量为1×1014至1×1017个气体簇离子；
步骤S4、覆盖结构上形成至少一个绝缘层；具体为：在减压室内形成加速沉积气体团簇离子束，将加速沉积气体团簇离子束引导到一个或多个铜互连表面上；所述绝缘层的材料包括选自以下组中至少一种：碳化硅，氮化硅或者碳氮化硅。
优选的，所述介电层表包括层间电介质层。
优选的，至少一个绝缘层为电介质扩散阻挡膜。
本发明还提供一种在铜互连表面和介电层表面的结构上，形成覆盖结构的方法，在不影响相邻介电材料的绝缘或泄漏特性的情况下有效地覆盖互连结构中的铜互连，具体包括：
将铜互连结构放置在减压室中；在减压室内由稀有气体或稀有气体的混合物形成加速覆盖气体团簇离子束并将加速覆盖气体团簇离子束引导到一个或多个铜互连表面和一个或多个介电层表面，在一个或多个铜互连表面和一个或多个介电层表面形成至少一个覆盖结构，包括在暴露于加速覆盖气体团簇离子束的铜互连表面区域上的至少一个导电覆盖结构；
稀有气体为Ar或Xe；所述稀有气体的混合物为Ar和Xe。
本发明还提供一种在一个或多个铜互连表面和一个或多个被势垒层材料覆盖的介电层区域的集成电路互连层上，形成铜覆盖结构的方法，包括如下步骤:
形成加速覆盖气体团簇离子束；在一个或多个铜互连表面上形成至少一个覆盖结构，以将加速覆盖气体团簇离子束引导到一个或多个铜互连表面中的至少一个上；
在所述一个或多个铜互连表面上形成所述至少一个覆盖结构之后，去除覆盖所述一个或多个电介质层区域中的至少一个的阻挡层材；所述去除的操作包括形成加速蚀刻气体团簇离子束；并将加速蚀刻气体团簇离子束引导到阻挡层材料上。
本发明还提供在一个或多个铜互连表面和被阻挡层材料覆盖的一个或多个介电层区域的集成电路互连层上，形成铜覆盖结构的方法，包括如下步骤:
利用第一束加速电势形成加速的加盖气体团簇离子束；
将加速覆盖气体团簇离子束引导到一个或多个铜互连表面中的至少一个上，以在一个或多个铜互连表面上形成至少一个覆盖结构，
使用小于第一光束加速电位的第二光束加速电位形成加速蚀刻气体团簇离子束；将加速蚀刻气体团簇离子束引导到至少一个覆盖结构上和阻挡层材料上以去除阻挡层材料。
本发明还提供一种在一个或多个铜互连表面和被阻挡层材料覆盖的一个或多个介电层区域的集成电路互连层上，形成铜覆盖结构的方法，包括如下步骤:
形成加速覆盖气体团簇离子束；
将加速覆盖气体团簇离子束引导到一个或多个铜互连表面中的至少一个上，在一个或多个铜互连表面上形成至少一个覆盖结构；形成加速蚀刻气体团簇离子束；将加速蚀刻气体团簇离子束引导到至少一个覆盖结构上和阻挡层材料上，以去除覆盖一个或多个介电层区域中的至少一个的阻挡层材料，而不去除所有至少一个覆盖结构。
有益效果：本发明可以在不影响相邻介电材料的绝缘或泄漏特性的情况下有效地覆盖互连结构中的铜互联；本发明适用于具有高工艺成品率并且由于电迁移效应而降低的故障敏感性的电路。
附图说明
为了更好地理解本发明及其其他和进一步的目的，请参考附图和详细说明，其中：
图1A，图1B，图1C，图1D和图1E是示出根据本发明的第一实施方式的通过GCIB注入的铜互连盖的工艺的示意图。
图2A，图2B，图2C，图2D，图2E，图2F，图2G，图2H，图2I，图2J，图2K和图2L是示出根据本发明的第二实施例的通过使用GCIB注入和沉积来进行铜互连覆盖的过程的示意图。
图3A，图3B，图3C，图3D，图3E，图3F和图3G是示出根据本发明的第三实施方式的通过使用GCIB注入和沉积来进行铜互连盖的工艺的示意图。
图4A，图4B，图4C，图4D，图4E，图4F和图4G是示出根据本发明的第四实施例的通过使用 GCIB注入和沉积来进行铜互连盖的工艺的示意图。
图5A和5B是可以用于本发明的一些示例性实施例的示例性群集工具的示意图。
具体实施方式
实施例1：图1A是示出根据本发明的第一实施例的利用GCIB注入来覆盖的铜互连的布线方案500 的示意图。该示意图示出了基板501。支撑第一铜线层502，第二铜线层504和连接两个铜层的铜通孔结构506，每个铜层可以使用常规技术形成。衬底501通常是半导体衬底，其包含需要电互连的有源和/或无源元件。铜线层502和504以及通孔结构506的侧壁和底部都衬有可以使用常规技术形成的TaN/Ta或其他常规阻挡层512。第一层间电介质层508和第二层间电介质层510在铜线层和其他部件之间提供电绝缘，并且可以使用常规技术来形成。第一铜线层502的顶表面和第一层间电介质层 508的顶表面以及第二铜线层504的顶表面和第二层间电介质层510的顶表面均通过GCIB工艺覆盖。以形成覆盖膜514、516和518。优选在每个互连层的顶表面执行单独的GCIB覆盖处理。在常规的双镶嵌铜互连中，在层间电介质层中形成沟槽和通孔并且随后沉积铜以形成互连线和通孔之后，通常在暴露的铜和层间电介质层材料上执行平坦化停止。使用化学机械抛光(CMP)技术的表面。在CMP技术和CMP后刷清洁过程中，都在要抛光的表面上使用了腐蚀抑制剂，最好在覆盖之前通过现场清洁从铜和电介质表面上去除(与其他污染物一起)层形成(如本文所用，“原位”是指清洁在相同的减压气氛中进行，在该减压气氛中进行覆盖沉积，而没有在清洁和覆盖步骤之间返回大气压，并且减少了再次污染的机会)。清洁步骤和覆盖步骤之间的清洁表面)。PECVD反应器通常没有配置为在绝缘体覆盖层沉积之前对铜表面进行有效的原位清洁。与PECVD系统不同，GCIB处理系统通常易于配置以完成顺序的原位清洁和覆盖。在清洗暴露的铜和层间电介质表面之后，可通过常规干洗工艺或以下所述的GCIB工艺(优选原位GCIB注入)进行清洁工艺用于覆盖平面化表面(铜和暴露的层间电介质同时)。
图1B示出了布线方案500的初步阶段500B。在所示的阶段中，已经在衬底501上形成了互连层。互连层包括第一层间电介质508，该第一层间电介质508通过沉积在衬底501上。常规技术。常规的沟槽和通孔已经形成在第一层间电介质508中，并且衬有常规的阻挡层512。已经使用常规技术将铜沉积在沟槽和通孔中。该结构的上表面已使用常规工艺进行了平面化和清洁。第一铜线层502和第一层间电介质层508的上表面具有残留污染物503。在此阶段，以及在每个后续互连层(假设一个以上互连层)的相应阶段，优选在-可以进行原位常规的干洗工艺，例如等离子体清洗工艺或GCIB清洗工艺。GCIB清洁涉及用由气体Ar，N2，NH3或H2或它们的混合物组成的GCIB簇离子照射待清洁的表面，并使用电子束加速电位VACC，其范围最好为从大约3kV到大约50kV，并且总的团簇离子剂量在大约5 ×1013到大约5×1016个离子/cm 2的范围内。本发明不限于这些示例性气体，而是可以与从铜表面去除CMP后残留物，氧化铜和其他污染物的其他气体或气体混合物一起实施。尽管对于本发明而言不是必需的，但是优选的是，该GCIB清洁工艺是原位清洁工艺。
图1C示出了在GCIB清洁步骤之后的布线方案500的阶段500C。第一铜线层502和第一层间电介质层508的上表面已被清除污染物，并准备用于覆盖步骤。在此阶段以及每个后续互连级别(假设一个以上互连级别)的相应阶段，将执行GCIB封顶过程。GCIB覆盖过程包括用GCIB辐照第一铜线层502和/或第一层间电介质层508的上表面，该GCIB由在注入到原始暴露的电介质和/或铜表面中时形成绝缘材料的元素组成。具有包括例如C，N，O，Si，B或Ge或它们的混合物的气体簇离子元素的GCIB是合适的，并且可以形成梯度覆盖膜，例如Si3N4，SiCN，CuCO3和BN在铜上。当注入到铜和 /或相邻的绝缘体中时，也可以使用形成合适的介电材料的其他元件和组合。可以使用诸如CH4，SiH4， NH3，N2，CO2，B 2H 6，GeH4的源气体及其混合物。这样的气体可用于形成其纯净形式的簇离子或通过将其与惰性气体(例如Ar或Xe)混合而形成。使用现有技术中的GCIB处理设备可以使用在约3kV 至约50kV范围内的束加速电势VACC，并且总气团离子剂量在约3kV至约50kV的范围内。1x1014至约 1x1017离子/cm2，以实现输液。
图1D示出了在GCIB覆盖步骤之后的布线方案500的阶段500D。在铜表面和/或相邻的层间电介质表面上，GCIB工艺的冲击能量和热瞬态特性会浸入暴露于GCIB的铜线和/或相邻的层间电介质结构的顶表面，从而形成帽-ping层514和516。覆盖层514和516可以各自可选地另外包括用作介电阻挡膜的上层部分。在形成过程的初始阶段，将混合的铜/GCIB物质组成的渐变层514A注入铜表面。该混合层在任何随后沉积的介电阻挡膜514B和下面的铜之间提供渐变的界面，从而限制了铜在界面处的扩散并改善了电迁移寿命。尽管随后沉积的电介质阻挡层514B层可以是通过常规PECVD沉积的单独的附加薄膜，但最好通过GCIB沉积，作为GCIB覆盖注入步骤的继续，简单地继续进行最初形成混合气体的覆盖GCIB辐照过程梯度层，直到该过程从注入过程发展到(以增加的剂量)进入纯沉积过程，在混合层上方的铜注入表面沉积介电材料。初始注入的混合渐变层51 4A用作覆盖层，并且在连续GCIB照射下，随后的介电材料附加沉积形成了沉积的介电阻挡膜514B。由于形成了混合渐变层，因此形成了与铜互连线集成在一起的介电膜，从而改善了界面性能，包括出色的电迁移寿命。形成覆盖层514的相同(或另一个)覆盖GCIB优选在层间电介质508上形成覆盖层516。类似于覆盖层514，覆盖层516可以是双层。覆盖层516最初在表面处形成混合的电介质/GCIB物质组成的混合梯度层，并且通过连续的GCIB处理或另外的单独的(例如PECVD)沉积也可以包括沉积的电介质阻挡膜。如果例如不通过使用扩展的GCIB工艺形成电介质阻挡膜514B，或者如果需要特别厚的电介质阻挡膜 514B，则注入的覆盖层514A或覆盖层516可以可选地被常规绝缘层覆盖，例如例如PECVD Si3N4，SiCN 或SiC，以提供介电阻挡膜，以提供额外的铜扩散阻挡或停止特性。在覆盖步骤和任何介电阻挡膜的形成之后，如果需要，可以使用常规技术添加附加级别的互连。
实施例2：图2A是示出根据本发明的第二实施例的使用GCIB注入和沉积覆盖的铜互连的布线方案600的示意图。该示意图示出了支撑第一铜线层602，第二铜线层604和连接两个铜层的铜通孔结构606的基板601，每个铜层可以使用常规技术形成。衬底601通常是半导体衬底，其包含需要电互连的有源和/或无源元件。铜线层602和604以及通孔结构606的侧壁和底部都衬有可以使用常规技术形成的TaN/Ta或其他阻挡层612。第一层间电介质层608和第二层间电介质层610提供铜线层之间的电绝缘并且可以使用常规技术形成。通常期望层间介电层608和610可以是多孔的以增强其介电特性。在这种情况下，层间介电层可以可选地在其上沉积硬掩模层，例如分别由诸如SiO2的材料组成的第一硬掩模层609和第二硬掩模层611、SiC或Si3N4，并且可以使用常规技术进行沉积。第一铜线层602，第一层间电介质层608的第一表面，第一硬掩模层609，第二铜线层604和第二层间电介质层610的顶表面全部通过GCIB处理被覆盖以形成覆盖膜614、616、618和620。该第二实施例与第一实施例的区别在于，包括选择GCIB气体团簇离子，使注入的物质在铜表面(铜盖膜614和618) 上保持导体特性。然而，还选择注入元件，使得当注入到每个互连层的电介质区域中的层间电介质和/或电介质硬掩模材料的表面中时，相同的元件形成绝缘膜。层电介质或硬掩模覆盖膜616和620。增强的介电扩散阻挡层(用于第一互连层的阻挡膜622和用于第二互连层的阻挡膜624)优选通过GCIB 沉积形成，但是也可以通过常规技术形成。这样的阻挡膜进一步增强了扩散阻挡性能，并通过GCIB 注入式的方式的蚀刻停止特性。
为了形成铜和层间电介质帽，最好在每个互连层的顶面进行GCIB注入工艺。如上所述，优选在铜互连和层间电介质的CMP平面化之后使用GCIB原位清洗。图2G示出布线方案600G，其中层间电介质层608和610在其顶表面上不具有硬掩模层609和611。现在将提供用于构造布线方案600G的过程的描述。
图2B示出了布线方案600G的初步阶段600B。建立在衬底601上的互连层由常规沉积的第一层间电介质608组成，其中已形成沟槽和通孔并衬有阻挡层612。使用常规技术已将铜沉积在沟槽和通孔中。结构的上表面已被平面化和清洁。第一铜线层602和第一层间电介质层608的上表面被示出为具有残留污染物603。在该阶段的顶表面和每个后续互连层的每个相应阶段的顶表面处(假设有多个互连)可以执行优选地原位的常规干洗工艺，例如等离子体清洗工艺或GCIB清洗工艺。GCIB清洁涉及用由气体Ar，N2，NH3或H2或它们的混合物组成的GCIB簇离子辐照待清洁的表面，并使用电子束加速电位VACC，优选在从大约3kV到大约50kV，并且总的气体簇离子剂量在大约5×1013到大约5×1016个离子/cm 2的范围内。本领域技术人员将认识到，本发明不限于这些示例性气体。但可使用其他气体或气体混合物，这些气体或气体混合物可从铜表面去除CMP后残留物如氧化铜和其他污染物。
图2C示出了在GCIB清洁步骤之后的布线方案600G的构造中的中间阶段600C。第一铜线层602 和第一层间电介质层608的上表面已被清除污染物，并准备用于覆盖步骤。现在，可以在该阶段的清洁顶表面和每个后续互连层的每个阶段(假设有多个互连层)上应用GCIB覆盖工艺。使用GCIB灌注工艺以同时盖住平坦化的表面。GCIB盖工艺包括照射第一铜线层602和第一层间电介质层的上表面具有GCIB的608具有GCIB，这些元素在注入铜表面时形成导电材料，但是在注入层间电介质表面时形成电绝缘材料。另外，选择这些导电元件以便在铜中不具有高固溶度，以避免不利地影响其导电性。非限制性地，具有包含元素B或Ti的气团离子的GCTB是合适的，并与合适的介电硬掩模材料例如但不限于SiO2，SiC，SiCN，SiCOH等结合，以形成绝缘氧化物，碳化物。或氮化物。包含B和Ti的一些合适的源气体包括但不限于B2H6，TiCl4，四二乙基氨基钛(TDEAT)和四二甲基氨基钛(TDMAT)。这些气体可以以其纯净形式使用，也可以与惰性气体(例如Ar或Xe)混合使用。在电介质表面上，此类注入形成例如TiO2和硼硅酸盐玻璃的渐变膜，而在铜表面上，它们形成例如硼和钛的渐变膜。可选地，仅包含惰性气体团簇离子，例如但不限于Ar或Xe或其他稀有气体或它们的混合物的GCIB可以通过物理改变铜的表面来形成分级的覆盖膜。在这种情况下，铜覆盖结构是铜的物理改变的层，其本质上是渐变的并且是导电的，并且形成在层间电介质层中的物理改变的层是电绝缘的。这些仅包含惰性气体团簇离子的替代GCIB不会形成注入层，而是通过物理方式改变表面，从而形成有效的铜覆盖结构并使电介质处于绝缘状态。因此，其效果与GCIB覆盖过程涉及用GCIB照射铜和层间电介质层的上表面相同，GCIB包含一些元素，这些元素在注入铜表面后会形成导电材料，但会形成电绝缘材料这样，即使没有将新的物质注入到层间电介质表面中，也不会发生这种情况。使用现有技术GCIB 设备100，可以使用束加速电势VACC，优选地在大约3kV至大约50kV的范围内，并且总的气体团簇离子剂量在大约1x1014的范围内。至约1x1017离子/cm2。在铜和电介质表面上，GCIB注入过程的冲击能产生一个瞬态高温区，该区域促进注入物质与现有电介质或电介质硬掩模层之间的混合和/或反应，从而形成新的绝缘层，并在铜线表面上形成注入的导电膜，从而限制了铜界面的扩散并提高了电迁移寿命。因此，如图2D所示，单个GCIB覆盖注入步骤在第一铜线层602上形成导电覆盖膜614和在第一层间电介质层608上形成电绝缘覆盖膜616。
图2E示出了在GCIB覆盖步骤之后的布线方案600G的构造中的阶段600E。可以在该阶段的顶表面和每个随后的互连层的每个阶段执行GCIB工艺，以形成介电扩散阻挡膜。介电扩散阻挡膜622优选由碳氮化硅构成，但是可以是氮化硅，碳化硅或其他介电膜。可以常规地通过PECVD来沉积它，但是优选地，通过用在形成阻挡材料622时形成绝缘材料的元素形成的GCIB照射覆盖膜(614和616) 的表面来沉积阻挡膜622，注入具有气体簇离子元素例如C，N和Si或其混合物的GCIB是合适的，可以在铜上沉积扩散阻挡膜例如Si3N4，SiCN和SiC。诸如C，N和Si的源气体包括但不限于CH4，SiH4， NH3和N2。通过使用纯净气体或将其与惰性气体(例如Ar或Xe)混合，可将此类气体用于形成气体簇离子以进行沉积。使用的束加速电位VACC优选在约3kV至约50kV的范围内，并且总的团簇离子剂量在约1×1014至约1×1017个离子/cm2的范围内。
图2F示出了布线方案600G的构造中的阶段600F，其反映了在盖有GCIB的第一互连层和阻挡膜 622上增加了第二互连层。第二层间电介质610沉积在阻挡膜622上，其中已经形成了沟槽和通孔并且衬有阻挡层612。使用常规技术将铜沉积在沟槽和通孔中。结构的上表面已使用常规工艺进行了平面化和清洁。示出第二铜线层604和第二层间电介质层61 0的上表面具有残留污染物626。在第二互连层的一个或多个顶表面以及随后的更高互连层处，GCIB清洁可以如上所述将GC和GCIB注入步骤以及GCIB沉积步骤应用于构造布线方案600G。这些处理步骤导致覆盖膜618、620和阻挡膜624 的形成。因此，可以根据需要形成图2G的两个互连层结构或多层互连结构。
图2H示出了如图5A中完整示出的构造布线方案600(具有硬掩模层609和611)的过程中的初步阶段600H。建立在衬底601上的第一互连层包括使用常规技术沉积在衬底上的第一层间电介质608。通过常规技术形成的硬掩模层609覆盖第一层间电介质608的顶表面。沟槽和过孔已经形成在第一层间电介质608中并且衬有阻挡层612，并且铜已经沉积在其中。沟槽和过孔。结构的上表面已通过常规清洁工艺进行了平面化和清洁。第一铜线层602和硬掩模层609的上表面被示出为具有残留污染物 605。在该阶段的顶表面以及每个后续互连层的相应阶段，优选地，执行GCIB清洁工艺，如下所述：如上所述。尽管对本发明不是必须的，但是优选的是，该GCIB清洁工艺是原位清洁工艺。
图2I示出了在GCIB清洁步骤之后构造布线方案600的过程中的阶段600I。第一铜线层602和硬掩模层609的上表面已被清除污染物，并准备用于覆盖步骤。在该阶段的顶表面和每个后续互连层的每个相应阶段的顶表面，可以如上所述执行GCIB覆盖工艺，以形成覆盖层614和616。在该实施例中，覆盖层616形成在硬掩模层609上，而不是直接形成在第一层间电介质层608上。
图2J示出了在形成覆盖层614和616的步骤之后，在构造布线方案600的过程中的阶段600J。如上所述，GCIB过程可以应用于该阶段的顶面，并且每个在每个后续互连层的第一阶段，在覆盖层 614和616上形成电介质扩散阻挡膜622。图2K示出了在沉积阻挡膜622之后构造布线方案600的过程中的阶段600K。图2L示出了在布线图600的构建过程中的阶段600L，其在盖有GCIB的第一互连层上增加了第二互连层之后。在这个阶段，第二互连层已经形成在阻挡膜622上。第二互连层包括第二层间电介质610，该第二层间电介质610已经使用常规技术沉积在阻挡膜622上。通过常规技术形成的硬掩模层611覆盖第一层间电介质610的顶表面。在第二层间电介质610中形成常规沟槽和通孔，沟槽和通孔已经衬有常规阻挡层612，并且已经使用常规技术将铜沉积在沟槽和通孔中。该结构的上表面已使用常规工艺进行了平面化和清洁。示出第二铜线层604和硬掩模层611的上表面具有残留污染物613。在第二互连层和随后的更高互连层处，GCIB清洁，GCIB注入和GCIB沉积步骤如上文针对布线方案600所述，使用诸如图2A中所示的“金属膜”，“覆盖膜”和“阻挡膜”。
因此，所公开的技术提供了减少的电迁移，但避免了与选择性金属覆盖工艺相关的不良副作用。在电介质表面上，电介质保持绝缘帽盖，极薄的注入层对介电常数的影响可忽略不计。
图3A是示出根据本发明的第三实施例的利用GCIB注入覆盖的铜互连的布线方案700的示意图。该示意图示出了基板701。支撑第一铜线层702，第二铜线层704和连接两个铜层的铜通孔结构706，每个铜层可以使用常规技术形成。衬底701通常是包含需要电互连的有源和/或无源元件的半导体衬底。铜线层702和704以及通孔结构706的侧壁和底部都衬有阻挡层712，该阻挡层可以使用常规技术形成。第一层间电介质层708和第二层间电介质层710提供铜线之间的电绝缘并且可以使用常规技术形成。第一层间电介质层708具有上表面709，第二层间电介质层710具有上表面711。如将在下面更详细说明的，在每个铜线互连层上，如常规沉积的那样，阻挡层712最初覆盖层间电介质层708 和710的上表面709和711。在本发明的该实施例中，下文描述的GCIB处理从上表面709和711去除了阻挡层712材料，因此在图3A所示的完成结构中，它没有出现在那些表面上。通过GCIB工艺覆盖第一铜线层702的顶表面和第二铜线层704的顶表面以形成注入的覆盖膜713和715。注入的铜覆盖膜713和715以及相邻的层间电介质层708和710分别可以分别用介电阻挡膜714和716覆盖，以提供改进的铜扩散阻挡和通孔蚀刻停止特性。介电阻挡膜714和716优选是碳氮化硅，但也可以是氮化硅或碳化硅或其他合适的电介质，并且可常规地使用PECVD沉积，但优选通过GCIB沉积来施加。
图3B示出了在构建布线方案700的过程中的初步阶段700B。在所示的阶段中，已经在衬底701 上形成了互连层。该互连层包括已经沉积在其上的第一层间电介质708。基板。沟槽和通孔已经形成在第一层间电介质708中，并且衬有阻挡层712。铜已经沉积在沟槽和通孔中。阻挡层712最初覆盖层间电介质层708的上表面709。铜覆盖层已经通过常规CMP去除，停止在阻挡层712的材料上。此外，通过使用选择为优先以比阻挡层材料高得多的速率去除铜，例如，通过使用与阻挡层材料相比选择性去除铜的高选择性浆料，如图所示，铜已经凹入到阻挡层712的顶面下方。该表面已使用常规方法进行了清洁。第一铜线层702和阻挡层712的上表面被示出为具有残留污染物703。在该阶段的顶表面以及每个后续互连层的每个相应阶段的顶表面处可以执行优选地原位的常规干洗工艺，例如等离子体清洗工艺或GCIB清洗工艺。GCIB清洁涉及用由气体Ar，N2，NH3或H2或它们的混合物组成的GCIB 簇离子照射待清洁的表面，并使用电子束加速电位VACC，其范围最好为气体簇离子的总剂量为约3kV 至约50kV，且总气体簇离子剂量为约5×1013至约5×1016个离子/cm 2。本领域技术人员将认识到，本发明不限于这些示例性气体，而是可以与从铜表面去除CMP后残留物，氧化铜和其他污染物的其他气体或气体混合物一起实施。优选的是，该GCIB清洁工艺是原位清洁工艺。
图3C示出了在GCIB清洁步骤之后构造布线方案700的过程的阶段700C。第一铜线层702和阻挡层712的上表面已被清除污染物，并准备用于覆盖步骤。现在可以应用GCIB上限过程。使用GCIB 蚀刻和注入覆盖工艺来同时覆盖第一铜线层702的表面并蚀刻掉阻挡层712，该阻挡层712覆盖在上表面709上。GCIB蚀刻和覆盖工艺包括照射具有GCIB的第一铜线层702和第一层间电介质层708的上表面由元素组成，这些元素在注入铜表面时形成覆盖材料，但是蚀刻阻挡层712材料。GCIB辐射，其在游戏时蚀刻掉上表面709上的暴露的阻挡层712材料，同时在游戏时将覆盖物质注入第一铜线层 702中，形成覆盖膜713。包含元素氟和/或元素的源气体包括但不限于SF6，CF4，C4F8或NF3的硫用于形成GCIB。通过使用纯净气体或与N或与惰性气体(例如Ar或Xe)混合，这些气体可用于注入气体簇离子。这种注入形成铜覆盖膜，例如CuF2。使用的束加速电位VACC优选在约10kV至约50kV的范围内，并且在喷嘴气体流的情况下，可使用在约200sccm至约3000sccm的范围内。例如，在蚀刻阻挡层材料同时形成铜覆盖膜的优选方法中，使用N2中10％NF3的源气体混合物，流速为700sccm。进行GCIB蚀刻和注入工艺，直到去除所有阻挡层材料，这导致第一层间电介质层708的相对不变的上表面709，并且还导致注入了覆盖膜713的铜表面。在上表面709上几乎没有影响，因为在大部分工艺期间，上表面709被阻挡层712材料从GCIB屏蔽。
图3D示出了在GCIB蚀刻和覆盖步骤之后构造布线方案700的过程中的阶段700D。第一铜线层 702的上表面已经被覆盖层713覆盖，并且阻挡层712已经被蚀刻掉，从而暴露出第一层间电介质层 708的上表面709。该结构被准备用于形成电介质阻挡层。电影。现在可以使用与上述用于沉积阻挡膜622的方法相同的方法，执行GCIB工艺以在覆盖层713和第一层间介电层708的上表面709上形成介电扩散阻挡膜714。图3E示出了在形成电介质扩散阻挡膜714之后构造布线方案700的过程中的阶段700E。图3F示出了在盖有GCIB的第一互连层上构造第二互连层的布线方案700的过程中的阶段700F。在这一阶段，第二互连层已经形成在阻挡膜714上。第二互连层由已经沉积在阻挡膜714 上的第二层间电介质710组成。在第二层之间形成了沟槽和通孔。水平电介质710，并衬有阻挡层712。已经使用常规技术将铜沉积在沟槽和通孔中。阻挡层712最初覆盖层间介电层710的上表面。铜覆盖层已经通过常规CMP去除，停止在阻挡层712的材料上。另外，通过使用选择优先去除铜的常规CMP 工艺条件例如，通过使用比阻挡层材料高得多的速率，例如，通过使用选择性去除与阻挡层材料相比的铜的高选择性浆料，铜已经凹入到阻挡层712的顶表面的下方。该表面已使用常规方法进行了清洁。示出第二铜线层704和阻挡层712的上表面具有残留污染物717。在第二互连层和随后的更高互连层处，GCIB清洁和GCIB以及如上所述，对于布线方案700中的第一互连层应用GCIB沉积步骤，从而形成覆盖膜715和阻挡膜716。
在本发明的该实施例中，优选地，如上所述，使用GCIB处理在单个步骤中同时执行阻挡层蚀刻和铜覆盖。在每个步骤中使用具有不同特性的GCIB作为单独的GCIB处理步骤来执行势垒层蚀刻和铜覆盖处理也是可能的，并且在某些情况下可能有用。参照图2C，在GCIB覆盖步骤之前，通过GCIB 蚀刻工艺去除最初覆盖在层间介电层708的上表面709上的阻挡层材料。在GCIB刻蚀步骤之后，该结构如图2G所示，并准备用于铜线层和层间电介质层的覆盖，这是使用本发明的上述各个实施例中所述的GCIB覆盖工艺进行的。在每个互连层，优选的蚀刻步骤是用由源气体或包含元素氟的气体形成的GCIB簇离子辐照待清洁的表面，这些气体包括但不限于SF6，CF4，C4F8或NF3。通过使用纯净气体或与N或与惰性气体(例如Ar或Xe)混合，这些气体可用于形成用于蚀刻的气体簇离子。使用优选在约10kV至约50kV范围内的束加速电势VACC，并且可使用在约200sccm至约3000sccm范围内的喷嘴气流。例如，用于蚀刻阻挡层材料的优选方法使用的是氮气中10％NF3的源气体混合物，流速为700 sccm。当需要时，GCIB蚀刻步骤可以是如上文所述的补偿蚀刻步骤，以补偿阻挡层材料的厚度的初始空间不均匀性。
图4A是示出根据本发明的第四实施例的使用GCIB注入来覆盖的铜互连的布线方案800的示意图。该示意图示出了支撑第一铜线层802，第二铜线层804和连接两个铜层的铜通孔结构806的基板 801，每个铜层可以使用常规技术形成。衬底801通常是包含需要电互连的有源和/或无源元件的半导体衬底。铜线层802和804以及通孔结构806的侧壁和底部都衬有可以使用常规技术形成的阻挡层 812。第一层间电介质层808和第二层间电介质层810在铜线之间提供电绝缘，并且可以使用常规技术形成。第一层间电介质层808具有上表面809，第二层间电介质层81 0具有上表面811。在每个铜线互连层上，如常规沉积的那样，阻挡层812最初覆盖层间介电层808和810的上表面809和811。在本发明的该实施例中，阻挡层812材料从上表面809和811上去除，因此它不出现在那些表面上在图3A所示的完成的结构中。从上表面809和811去除阻挡层812材料可以优选地通过本文所述的GCIB 处理或通过使用常规方法来完成。通过GCIB处理来覆盖第一铜导线层802的顶表面和第二铜线层804 的顶表面，以形成注入的覆盖膜813和815。注入的铜覆盖膜813和815以及相邻的铜膜层电介质层 808和810分别可以可选地分别被电介质阻挡膜814和816覆盖，以提供改进的铜扩散阻挡和通孔蚀刻停止特性。介电阻挡膜814和816优选是碳氮化硅，但也可以是氮化硅或碳化硅或其他合适的电介质，并且可以通常使用PECVD沉积，但是优选通过GCIB沉积来施加。
图4B示出了在构造布线方案800的过程中的初步阶段800B。在所示的阶段中，已经在衬底801 上形成了互连层。互连层包括已经沉积在其上的第一层间电介质808。基板上沟槽和通孔已经形成在第一层间电介质808中，并且衬有阻挡层812。铜已经沉积在沟槽和通孔中。阻挡层812最初覆盖层间介电层808的上表面809。铜覆盖层已经通过常规CMP去除，停止在阻挡层812的材料上。另外，通过使用优先选择的常规CMP工艺条件以比阻挡层材料高得多的速率去除铜，例如，通过使用与阻挡层材料相比有选择地去除铜的高选择性浆料，如图所示，铜已经凹入到阻挡层812的顶面的下方。该表面已使用常规方法进行了清洁。第一铜线层802和阻挡层812的上表面被示出为具有残留污染物 803。在该阶段的顶表面以及每个后续互连层的每个相应阶段的顶表面处可以优选地在原位进行常规的干洗工艺，例如等离子体清洗工艺或GCIB清洗工艺。GCIB清洁包括用由气体Ar，N2，NH3或H3或它们的混合物组成的GCIB簇离子辐照待清洁的表面，并使用电子束加速电位VACC，最好在气体团簇的总离子剂量为约3kV至约50kV，且总气体团簇离子剂量为约5×1013至约5×1016个离子/cm 2。本领域技术人员将认识到，本发明不限于这些示例性气体，而是可以与其他气体或气体混合物一起实施，这些气体或气体混合物从铜表面去除CMP后残留物，氧化铜和其他污染物。尽管对本发明不是必须的，但是优选的是，该GCIB清洁工艺是原位清洁工艺。
图4C示出了在GCIB清洁步骤之后构造布线方案800的过程的阶段800C。第一铜线层802和阻挡层812的上表面已被清除污染物，并准备用于覆盖步骤。现在可以应用GCIB上限过程。使用GCIB 注入覆盖工艺来同时覆盖第一铜线层802和阻挡层812的表面，在该表面上它覆盖上表面809。GCIB 蚀刻和覆盖工艺包括照射第一铜线层802和102的上表面。具有GCIB的暴露的阻挡层812包括由在注入到铜表面中时形成覆盖材料的元素的元素。GCIB照射将覆盖物注入到第一铜线层802中，形成覆盖膜813。GCIB辐射同时将注入的层注入到暴露的阻挡层材料812中。在该实施例中，选择注入条件，使得当加帽注入步骤完成时，暴露的阻挡层中的注入深度小于膜的厚度。覆盖在上表面809上的暴露的势垒层812。因此，将覆盖物质注入到暴露的势垒层812中不会渗透到层间电介质808中。由于势垒层812屏蔽了层间电介质808不受铜帽注入的影响，可用的注入覆盖物质的范围扩大到包括覆盖物质，如果注入到其中，该覆盖物质否则将降低层间电介质808的特性。注入深度取决于加速GCIB 的电子束加速潜能。使用优选在约3kV至约50kV范围内的束加速电势VACC，选择实际值以确保形成在暴露的阻挡层中的注入层不会渗透到层间电介质808。用于铜封端灌注的GCIB剂量在约1×1014至约 1×1017个离子/cm2的范围内。可以使用任何适合于形成铜覆盖膜的源气体，但是由于层间电介质与注入的物质隔离开，因此可以选择气体或气体混合物而无需考虑在该实施例中，它们是否会产生导电层或以其他方式有害的膜是层间电介质材料。一些示例性源气体是WF，其他金属氟化物气体，含碳气体和有机金属气体。
图4D示出了在GCIB覆盖步骤之后的构造布线方案800的过程中的阶段800D。第一铜线层802 的上表面已经被覆盖层813覆盖，并且阻挡层812具有由覆盖注入步骤产生的注入层818。放大的插图820示出了暴露的阻挡层812中的覆盖层813和注入层818的更多细节。该结构被制备用于去除覆盖层间电介质的上表面809的阻挡层812和注入层818。现在可以执行蚀刻工艺以去除阻挡层812和覆盖层间介电层808的上表面809的注入层818，而不去除注入层808。
图4E示出了在GCIB蚀刻步骤之后的构造布线方案800的过程中的阶段800E。第一铜线层802 的上表面已经被覆盖层813覆盖，并且阻挡层812已经被蚀刻掉，从而暴露出第一层间电介质层808 的上表面809。该结构被准备用于形成电介质阻挡膜。现在可以使用如上所述的用于沉积阻挡层的沉积工艺在覆盖层813上和第一层间介电层808的上表面809上可选地形成介电扩散阻挡膜814。图4F 示出了在可选地形成电介质扩散阻挡膜814之后，在构造布线方案800的过程中的阶段800F。图4G 示出了构建布线方案800的过程中的阶段800G，该布线方案800具有在盖上GCIB的第一互连层之上的第二互连层。在这一阶段，第二互连层已经形成在阻挡膜814上。第二互连层由已经沉积在阻挡膜 814上的第二层间电介质810构成。在第二层中形成了沟槽和通孔。层间电介质81 0并衬有阻挡层 812。已经使用常规技术将铜沉积在沟槽和通孔中。阻挡层812最初覆盖层间介电层810的上表面。铜覆盖层已经通过常规CMP去除，停止在阻挡层812的材料上。另外，通过使用被选择以比阻挡层材料高得多的速率优先去除铜的常规CMP工艺条件，例如通过使用选择性去除与阻挡材料相比铜的高选择性浆料，铜已经凹进到略低于阻挡层材料的位置。如图所示，阻挡层812的顶表面。表面已通过常规工艺进行了清洁。示出第二铜线层804和阻挡层812的上表面具有残留污染物817。在第二互连层和随后的更高互连层处，GCIB清洁，GCIB注入覆盖，GCIB蚀刻和GCIB沉积步骤可以如上所述地应用于布线方案800中的第一互连层，从而形成覆盖膜815和可选的阻挡膜81。因此，图3A的两个互连层结构或多层互连结构可以是根据需要构造。
在每个互连层，优选的蚀刻步骤是用由源气体或包含元素氟的气体形成的GCIB簇离子照射待清洁的表面，这些气体包括但不限于SF6，CF4，C4F8或NF3。通过使用纯净气体或通过与N2或与惰性气体(例如Ar或Xe)混合，这些气体可用于形成用于蚀刻的气体簇离子。使用优选在约10kV至约50kV 范围内的束加速电势VACC，并且可使用在约200sccm至约3000sccm范围内的喷嘴气流。例如，用于蚀刻阻挡层材料而很少蚀刻铜或不蚀刻铜的优选方法使用的是氮气中10％NF2的源气体混合物，流速为 800sccm。在本发明的第四实施例中，优选的是，GCIB蚀刻步骤的效果不穿透通过GCIB铜覆盖注入步骤预先在铜表面上形成的覆盖层。因此，还优选将用于加速阻挡层材料蚀刻GCIB的电子束加速电位VACC选择为低于用于加速铜覆盖注入GCIB的电子束加速电位。
上述本发明的四个实施例中的每一个都包括需要使用GCIB处理的步骤，或者对于这些步骤而言，使用GCIB处理是可选的。在某些情况下，本发明的实施例的GCIB处理步骤可以可选地与常规(非 GCIB)处理步骤结合完成，以通过顺序地应用每个所需步骤来实现本发明。由于多种原因，最好在单个工具中同时执行多个顺序步骤。一个这样的原因是生产能力：被处理的半导体晶片在整个制造过程中移动得更快，因此必须将晶片从一个工具转移到另一个工具的次数越少。更高的吞吐量导致更低的成本。在单个晶片上执行多个步骤的另一个优势是更高质量的处理，从而带来更好的集成电路性能。例如，如果铜线被氧化，则线的电阻增加，并且线的可靠性降低。因此，优选在单个真空系统中原位执行清洁，覆盖和形成介电扩散阻挡膜，而不在步骤之间将晶片暴露于大气中。此外，通过在单个工具内执行多个步骤，而在步骤之间不暴露于大气(在减压气氛或真空下操作)，可以避免污染，从而减少了过程中额外清洁步骤的需要。
该第四实施例方法的独特优点来自执行铜覆盖步骤和从层间电介质的上表面去除扩散阻挡层的步骤的顺序。在如上所述的常规现有技术处理顺序中，以及在本发明的前两个实施例中，对于每个互连层，在对铜进行覆盖处理之前，从层间电介质的上表面去除阻挡层材料。在互连层中。在本发明的第三实施例中，对于每个互连层，同时在层间电介质的上表面上去除阻挡层材料，同时对互连层中的铜进行覆盖工艺。在所有常规的现有技术处理顺序中以及在本发明的前两个实施例中，铜覆盖工艺被限制为使用不会以不希望的方式与层间电介质上表面相互作用的覆盖工艺。为了屏蔽层间电介质上表面，不希望有的额外的掩蔽步骤使其暴露于铜覆盖工艺的影响。在本发明的第三实施例的情况下。铜盖工艺必须使用能够蚀刻阻挡层材料同时形成铜盖层的GCIB，此外，层间电介质层的上表面可能会由于以下原因而产生某些污染或不良影响：当势垒层材料已被完全蚀刻掉时，在蚀刻/覆盖工艺结束时，对层间介电层进行短暂的照射。在本发明的第四实施例的情况下，层间电介质的上表面上的阻挡层材料在整个覆铜过程中完全掩盖了层间电介质的上表面，并且具有完全的自由度。选择用于GCIB 铜覆盖的GCIB成分以优化铜覆盖性能，而不考虑对层间电介质可能产生的不良影响。
因此，在结合本发明的大批量制造中，优选使用如图5A所示的集束工具。图5A示出了集束工具 (气体团簇离子束产生工具)900A的示意图。输送室902包含工件输送装置904，优选为晶片输送机械手等，用于从一个位置到另一个位置输送工件。装卸锁906提供用于将工件移入或移出集束工具的大气-真空锁。加载/卸载锁906具有可操作以允许将工件移入或移出集束工具的闸板或阀908和910。加载/卸载锁906可以在真空(减压大气压)和大气压之间循环，以促进工件从大气压转移到集束工具的真空大气压中。工件可以单独地通过装载/卸载锁906传送，或者在包含多个工件的盒子或料盒中传送。尽管示出了单个加载/卸载锁，用于将工件放置到集束工具中以及从集束工具中移除工件，但是本领域技术人员将理解，也可采用分开的加载和卸载锁，因为这可能与各种标准工具设计一致。
集束工具900A具有多个处理腔室，每个处理室通过闸板或阀(分别为914、918、922、926和 930)与输送室902连通。每个处理腔室可被配置为用于不同(或相同)类型的工件处理的工具，并且群集工具可具有附接的五个或更多或更少的处理腔室。通常，输送腔室902和处理腔室均在真空条件下操作，以有利于在工件上执行多个处理而在处理步骤之间不暴露工件在大气中。图5B示出了群集工具900B，其装备有五个处理室，分别称为处理模块A，处理模块B，处理模块C，处理模块D和处理模块E(分别对应于处理室(912、916、920、924)这些处理模块(处理室)中的一个或多个可以配置为GCIB处理系统，而其他处理模块可以配置为其他处理系统，例如但不限于等离子。工件输送装置904使晶片在各个处理室(912、916、920、924和928)和输送室902以及装载/卸载锁906 之间移动。该工具配置有一个或多个等离子清洗系统模块，该等离子清洗系统模块可适于在执行GCIB 铜盖操作之前，使用常规技术清洗工件(晶片)在同一集群工具中。当配置有一个或多个PECVD沉积系统模块时，PECVD沉积系统模块可适于在已使用同一簇工具中执行的GCIB铜覆盖操作预先覆盖的覆盖铜上执行电介质膜的沉积。群集工具可以配置有多个GCIB处理室。这样的GCIB处理室可以适于执行GCIB铜覆盖工艺，GCIB表面清洁工艺和/或GCIB沉积工艺中的任何一个(例如，在包括GCIB 工艺的盖铜上沉积电介质膜，包括电介质扩散阻挡膜的沉积。
本发明不限于双镶嵌集成方案，并且同样适用于其他铜互连方案。此外，尽管已经根据包含各种化合物(例如，Si3N4，SiC，SiCN，BN，CuF2，TiO2，CuCO3，B，Ti，氮化硅，碳化硅(例如，氮化硅碳，氮化硼，氟化铜，二氧化钛，碳酸铜，硼，钛和硼硅酸盐玻璃)，本领域技术人员将理解，在实施本发明时形成的许多膜和层是分级的，即使是最纯净的形式，它们也不具有化学式或名称所隐含的精确化学计量，而是近似具有那些化学计量，并且可以另外包含氢和/或其他杂质，这对于此类类似使用的薄膜通常是如此。

Claims (7)

1.一种铜互连布线层上覆盖结构的方法，其特征在于，包括如下步骤：
步骤S1、将铜互连表面结构放置在减压室中；
在减压室内形成加速清洁气体团簇离子束，所述清洁气体团簇离子束，包括选自以下组中至少一种：Ar，N2，NH3或H2；所述加速的操作为以3kV至50kV的加速电势来加速清洁气体团簇离子束；
并将加速清洁气体团簇离子束引导到一个或多个铜互连表面和覆盖有阻挡层材料的介电层表面上；引导的所述加速清洁气体团簇离子束的辐射剂量为5×1013至5×1016气团离子；
步骤S2、在减压室内形成加速的加盖气体团簇离子束；
所述加盖气体团簇离子束选自以下组中的至少一种：Ar，Xe，CH4，SiH4，NH3，N2，CO2，GeH4，B2H2，B2H6，TiCl4或TDEAT；所述加速的操作为3kV至50kV范围内的加速电位来加速所产生的气体簇离子；
步骤S3、将加速覆盖气体团簇离子束引导至一个或多个铜互连表面和覆盖有阻挡层材料的介电层表面上，形成至少一个覆盖结构；
所述阻挡层材料具有第一厚度，所述引导还包括将注入层注入到介电材料的一个或多个表面中的至少一个表面中；所述注入层具有第二厚度，所述第二厚度小于所述第一厚度；蚀刻注入层和覆盖阻挡层材料；具体为：在减压室内形成加速蚀刻气体团簇离子束；将加速蚀刻气体团簇离子束引导到覆盖有阻挡层表面上；
引导的所述加速覆盖气体团簇离子束的辐射剂量为1×1014至1×1017个气体簇离子；
步骤S4、覆盖结构上形成至少一个绝缘层；具体为：在减压室内形成加速沉积气体团簇离子束，将加速沉积气体团簇离子束引导到一个或多个铜互连表面上；所述绝缘层的材料包括选自以下组中至少一种：碳化硅，氮化硅或者碳氮化硅。
2.根据权利要求1所述的铜互连布线层上覆盖结构的方法，其特征在于，所述介电层表包括层间电介质层。
3.根据权利要求1所述的一种铜互连布线层上覆盖结构的方法，其特征在于，至少一个绝缘层为电介质扩散阻挡膜。
4.一种在铜互连表面和介电层表面的结构形成覆盖结构的方法，其特征在于，包括如下步骤：
将铜互连表面结构放置在减压室中；在减压室内由稀有气体或稀有气体的混合物形成加速覆盖气体团簇离子束并将加速覆盖气体团簇离子束引导到一个或多个铜互连表面和一个或多个介电层表面，在一个或多个铜互连表面和一个或多个介电层表面形成至少一个覆盖结构，包括在暴露于加速覆盖气体团簇离子束的铜互连表面区域上的至少一个导电覆盖结构；稀有气体为Ar或Xe；所述稀有气体的混合物为Ar和Xe。
5.一种在一个或多个铜互连表面和一个或多个被势垒层材料覆盖的介电层区域的集成电路互连层上，形成铜覆盖结构的方法，其特征在于，包括如下步骤:
形成加速覆盖气体团簇离子束；在一个或多个铜互连表面上形成至少一个覆盖结构，以将加速覆盖气体团簇离子束引导到一个或多个铜互连表面中的至少一个上；
在所述一个或多个铜互连表面上形成所述至少一个覆盖结构之后，去除覆盖所述一个或多个电介质层区域中的至少一个的阻挡层材；所述去除的操作包括形成加速蚀刻气体团簇离子束；并将加速蚀刻气体团簇离子束引导到阻挡层材料上。
6.在一个或多个铜互连表面和被阻挡层材料覆盖的一个或多个介电层区域的集成电路互连层上，形成铜覆盖结构的方法，其特征在于，包括如下步骤:
利用第一束加速电势形成加速的加盖气体团簇离子束；
将加速覆盖气体团簇离子束引导到一个或多个铜互连表面中的至少一个上，以在一个或多个铜互连表面上形成至少一个覆盖结构，
使用小于第一光束加速电位的第二光束加速电位形成加速蚀刻气体团簇离子束；将加速蚀刻气体团簇离子束引导到至少一个覆盖结构上和阻挡层材料上以去除阻挡层材料。
7.在一个或多个铜互连表面和被阻挡层材料覆盖的一个或多个介电层区域的集成电路互连层上，形成铜覆盖结构的方法，其特征在于，包括如下步骤:
形成加速覆盖气体团簇离子束；
将加速覆盖气体团簇离子束引导到一个或多个铜互连表面中的至少一个上，在一个或多个铜互连表面上形成至少一个覆盖结构；
形成加速蚀刻气体团簇离子束；将加速蚀刻气体团簇离子束引导到至少一个覆盖结构上和阻挡层材料上，以去除覆盖一个或多个介电层区域中的至少一个的阻挡层材料，而不去除所有至少一个覆盖结构。
CN202010993623.9A 2020-09-21 2020-09-21 一种铜互连布线层上覆盖结构的方法 Withdrawn CN112151442A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010993623.9A CN112151442A (zh) 2020-09-21 2020-09-21 一种铜互连布线层上覆盖结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010993623.9A CN112151442A (zh) 2020-09-21 2020-09-21 一种铜互连布线层上覆盖结构的方法

Publications (1)

Publication Number Publication Date
CN112151442A true CN112151442A (zh) 2020-12-29

Family

ID=73893466

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010993623.9A Withdrawn CN112151442A (zh) 2020-09-21 2020-09-21 一种铜互连布线层上覆盖结构的方法

Country Status (1)

Country Link
CN (1) CN112151442A (zh)

Similar Documents

Publication Publication Date Title
KR101184529B1 (ko) 캡핑 구조의 형성 방법, 구리 인터커넥트, 레벨간 유전체층, 및 하드마스크층
US7799683B2 (en) Copper interconnect wiring and method and apparatus for forming thereof
US20070184656A1 (en) GCIB Cluster Tool Apparatus and Method of Operation
US7378350B2 (en) Formation of low resistance via contacts in interconnect structures
US8466063B2 (en) Integration of bottom-up metal film deposition
US7858510B1 (en) Interfacial layers for electromigration resistance improvement in damascene interconnects
KR101742825B1 (ko) 다마신 인터커넥트에서 전자이동 저항성 개선을 위한 계면층
US11404311B2 (en) Metallic interconnect structures with wrap around capping layers
KR20190077619A (ko) 상호접속을 위한 캡핑층들을 함유하는 금속 및 실리콘
US9911698B1 (en) Metal alloy capping layers for metallic interconnect structures
KR20070045986A (ko) 낮은 Ｋ 금속간 유전체 및 에칭 스톱과의 통합을 위한무전해 Ｃｏ 합금막 상에서의 산화를 환원시키고 접착력을강화시키는 방법
JP2010541247A (ja) 半導体デバイスにおける電気漏れ特性の改善及びエレクトロマイグレーションの抑制を行う方法
US7855143B2 (en) Interconnect capping layer and method of fabrication
CN101416291B (zh) 铜互连布线形成方法
CN112151442A (zh) 一种铜互连布线层上覆盖结构的方法
JP2009117673A (ja) 半導体装置およびその製造方法
JP2006147895A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20201229

WW01 Invention patent application withdrawn after publication