CN112134556B - 电压调节方法及相应装置 - Google Patents

Abstract

本发明揭露了一种电压调节方法及相应装置。电压调节方法包括通过第一机制和不同于该第一机制的第二机制来感测处理电路的输入电压；以及通过以下方式调节该输入电压：使用第一机制调节该输入电压的第一下降；以及使用第二机制调节该输入电压在第一下降之后的后续下降。本发明的电压调节方法及相应装置可以减轻电压下降。

Description

电压调节方法及相应装置

【技术领域】

本公开总体上涉及移动通信，并且更具体地，涉及双阈值时钟控制(dualthreshold clock control，简写为DTCC)。

【背景技术】

除非本文另外指出，否则本节中描述的方法不是后面列出的权利要求书的现有技术，并且不被包括在本节中而被承认为现有技术。

常规地，在诸如片上系统(SoC)的电子设备中使用功率管理集成电路(PMIC)进行功率管理。使用PMIC进行环回(loopback)的遥感响应时间通常为0.5微秒(μs)或更长。但是，在高频应用中，这种响应时间趋于过长，因此，PMIC将无法抑制高频应用中的电压下降(droop)。

【发明内容】

为解决以上问题，特提供以下技术方案。

根据本发明的第一方面，揭露了一种示范性的电压调节方法，包括：通过第一机制和不同于该第一机制的第二机制来感测处理电路的输入电压；以及通过以下方式调节该输入电压：使用该第一机制调节该输入电压的第一下降；以及使用该第二机制调节该输入电压在该第一下降之后的后续下降。

根据本发明的第二方面，揭露了一种示范性的电压调节装置，包括：双阈值时钟控制电路，包括第一机制和第二机制，该双阈值时钟控制电路能够：感测处理电路的输入电压；使用该第一机制调节该输入电压的第一下降；以及使用该第二机制调节该输入电压在该第一下降之后的后续下降。

在阅读了在各种图表和图形中所图示的优选实施例的下述详细说明书之后，本发明的这些和其他目的对本领域普通技术人员来说无疑将变得明显。

【附图说明】

图1示出了根据本公开的实施方式的双阈值时钟控制的示例场景。

图2说明根据本发明的实施方案的用于双阈值时钟控制的实例DTCC电路。

图3示出了根据本公开的实施方式的DTCC电路所利用的表。

图4示出了根据本公开的实施方式的示例装置。

图5示出了根据本公开的实施方式的示例过程。

【具体实施方式】

贯穿下述的说明书和权利要求书而使用了某些术语，其涉及特定的元件。如本领域技术人员将理解的那样，电子装备制造商可能透过不同的名称提及元件。本说明书并不打算在那些名称不同但不是在功能上不同的元件之间进行区分。在下述的说明书中并且在权利要求书中，术语"包含"和"包括"以开放的方式进行使用，并且因此应被解释成意味着“包括，但不限于……”。同样，术语"偶接"旨在意味着或者间接的或者直接的电连接。因此，如果一个装置偶接至另一装置，则此连接可透过直接的电连接，或者透过藉由其他装置和连接的间接的电连接。

本公开的目的是提供一种解决方案、方式、概念和/或技术，以防止或以其他方式减轻第一下降和后续的下降(例如，第二下降甚至第三下降)或直流(direct-current，简写为DC)下降。在根据本公开的提出的方案下，可以利用离散时间纹波相关校正(discrete-time ripple correlation correction，简写为DRCC)的组合来防止或以其他方式减轻第一下降，并且可以使用电源电压扫描(supply voltage scanning)来防止或以其他方式减轻后续的下降，以便同时受益于DRCC和电源电压扫描。

图1示出了根据本公开的实施方式的双阈值时钟控制的示例场景100。在方案100中，DRCC和电源电压扫描的组合被用于提供双阈值时钟控制，以防止或减轻所关注的电压的下降(例如，保护到处理电路的输入电压)。

DRCC的技术涉及相对于被感测/监视和调节的电压(例如，到处理电路的被保护的输入电压)的电压电平的高速采样和增量电压的跟踪。当感测到所监视的电压电平的下降时，DRCC发送时钟门控信号(clock gating signal)(在图1中标记为“DRCC时钟分频(clockdivide)”)以抖动(dither)所关注电压的时钟频率。即，DRCC时钟将进入处理电路的时钟频率分频以降低功耗。

参照图1，在方案100中，DRCC监视并跟踪(作为增量)比所关注的电压(例如，到处理电路的电源电压DVDD)低的增量电压，作为DRCC阈值(双阈值时钟控制的第一阈值电压)。当所关注的电压下降到第一下降区域中的DRCC阈值以下时，DRCC时钟将进入处理电路的时钟频率分频，以降低功耗，从而防止进一步的电压下降。也就是说，由于环路变换(looptransform)，电压回弹。假设DRCC阈值跟踪电源电压DVDD，则不会为DC下降区域中的后续下降触发DRCC。

DRCC以短的响应时间(例如，纳秒(ns))快速起作用，并且因此适合于感测和调节通常主要由di/dt，以及由芯片晶圆的电容以及芯片封装的电感引起的电压的第一下降(由于初始负载造成的电压谐振(voltage tanking))。当DRCC低通滤波所关注的电压(例如DVDD)以跟踪低通滤波电压时，DRCC的检测阈值可能约为低通滤波电压的3％。有利地，将不需要负载线补偿。但是，由于低通滤波，DRCC可能适用于在相对较高的频率范围内而不是在中或低频范围内感测和调节电压下降。这是因为中频或低频范围内的电压变化可能是DRCC的直流电压，因此DRCC无法检测到。

电源电压扫描的技术可以涉及用模拟数字转换器(ADC)对所感测到的电压进行数字化，并进行编码以进行后处理，以基于数字化的输入电压确定封装了处理电路的芯片内部的最小电压。因此，电源电压扫描的技术可以被视为晶圆上(on-die)监视电压比较器。当感测到所监视的电压电平中的后续下降(例如，由封装的片上电容器之间的电感之间的负载瞬变引起的纹波)时，电源电压扫描还可发送时钟门控信号(在图1中标记为“SESv6时钟分频”)以抖动所关注电压的时钟频率。也就是说，当所关注的电压下降到电源电压扫描阈值(其为双阈值时钟控制的第二阈值电压)以下时，电源电压扫描可能会使所关注电压的时钟频率抖动。即，电源电压扫描可以对进入处理电路的时钟频率进行时钟分频，以降低功耗。

参照图1，在场景100中，电源电压扫描监视所关注的电压(例如，到处理电路的电源电压DVDD)。当所关注的电压下降到DC下降区域中的电源电压扫描阈值(在图1中标记为“SESV6阈值”)以下时，电源电压扫描可以发送信号(在图1中标记为“SESV6时钟分频”)通过时钟分频进入处理电路的时钟频率以降低功耗，从而防止进一步的电压下降。这将使所得的电压(resultant voltage)保持高于第二阈值电压，并且不再下降。

电源电压扫描的响应时间(例如微秒(μs))可能比DRCC的响应时间长，因此可能适用于由印刷电路板(PCB)的电容确定的第二下降(甚至第三下降)，其中印刷电路板上安装有处理电路，并且具有PMIC受限的带宽响应。检测阈值或电源电压扫描阈值(其为双阈值时钟控制的第二阈值电压)可以是绝对电压电平(例如，为PMIC设置(PMIC setting)的7％至8％)，其可以基于带隙(bandgap)。有利地，电源电压感测可以补充DRCC，因为根据本公开的电源电压感测可以适合于感测和调节中低频范围内的电压下降。

在图1中，深色实线表示根据本公开的没有双阈值时钟控制保护的输入电压(例如，到处理电路的电源电压DVDD)。没有保护，输入电压将遭受第一下降(例如，由于di/dt)和一个或多个后续下降(例如，由于波纹)。利用根据本公开的双阈值时钟控制的保护，可以调节输入电压以防止或减轻下降。特别地，通过利用双阈值时钟控制来调节输入电压，可以得到由虚线表示的所得的电压。如图1所示，所得的电压的第一下降不会像没有保护时那样跌到DRCC阈值(或第一阈值电压)以下。此外，第二下降可以被减轻或以其他方式最小化，使得合成电压可以保持在SESV6阈值(或第二阈值电压)附近并高于SESV6阈值(或第二阈值电压)。

图2说明根据本发明的实施方案的用于双阈值时钟控制的实例DTCC电路200。DTCC电路200可以包括电源电压扫描电路210，集成时钟门控(integrated clock gating，简写为ICG)电路220和DRCC电路230。如上所述，DRCC电路230可以形成第一机制，并且执行相应的功能。如上所述，电源电压扫描电路210和ICG电路220可以一起形成第二机制，并执行相应的功能。

如图2中的(A)所示，DRCC电路230和电源电压扫描电路210可以耦合以从振荡器时钟电路(oscillator clock circuit，简写为OCC)接收时钟信号(在图2中标记为“Clk”)。此外，DRCC电路230和电源电压扫描电路210可以耦合(未示出)以感测处理电路的输入电压(例如电源电压DVDD)。处理电路可以是例如但不限于中央处理单元(CPU)、图形处理单元(GPU)或视觉处理单元(VPU)。值得注意的是，尽管图2中的DTCC电路200被描述为与处理电路分离并且耦合到处理电路，但是在各种实施方式中，DTCC电路200可以是处理电路的组成部分(例如，在晶圆上)并且被封装在单个芯片内。

在根据本公开的提出的方案下，DTCC电路200可能能够通过执行多个操作来进行双阈值时钟控制。例如，DTCC电路200可以感测处理电路的输入电压，并且DTCC电路200可以调节输入电压以防止或减轻电压下降。在一些实施方案中，DTCC电路200可使用第一机制(例如，DRCC电路230)来调节输入电压的第一下降。另外，DTCC电路200可以使用第二机制(例如，电源电压扫描电路210和ICG电路220)来调节输入电压在第一下降之后的后续下降。

在一些实施方式中，在调节输入电压的第一下降时，DTCC电路200可能能够在第一频率范围(例如，高频范围)中调节输入电压的第一下降。此外，在调节输入电压的后续下降时，DTCC电路200能够在低于第一频率范围的第二频率范围(例如，中低频范围)中调节输入电压的后续下降。

在一些实施方式中，DTCC电路200可能能够响应于输入电压的第一下降降至低于第一阈值电压(例如，图1中的DRCC阈值)，调节输入电压的第一下降。另外，在调节输入电压的后续下降时，DTCC电路200能够响应于输入电压的后续下降降至低于第一阈值电压的第二阈值电压(例如，图1中的SESV6阈值)以下而调节输入电压的后续下降。

在一些实施方式中，在调节输入电压的第一下降时，DRCC电路230可能能够执行许多操作。例如，DRCC电路230可以对输入电压进行低通滤波并跟踪经低通滤波的输入电压。此外，DRCC电路230可以响应于低通滤波后的输入电压下降到第一阈值电压以下来抖动输入电压的时钟频率。

在一些实施方式中，在调节输入电压的第二下降时，电源电压扫描电路210可以执行许多操作。例如，电源电压扫描电路210可以能够数字化输入电压。在输入电压下降到低于第二阈值电压(第二阈值电压低于第一阈值电压)的情况下，电源电压扫描电路210能够基于数字化的输入电压确定要施加到输入电压的时钟门控量(amount of clock gating)。而且，电源电压扫描电路210可以能够使用ICG电路220来抖动输入电压的时钟频率。

在一些实施方式中，在使用ICG电路220来抖动输入电压的时钟频率时，电源电压扫描电路210能够向ICG电路220提供使能信号(例如，下降时钟使能信号，图2中标记为“DrpClkEn”)。此外，ICG电路220可以将多个型样(pattern)之一应用于使能信号。在一些实施方式中，在应用各个型样时，ICG电路220可以能够在每个时钟周期从左到右依次应用二进制值串的各个型样。

图3示出了根据本公开的实施方式的DTCC电路200所利用的表300。在一些实施方式中，在施加多个型样中的一个时，ICG电路220可以能够应用多个型样中的对应型样，其中该对应型样与施加到输入电压的时钟频率的时钟门控量相对应。即，电源电压扫描电路210可以首先确定要由ICG电路220施加的时钟门控的数量，然后生成具有一系列与时钟门控的数量相对应的二进制值的型样的下降时钟使能信号。例如，当电源电压扫描电路210确定执行50％时钟门控时，在下降时钟使能信号中的下降使能型样可以是“01”(例如，通过对与“0”相对应的时钟周期进行时钟门控，并对与“1”相对应的时钟周期不进行时钟门控)。作为另一示例，当电源电压扫描电路210确定执行25％的时钟门控时，在下降时钟使能信号中的下降使能型样可以是“0111”(例如，通过对与“0”相对应的时钟周期进行时钟门控，并对与“1”相对应的时钟周期不进行时钟门控)。作为另一示例，当电源电压扫描电路210确定执行75％的时钟门控时，在下降时钟使能信号中的下降使能型样可以是“0001”(例如，通过对与“0”相对应的时钟周期进行时钟门控，并对与“1”相对应的时钟周期不进行时钟门控)。在每种情况下，ICG电路220可以在每个时钟周期从左到右依次施加二进制值串的各个型样。例如，对于50％的时钟门控，ICG电路220可以首先施加“0”(例如，时钟门控使能)，然后施加“1”(例如，时钟门控被禁止)。

返回图2的部分(B)，在一些实现中，第一机制(例如，DRCC电路230)的响应时间可以小于10纳秒(ns)。此外，在调节输入电压的第一下降时，当输入电压的下降频率大于100MHz时，第一机制可以能够调节输入电压的第一下降。

同样如图2的部分(B)所示，在一些实现中，第二机制(例如，电源电压扫描电路210和ICG电路230)的响应时间可以在10ns与500ns之间。此外，在调节输入电压的第二下降时，第二机制可以能够在输入电压的下降频率在2MHz至100MHz之间时调节输入电压的第二下降。相比之下，使用PMIC进行遥感的响应时间可能为5μs，而对PMIC有效的下降频率约为2MHz。

图4示出了根据本公开的实施方式的示例装置400。装置400可以是例如但不限于封装芯片或芯片组形式的SoC设备。备选地，装置400可以是其中可以实现根据本公开的双阈值时钟控制的不同类型的电子装置。

在图4所示的示例中，装置400可以包括多CPU系统，该多CPU系统具有由表示的一个或多个CPU，其中n是大于或等于1的正整数。/> 中的每个可以配备有DTCC电路200以提供双阈值时钟控制，以防止或减轻电压下降。另外地或可替代地，装置400可以包括GPU和/或VPU。GPU和VPU中的每一个可以配备有DTCC电路200以提供双阈值时钟控制，以防止或减轻电压下降。另外地或替代地，装置400可以包括DTCC电路200，该DTCC电路200提供双阈值时钟控制，以防止或减轻装置400的一个或多个其他电路(未示出)中的电压下降。上面关于/>描述的双阈值时钟控制的功能和特征适用于装置400中的DTCC电路200。相应地，为了简洁起见，未提供装置400中的DTCC电路200的详细描述，以避免冗余。

图5示出了根据本公开的实施方式的示例过程500。过程500可以是根据本公开的关于双阈值时钟控制的各种过程、场景、方案、解决方式、概念和技术或其组合的部分或全部的示例实现。过程500可以表示DTCC电路200和/或装置400的特征的实现的一个方面。过程500可以包括一个或多个操作、动作或功能，如框510和520以及子框522和524中的一个或多个所示。尽管被示为离散的块，但是根据期望的实现，过程500的各个块可以被划分为附加的块、被组合为更少的块或被消除。此外，过程500的框可以按照图5所示的顺序或以其他顺序执行。此外，过程500的一个或多个框可以重复一次或多次。过程500可以由DTCC电路200和/或装置400实现。仅出于说明性目的而非限制，下面在DTCC电路200的上下文中描述过程500。过程500可以在框510处开始。

在510处，过程500可以包括DTCC电路200利用第一机制(例如，DRCC电路230)和与第一机制不同的第二机制(例如，电源电压扫描电路210)来感测处理电路的输入电压。过程500可以从510进行到520。

在520处，过程500可以涉及由子块522和524表示的DTCC电路200调节输入电压。

在522处，过程500可以涉及DRCC电路230调节输入电压的第一下降。过程500可以从522进行到524。

在524处，过程500可涉及电源电压扫描电路210使用第二机制调节在第一下降之后的输入电压的后续下降。

在一些实施方案中，在调节输入电压的第一下降时，过程500可涉及DRCC电路230在第一频率范围(例如，>100MHz)中调节输入电压的第一下降。另外，在调节输入电压的后续下降时，过程500可以包括电源电压扫描电路210在低于第一频率范围的第二频率范围(例如)中调节输入电压的后续下降。

在一些实施方案中，在调节输入电压的第一下降时，过程500可涉及DRCC电路230响应于输入电压的第一下降降至第一阈值电压以下而调节输入电压的第一下降。此外，在调节输入电压的后续下降时，过程500可以包括电源电压扫描电路210响应于输入电压的后续下降下降到低于第二阈值电压(其低于第一阈值电压)而调节输入电压的后续下降。

在一些实施方式中，在调节输入电压的第一下降时，过程500可以涉及DRCC电路230执行许多操作。例如，过程500可以涉及DRCC电路230对输入电压进行低通滤波。另外，过程500可以涉及DRCC电路230跟踪低通滤波后的输入电压。此外，过程500可以包括DRCC电路230响应于低通滤波后的输入电压下降到第一阈值电压以下而使输入电压的时钟频率抖动。例如，DRCC电路230可以根据表300对时钟频率进行分频。

在一些实施方式中，在调节输入电压的第二下降时，过程500可以涉及电源电压扫描电路210执行许多操作。例如，过程500可以涉及电源电压扫描电路210将输入电压数字化。在输入电压降到低于第一阈值电压的第二阈值电压以下的情况下，过程500可以包括电源电压扫描电路210基于数字化的输入电压确定要施加到输入电压的时钟门控量。此外，过程500可能涉及电源电压扫描电路210使用ICG电路220来抖动输入电压的时钟频率。

在一些实施方案中，在使用ICG电路220来抖动输入电压的时钟频率时，过程500可涉及电源电压扫描电路210向ICG电路220提供使能信号。另外，过程500可涉及ICG电路220施加多个型样(例如，表300中的下降使能型样)中的一个型样到使能信号。在一些实施方式中，在施加多个型样中的一个时，过程500可以涉及ICG电路220应用多个型样中的对应型样，其中该对应型样与施加到输入电压的时钟频率的时钟门控量相对应。在一些实施方式中，在应用各个型样时，过程500可以涉及ICG电路220在每个时钟周期从左到右依次应用二进制值串的各个型样。

在一些实现中，第一机制(例如，DRCC电路230)的响应时间可以小于10ns。在一些实施方式中，在使用第一机制调节输入电压的第一下降时，过程500可以包括DRCC电路230在输入电压的下降频率大于100MHz时调节输入电压的第一下降。

在一些实施方式中，第二机制(例如，电源电压扫描电路210)的响应时间可以在10ns与500ns之间。在一些实施方式中，在使用第二机制来调节输入电压的第二下降时，过程500可以包括当输入电压的下降频率在2MHz与100MHz之间时，电源电压扫描电路210调节输入电压的第二下降。

在一些实施方式中，处理电路包括CPU、GPU或VPU。

文中描述的主题有时示出了包含在其它不同部件内的或与其它不同部件连接的不同部件。应当理解：这样描绘的架构仅仅是示例性的，并且，实际上可以实施实现相同功能的许多其它架构。在概念意义上，实现相同功能的部件的任何布置是有效地“相关联的”，以使得实现期望的功能。因此，文中被组合以获得特定功能的任意两个部件可以被视为彼此“相关联的”，以实现期望的功能，而不管架构或中间部件如何。类似地，这样相关联的任意两个部件还可以被视为彼此“可操作地连接的”或“可操作地耦接的”，以实现期望的功能，并且，能够这样相关联的任意两个部件还可以被视为彼此“操作上可耦接的”，以实现期望的功能。“操作上可耦接的”的具体示例包含但不限于：实体地可联结和/或实体地相互、作用的部件、和/或无线地可相互作用和/或无线地相互作用的部件、和/或逻辑地相互作用的和/或逻辑地可相互作用的部件。

此外，关于文中基本上任何复数和/或单数术语的使用，只要对于上下文和/或应用是合适的，本领域技术人员可以将复数变换成单数，和/或将单数变换成复数。

本领域技术人员将会理解，通常，文中所使用的术语，特别是在所附权利要求书(例如，所附权利要求书中的主体)中所使用的术语通常意在作为“开放性”术语(例如，术语“包含”应当被解释为“包含但不限干”，术语“具有”应当被解释为“至少具有”，术语“包含”应当被解释为“包含但不限干”等)。本领域技术人员还将理解，如果意在所介绍的权利要求中陈述对象的具体数目，则这样的意图将会明确地陈述在权利要求书中，在缺乏这样的陈述的情况下，不存在这样的意图。例如，为了帮助理解，所附权利要求书可以包含使用介绍性短语“至少一个”和“一个或更多个”来介绍权利要求中的陈述对象。然而，这样的短语的使用不应当被解释为：用不定冠词“一个(a或an)”的权利要求书陈述对象的介绍将包含这样介绍的权利要求书陈述对象的任何权利要求书限制为只包含一个这样的陈述对象的发明，即使在同一权利要求书包含介绍性短语“一个或更多个”或“至少一个”以及诸如“一个(a)”或“一个(an)”之类的不定冠词的情况下(例如，“一个(a)”和/或“一个(an)”应当通常被解释为意味着“至少一个”或“一个或更多个”)也如此；上述对以定冠词来介绍权利要求书陈述对象的情况同样适用。另外，即使明确地陈述了介绍的权利要求中的陈述对象的具体数目，但本领域技术人员也会认识到：这样的陈述通常应当被解释为意味着至少所陈述的数目(例如，仅有“两个陈述对象”而没有其他修饰语的陈述通常意味着至少两个陈述对象，或两个或更多个陈述对象)。此外，在使用类似于“A、B和C中的至少一个等”的惯用语的情况下，通常这样的结构意在本领域技术人员所理解的该惯用语的含义(例如，“具有A、B和C中的至少一个的系统”将包含但不限于具有单独的A、单独的B、单独的C、A和B—起、A和C一起、B和C一起和/或A、B和C一起的系统等)。在使用类似于“A、B或C中的至少一个等”的惯用语的情况下，通常这样的结构意在本领域技术人员所理解的该惯用语的含义(例如，“具有A、B或C中的至少一个的系统”将包含但不限于具有单独的A、单独的B、单独的C、A和B—起、A和C一起、B和C一起和/或A、B和C一起的系统等)。本领域技术人员将进一歩理解，不管在说明书、权利要求书中还是在附图中，表示两个或更多个可替换的术语的几乎任意析取词和/或短语应当理解成考虑包含术语中的一个、术语中的任一个或所有两个术语的可能性。例如，短语“A或B”应当被理解成包含“A”、“B”、或“A和B”的可能性。

尽管已经在文中使用不同的方法、设备以及系统来描述和示出了一些示例性的技术，但是本领域技术人员应当理解的是：可以在不脱离所要求保护的主题的情况下进行各种其它修改以及进行等同物替换。此外，在不脱离文中描述的中心构思的情况下，可以进行许多修改以使特定的情况适应于所要求保护的主题的教导。因此，意在所要求保护的主题不限制于所公开的特定示例，而且这样的要求保护的主题还可以包含落在所附权利要求书的范围内的所有实施及它们的等同物。

Claims (18)

1.一种电压调节方法，包括：

通过第一机制和不同于该第一机制的第二机制来感测处理电路的输入电压；以及

通过以下方式调节该输入电压：

使用该第一机制调节该输入电压的第一下降；以及

使用该第二机制调节该输入电压在该第一下降之后的后续下降，

其中，调节该输入电压的该第一下降包括在第一频率范围内调节该输入电压的该第一下降，并且其中，调节该输入电压的该后续下降包括在低于该第一频率范围的第二频率范围内调节该输入电压的该后续下降。

2.根据权利要求1所述的电压调节方法，其特征在于，调节该输入电压的该第一下降包括响应于该输入电压的该第一下降降至低于第一阈值电压来调节该输入电压的该第一下降，并且其中，调节该输入电压的该后续下降包括响应于该输入电压的该后续下降降至低于第二阈值电压而调节该输入电压的该后续下降，其中该第二阈值电压低于该第一阈值电压。

3.根据权利要求1所述的电压调节方法，其特征在于，使用该第一机制来调节该输入电压的该第一下降包括：

低通滤波该输入电压；

跟踪低通滤波后的输入电压；

响应于该低通滤波后的输入电压下降到第一阈值电压以下，抖动该输入电压的时钟频率。

4.根据权利要求3所述的电压调节方法，其特征在于，使用该第二机制来调节该输入电压的第二下降包括：

数字化该输入电压；

基于数字化的输入电压，确定响应于该输入电压下降到低于该第一阈值电压的第二阈值电压以下而施加到该输入电压的时钟门控量；以及

使用集成时钟门控电路来抖动该输入电压的该时钟频率。

5.根据权利要求4所述的电压调节方法，其特征在于，使用该集成时钟门控电路对该输入电压的该时钟频率进行抖动包括：

向该集成时钟门控电路提供使能信号；以及

由该集成时钟门控电路将多个型样之一应用于该使能信号，

其中，应用该多个型样之一包括：应用该多个型样中的相应型样，其中该相应型样与应用到该输入电压的该时钟频率的时钟门控量相对应。

6.根据权利要求5所述的电压调节方法，其特征在于，应用该相应型样包括在每个时钟周期从左到右依次应用二进制值串的该相应型样。

7.根据权利要求1所述的电压调节方法，其特征在于，该第一机制的响应时间小于10纳秒，并且其中，使用该第一机制来调节该输入电压的该第一下降包括：当该输入电压的下降频率大于100MHz时，调节该输入电压的该第一下降。

8.根据权利要求1所述的电压调节方法，其特征在于，该第二机制的响应时间在10纳秒至500纳秒之间，并且其中，使用该第二机制对该输入电压的第二下降进行调节包括：当该输入电压的下降频率在2MHz至100MHz之间时，调节该输入电压的该第二下降。

9.根据权利要求1所述的电压调节方法，其特征在于，该处理电路包括中央处理单元、图形处理单元或视觉处理单元。

10.一种电压调节装置，包括：

双阈值时钟控制电路，包括第一机制和第二机制，该双阈值时钟控制电路能够：

感测处理电路的输入电压；

使用该第一机制调节该输入电压的第一下降；以及

使用该第二机制调节该输入电压在该第一下降之后的后续下降，

其中，在调节该输入电压的该第一下降时，该双阈值时钟控制电路能够在第一频率范围内调节该输入电压的该第一下降，并且其中，在调节该输入电压的该后续下降时，该双阈值时钟控制电路能够在低于该第一频率范围的第二频率范围内调节该输入电压的该后续下降。

11.根据权利要求10所述的电压调节装置，其特征在于，在调节该输入电压的该第一下降时，该双阈值时钟控制电路能够响应于该输入电压的该第一下降降至低于第一阈值电压来调节该输入电压的该第一下降，其中，在调节该输入电压的该后续下降时，该双阈值时钟控制电路能够响应于该输入电压的该后续下降降至低于第二阈值电压而调节该输入电压的该后续下降，其中该第二阈值电压低于该第一阈值电压。

12.根据权利要求10所述的电压调节装置，其特征在于，在调节该输入电压的该第一下降时，该第一机制能够：

低通滤波该输入电压；

跟踪低通滤波后的输入电压；

响应于该低通滤波后的输入电压下降到第一阈值电压以下，抖动该输入电压的时钟频率。

13.根据权利要求12所述的电压调节装置，其特征在于，在调节该输入电压的该后续下降时，该第二机制能够：

数字化该输入电压；

基于数字化的输入电压，确定响应于该输入电压下降到低于该第一阈值电压的第二阈值电压以下而施加到该输入电压的时钟门控量；以及

使用集成时钟门控电路来抖动该输入电压的该时钟频率。

14.根据权利要求13所述的电压调节装置，其特征在于，在使用该集成时钟门控电路抖动该输入电压的该时钟频率时，该第二机制能够：

向该集成时钟门控电路提供使能信号；以及

由该集成时钟门控电路将多个型样之一应用于该使能信号，

其中，应用该多个型样之一包括：该集成时钟门控电路能够应用该多个型样中的相应型样，其中该相应型样与应用到该输入电压的该时钟频率的时钟门控量相对应。

15.根据权利要求14所述的电压调节装置，其特征在于，在应用该相应型样时，该集成时钟门控电路能够在每个时钟周期从左到右依次应用二进制值串的该相应型样。

16.根据权利要求10所述的电压调节装置，其特征在于，该第一机制的响应时间小于10纳秒，并且其中，在调节该输入电压的该第一下降时，该第一机制能够在当该输入电压的下降频率大于100MHz时，调节该输入电压的该第一下降。

17.根据权利要求10所述的电压调节装置，该第二机制的响应时间在10纳秒至500纳秒之间，并且其中，在调节该输入电压的第二下降时，该第二机制能够在当该输入电压的下降频率在2MHz至100MHz之间时，调节该输入电压的该第二下降。

18.根据权利要求10所述的电压调节装置，还包括：

该处理电路，

其中，该处理电路包括中央处理单元、图形处理单元或视觉处理单元。