CN112119618B - 用于发射器的信号处理装置和用于这种装置的方法 - Google Patents
用于发射器的信号处理装置和用于这种装置的方法 Download PDFInfo
- Publication number
- CN112119618B CN112119618B CN201880093412.0A CN201880093412A CN112119618B CN 112119618 B CN112119618 B CN 112119618B CN 201880093412 A CN201880093412 A CN 201880093412A CN 112119618 B CN112119618 B CN 112119618B
- Authority
- CN
- China
- Prior art keywords
- signal
- phase
- harmonic filter
- digital signals
- quadrature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims abstract description 99
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000006243 chemical reaction Methods 0.000 claims abstract description 121
- 101150049521 NDA1 gene Proteins 0.000 claims abstract description 10
- 101150082193 NDB1 gene Proteins 0.000 claims abstract description 10
- 101100290413 Schizosaccharomyces pombe (strain 972 / ATCC 24843) mcm2 gene Proteins 0.000 claims abstract description 10
- 101150008465 pdb1 gene Proteins 0.000 claims abstract description 10
- 101100243945 Fusarium vanettenii PDAT9 gene Proteins 0.000 claims abstract description 8
- 208000012204 PDA1 Diseases 0.000 claims abstract description 8
- 101150102492 pda1 gene Proteins 0.000 claims abstract description 8
- 238000001914 filtration Methods 0.000 claims description 30
- 238000013507 mapping Methods 0.000 claims description 3
- 238000005070 sampling Methods 0.000 description 10
- 238000004590 computer program Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000007493 shaping process Methods 0.000 description 5
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 1
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0483—Transmitters with multiple parallel paths
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0408—Circuits with power amplifiers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明涉及用于发射器(200、201)的信号处理装置(100、101、103)。所述信号处理装置(100)包括：第一上变频混频模块(110)，所述第一上变频混频模块(110)用于上变频混频解调后的同相信号(IDM)和解调后的正交信号(QDM)，并输出第一上变频混频后的正相信号(IQPA)和第二上变频混频后的正相信号(IQPB)；第二上变频混频模块(112)，所述第二上变频混频模块(112)用于上变频混频所述解调后的同相信号(IDM)和所述解调后的正交信号(QDM)，并输出第一上变频混频后的负相信号(IQNA)和第二上变频混频后的负相信号(IQNB)；第一谐波滤波器(114)，所述第一谐波滤波器(114)用于接收所述第一上变频混频后的正相信号(IQPA)和所述第二上变频混频后的正相信号(IQPB)，并输出第一组数字信号(IQPDA1、IQPDA2……IQPDAn)和第二组数字信号(IQPDB1、IQPDB2……IQPDBn)；第二谐波滤波器(116)，所述第二谐波滤波器(116)用于接收所述第一上变频混频后的负相信号(IQNA)和所述第二上变频混频后的负相信号(IQNB)，并输出第三组数字信号(IQNDA1、IQNDA2……IQNDAn)和第四组数字信号(IQNDB1、IQNDB2……IQNDBn)。本发明还涉及用于信号处理装置(100、101、103)的发射器(200、201)和方法(300)。本发明实施例提供了一种用于发射器的改进的DTX/DPA架构。在传统的DTX/DPA架构中，上变频混频模块放置在谐波滤波器之后，以从所述谐波滤波器接收信号。通过将上变频混频模块放置在谐波滤波器之前，上变频混频模块比传统的DTX/DPA架构使用更低的频率，从而可以降低功耗。
Description
技术领域
本发明的各方面涉及用于发射器的信号处理装置。更具体地，本发明的各方面涉及用于执行数字滤波的一部分的信号处理装置。本发明的各方面还涉及包括信号处理装置的发射器以及用于信号处理装置的方法。
背景技术
近年来，数字发射器(digital transmitter，DTX)和数字功率放大器(digitalpower amplifier，DPA)在互补金属氧化物半导体(complementary metal oxidesemiconductor，CMOS)技术的支持下得到了广泛的发展。由于CMOS工艺的扩展，数字元件现在可以切换到甚至高于无线电频率的高频，同时仍然保持低的工作功率。
发明内容
本发明实施例的目的是提供一种解决方案，用来减少或解决传统方案的缺点和问题。
本发明实施例的另一目的是为发射器提供改进的DTX/DPA架构。
根据本发明的第一方面，通过为发射器提供信号处理装置来实现上述和其它目的，其中，所述信号处理装置包括：
同相解调器，所述同相解调器用于接收调制后的同相信号，对所述调制后的同相信号进行解调，并输出解调后的同相信号；
正交解调器，所述正交解调器用于接收调制后的正交信号，对所述调制后的正交信号进行解调，并输出解调后的正交信号；
第一上变频混频模块，所述第一上变频混频模块用于接收所述解调后的同相信号和所述解调后的正交信号，上变频混频所述解调后的同相信号和所述解调后的正交信号，并输出第一上变频混频后的正相信号和第二上变频混频后的正相信号；
第二上变频混频模块，所述第二上变频混频模块用于接收所述解调后的同相信号和所述解调后的正交信号，上变频混频所述解调后的同相信号和所述解调正交信号，并输出第一上变频混频后的负相信号和第二上变频混频后的负相信号；
第一谐波滤波器，所述第一谐波滤波器用于接收所述第一上变频混频后的正相信号和所述第二上变频混频后的正相信号，对所述第一上变频混频后的正相信号和所述第二上变频混频后的正相信号进行部分数字滤波，并输出第一组数字信号和第二组数字信号；
第二谐波滤波器，所述第二谐波滤波器用于接收所述第一上变频混频后的负相信号和所述第二上变频混频后的负相信号，对所述第一上变频混频后的负相信号和所述第二上变频混频后的负相信号进行部分数字滤波，并输出第三组数字信号和第四组数字信号。
通过第一方面提供的所述信号处理装置，提供了一种用于发射器的改进的DTX/DPA架构。在传统的DTX/DPA架构中，上变频混频模块放置在谐波滤波器之后，以从所述谐波滤波器接收信号。通过将上变频混频模块放置在谐波滤波器之前，上变频混频模块可以比传统的DTX/DPA架构使用更低的频率，从而可以降低功耗。进一步，可以减少上变频混频模块和跟随串行器中的数字构建块的数量，相对于传统的DTX/DPA架构，这降低了功耗，并且还节省了芯片上更多的设计面积。还可以降低所述跟随串行器的结构的复杂性(例如，不需要串行器中的信道组合和交叉)，并因此减少了人工工作量，有利于DTX/DPA架构中的数字编程部分。因此，使用第一方面提供的所述信号处理装置改进了DTX/DPA发射器的性能。通过第一方面提供的所述信号处理装置，可以简化解调器中的解调以及上变频混频模块中的上变频混频过程。进一步，由于所述第一上变频混频模块和所述第二上变频混频模块移至所述谐波滤波器之前，因此，相对于传统技术，通过所述谐波滤波器的数字滤波的阶数，可以进一步减少所述上变频混频模块的输入信号组的数量，并且进一步将功耗降低N倍，其中，N为数字滤波器阶数。每个谐波滤波器用于执行至少部分数字滤波，并且不必用于对信号执行完整的数字滤波。进一步的滤波步骤由或可以由所述谐波滤波器之后的模块/块执行，例如，如下文详细描述中所描述的那样。
在第一方面提供的所述信号处理装置的一种可能的实现方式中，所述同相解调器和所述正交解调器用于以某一调制频率工作，其中所述第一上变频混频模块和所述第二上变频混频模块用于使用所述调制频率，所述第一谐波滤波器和所述第二谐波滤波器用于以超过所述调制频率的载波频率工作。所述第一上变频混频模块和所述第二上变频混频模块用于使用某一频率，可以是指它们用于以前面的模块的频率接收信号。通过这种实现方式，与传统技术相比，所述第一上变频混频模块和第二上变频混频模块的功耗可以降低大约50％。
在第一方面提供的所述信号处理装置的另一种可能的实现方式中，所述第一谐波滤波器和所述第二谐波滤波器用于以所述调制频率的至少两倍的载波频率工作。通过这种实现方式，相对于传统技术，可以进一步降低所述第一上变频混频模块和所述第二上变频混频模块的功耗。
在第一方面提供的所述信号处理装置的另一种可能的实现方式中，所述信号处理装置包括串行器，所述串行器用于：从所述第一谐波滤波器接收所述第一组数字信号和所述第二组数字信号，以及从所述第二谐波滤波器接收所述第三组数字信号和所述第四组数字信号；串行化所述第一组数字信号、所述第二组数字信号、所述第三组数字信号和所述第四组数字信号为串行化的数字信号，并输出所述串行化的数字信号。通过这种实现方式和整体发明构思，所述串行器可以直接连接到所述谐波滤波器。进一步，通过这种实现方式，全开关高效功率放大器可以直接连接到所述串行器。
在第一方面提供的所述信号处理装置的又一种可能的实现方式中，所述串行器用于以超过所述载波频率的本振频率操作。通过这种实现方式，可以将数据速率与前面的信号处理块或模块匹配，并提供高效的信号处理。
在第一方面提供的所述信号处理装置的又一种可能的实现方式中，所述串行器用于以所述载波频率的至少两倍的本振频率操作。
在第一方面提供的所述信号处理装置的一种可能的实现方式中，所述串行器用于以等于所述载波频率的本振频率操作。通过这种实现方式，可以使用与所述谐波滤波器和所述串行器相同的时钟信号。
在第一方面提供的所述信号处理装置的另一种可能的实现方式中，所述信号处理装置包括多个功率放大器，其中，所述多个功率放大器中的每个功率放大器用于接收所述串行化的数字信号中的串行化的数字信号，对所述接收的串行化的数字信号进行功率放大并输出功率放大的数字信号。通过这种实现方式，每个信号路径可以具有不同的功率放大级别，多个功率放大器可以实现部分数字滤波。
在第一方面提供的所述信号处理装置的另一种可能的实现方式中，所述信号处理装置包括：
同相调制器，所述同相调制器用于接收同相信号，对所述同相信号进行调制，并输出所述调制后的同相信号；
正交调制器，所述正交调制器用于接收正交信号，对所述正交信号进行调制，并输出所述调制后的正交信号。
在第一方面所述的信号处理装置的又一种可能的实现方式中，所述同相调制器和所述正交调制器中的每一个用于执行脉冲编码调制。
在第一方面提供的所述信号处理装置的又一种可能的实现方式中，所述同相调制器和所述正交调制器中的每一个用于执行脉冲宽度调制。
与用于执行sigma-delta调制的调制器相比，在所述同相调制器和所述正交调制器中使用脉冲编码调制或脉冲宽度调制简化了电路设计并提高了可能的处理速度。此外，与用于执行sigma-delta调制的调制器相比，在所述同相调制器和所述正交调制器中使用脉冲编码调制或脉冲宽度调制提高了噪声整形性能。
在第一方面提供的所述信号处理装置的一种可能的实现方式中，所述同相调制器和所述正交调制器中的每一个用于以所述调制频率工作。
在第一方面提供的所述信号处理装置的另一种可能的实现方式中，所述同相解调器和所述正交解调器中的每一个用于执行脉冲代码解调。
在第一方面提供的所述信号处理装置的另一种可能的实现方式中，所述同相解调器和所述正交解调器中的每一个用于执行脉冲宽度解调。
在所述同相解调器和所述正交解调器中使用脉冲编码调制或脉冲宽度调制简化了电路设计，并提高了可能的处理速度。此外，在所述同相解调器和所述正交解调器中使用脉冲编码调制或脉冲宽度调制提高了噪声整形性能。
在第一方面提供的所述信号处理装置的又一种可能的实现方式中，所述同相解调器和所述正交解调器中的每一个用于基于查找表映射，将脉冲编码调制码或脉冲宽度调制码线性映射为不同脉冲宽度解调脉冲宽度形式。通过这种实现方式，提供了高效的信号处理。
在第一方面提供的所述信号处理装置的又一种可能的实现方式中，所述第一谐波滤波器和所述第二谐波滤波器中的每个谐波滤波器包括：至少一个谐波滤波器块，其具有两个输入端，所述两个输入端用于从相应的上变频混频模块接收信号，其中，每个谐波滤波器块包括多个第一相位数据移位器和多个第二相位数据移位器，其中，复用器布置在所述多个第一相位数据移位器中的第一相位数据移位器与所述多个第一相位数据移位器中的前面的第一相位数据移位器之间，其中，复用器布置在所述多个第二相位数据移位器中的第二相位数据移位器与所述多个第二相位数据移位器中的前面的第二相位数据移位器之间，不布置在所述多个第一相位数据移位器的第一个第一相位数据移位器和所述多个第二相位数据移位器中的第一个第二相位数据移位器之前，其中，所述复用器用于仅向所述多个第一相位数据移位器中的第一相位数据移位器和所述多个第二相位数据移位器中的第二相位数据移位器中的一个输出信号。通过这种实现方式，提供了高效的数字滤波或部分高效数字滤波。
在第一方面提供的所述信号处理装置的一种可能的实现方式中，多路复用器布置在所述谐波滤波器块的所述两个输入端的第一输入端与所述第一相位数据移位器中的每一个之间，并且多路复用器布置在所述谐波滤波器块的所述两个输入端的第二输入端与所述第二相位数据移位器中的每一个之间，不布置在所述第一个第一相位数据移位器和所述第一个第二相位数据移位器之前。
在第一方面提供的所述信号处理装置的另一种可能的实现方式中，所述第一谐波滤波器的每个第一相位数据移位器用于输出所述第一组数字信号中的数字信号，第一谐波滤波器中的每个第二相位数据移位器用于输出所述第二组数字信号中的数字信号，所述第二谐波滤波器的每个第一相位数据移位器用于输出所述第三组数字信号中的数字信号，所述第二谐波滤波器的每个第二相位数据移位器用于输出第四组数字信号中的数字信号。
根据本发明的第二方面，通过提供包括第一方面提供的所述信号处理装置的发射器来实现上述和其它目的。
根据本发明的第三方面，通过提供用于信号处理装置的方法来实现上述和其它目的，所述方法包括：
接收调制后的同相信号，并对所述调制后的同相信号进行解调；
接收调制后的正交信号，并对所述调制后的正交信号进行解调；
上变频混频所述解调后的同相信号和所述解调后的正交信号，并输出第一上变频混频后的正相信号和第二上变频混频后的正相信号；
上变频混频所述解调后的同相信号和所述解调后的正交信号，并输出第一上变频混频后的负相信号和第二上变频混频后的负相信号；
对所述第一上变频混频后的正相信号和所述第二上变频混频后的正相信号进行部分数字滤波，并输出第一组数字信号和第二组数字信号；
对所述第一上变频混频后的负相信号和所述第二上变频混频后的负相信号进行部分数字滤波，并输出第三组数字信号和第四组数字信号。
第三方面提供所述的方法可以扩展为与第一方面提供的所述信号处理装置的实现方式对应的实现方式。因此，所述方法的一种实现方式包括所述信号处理装置的对应实现方式的特征。
第三方面提供的所述方法的优点与第一方面提供的所述信号处理装置的对应实现方式的优点相同。
本发明还涉及计算机程序，其特征在于，当程序代码由至少一个处理器运行时，所述程序代码使得所述至少一个处理器执行根据本发明的实施例的任何方法。进一步，本发明还涉及一种计算机程序产品，其包括计算机可读介质和所述计算机程序，其中，所述计算机程序包括在所述计算机可读介质中，并且包括以下组中的一个或多个：ROM(只读存储器)、PROM(可编程ROM)、EPROM(可擦除PROM)、闪存、EEPROM(电EPROM)和硬盘驱动器。
上述特征和实现方式可以分别以各种可能的方式组合在一起，从而实现其它有利的实现方式。
本发明的实施例的其它应用和优点将从以下详细描述中显而易见。
附图说明
附图旨在阐明和阐释本发明的各项实施例。
图1示意性地示出了本发明的一个实施例提供的用于发射器的信号处理装置。
图2示意性地示出了本发明的一个实施例提供的用于发射器的信号处理装置。
图3示意性地示出了本发明的一个实施例提供的包括信号处理装置的发射器。
图4为第一谐波滤波器或第二谐波滤波器的谐波滤波器块的实施例的示意图。
图5为本发明的实施例提供的信号处理装置及发射器的示意图。
图6示意性地示出了本发明的实施例提供的无线通信系统中的发射器设备。
图7示意性地示出了本发明提供的方法的各方面的流程图。
具体实施方式
上述关于CMOS技术的发展趋势为发明人以纯数字方式实现DTX/DPA提供了动力。在根据传统技术中的DTX/DPA架构中，要求尽可能使用数字信号处理，移除了数模转换器(digital-to-analog converter，DAC)。数字上采样模块取代所述DAC，以稍后在所述DTX/DPA中将数据流比特率与数字载波信号对齐。出于同样的原因，还移除了模拟信道带宽滤波器。为了补偿数字化的信号量化噪声问题，可以使用噪声整形算法/模块来增强信噪比性能，在此阶段出现了不同的DPA调制算法和不同类型的DPA。例如，一些可以使用模数(ADC)采样算法，而另一些可以使用sigma-delta调制(sigma-delta modulation，SDM)算法或脉冲宽度调制(pulse width modulation，PWM)算法，因此，这些算法将DTX/DPA分类为RF-DAC/RF-SDM/RF-PWM类型的DTX/DPA。
DTX/DPA是一种发射器架构，主要实现用于信号处理/调制的数字开关块/模块和作为输出级放大输出RF功率的开关功率放大器(switching power amplifier，PA)。DTX/DPA不同于传统的模拟/RF发射器，因为内部信号流主要具有开关数字特性，而不是连续的模拟/RF信号。
在噪声整形处理之后，通常需要对具有多电平表示的数字信号进行进一步处理并映射到完全打开/关闭(‘0’或‘1’)信号中。这里，可以使用数字解调模块。在此阶段，数字信号最终将同步到数字载波信号的比特率中，并转换为全1/0比特序列。解调方法可以与前面的调制算法匹配，但是也可以使用调制技术的组合。作为示例，SDM调制可以使用ADC或PWM类型的解调方法。
利用根据传统技术的数字化高速基带数据，也可以以数字方式实现数字上变频混频。例如，当‘1010……10’表示0度相位载波信号时，其互补信号‘0101……01’表示180度负相信号。并且，通过更多的比特组合，可以用数字比特表示I-信道和Q-信道的载波频率信号。这大大便利了RF数字上变频过程，因为简单的‘AND’逻辑操作就足够了。由于数字RF I/Q载波信号在每个基带调制周期都有固定的模式，因此批量处理有助于降低处理时钟频率，并在此过程中产生并行数据位。
在传统技术的DTX/DPA架构中，可以将数字信号调制成同相信号和正交信号。传统技术中，sigma-delta调制(sigma-delta modulation，SDM)可以用于噪声整形处理，脉宽调制(pulse-width modulation，PWM)转换可以用作同相信号和正交信号的数字解调。传统技术中，中继器与数字解调模块连接，用于将PWM的信号与RF载波信号进行数据速率匹配。交织模块与中继器连接，用于实现数字上变频混频。将混频后的数字信号馈送到功率放大器(power amplifier，PA)。传统技术中，功率放大器连接到负载，用于将RF信号辐射到周围空气中。
传统技术中，调制谐波对于使用与载波频率不同的不同调制处理频率的DTX/DPA是相当常见的。因此，一旦调制频率过小，调制谐波将非常接近于兴趣带，然后系统带通滤波器可能相当难以衰减。
图1至图3以及图5的每个结构可以描述为DTX/DPA架构，例如纯数字方式的DTX/DPA架构，其提供了一种减少或解决传统方案的缺点和问题的解决方案。
图1示意性地示出了本发明的一个实施例提供的用于发射器的信号处理装置100。所述信号处理装置100包括同相解调器106，所述同相解调器106用于接收调制后的同相信号IM，对所述调制后的同相信号IM进行解调，并输出解调后的同相信号IDM。进一步，所述信号处理装置100包括正交解调器108，所述正交解调器108用于接收调制后的正交信号QM，对所述调制后的正交信号QM进行解调，并输出解调后的正交信号QDM。
图1所示出的所述信号处理装置100还包括第一上变频混频模块110，所述第一上变频混频模块110用于接收所述解调后的同相信号IDM和所述解调后的正交信号QDM，上变频混频所述解调后的同相信号IDM和所述解调后的正交信号QDM，并输出第一上变频混频后的正相信号IQPA和第二上变频混频后的正相信号IQPB。此外，所述信号处理装置100包括第二上变频混频模块112，所述第二上变频混频模块112用于接收所述解调后的同相信号IDM和所述解调后的正交信号QDM，上变频混频所述解调后的同相信号IDM和所述解调正交信号QDM，并输出第一上变频混频后的负相信号IQNA和第二上变频混频后的负相信号IQNB。
进一步，所述信号处理装置100包括第一谐波滤波器114，所述第一谐波滤波器114用于接收所述第一上变频混频后的正相信号IQPA和所述第二上变频混频后的正相信号IQPB，对所述第一上变频混频后的正相信号IQPA和所述第二上变频混频后的正相信号IQPB进行部分数字滤波，并输出第一组数字信号(IQPDA1、IQPDA2……IQPDAn)和第二组数字信号(IQPDB1、IQPDB2……IQPDBn)；所述信号处理装置100还包括第二谐波滤波器116，所述第二谐波滤波器116用于接收所述第一上变频混频后的负相信号IQNA和所述第二上变频混频后的负相信号IQNB，对所述第一上变频混频后的负相信号IQNA和所述第二上变频混频后的负相信号IQNB进行部分数字滤波，并输出第三组数字信号(IQNDA1、IQNDA2……IQNDAn)和第四组数字信号(IQNDB1、IQNDB2……IQNDBn)。每个谐波滤波器(114、116)用于执行至少部分数字滤波。因此，所述谐波滤波器(114、116)不需要用于执行信号的完整数字滤波。相反，在所述谐波滤波器(114、116)之后，由例如功率放大器130a、130b……130n和功率组合滤波器136等模块/块执行进一步的滤波步骤，如下面结合图3所描述的那样。通过本发明的信号处理装置，可以简化解调器(106、108)的解调以及上变频混频模块(110、112)的上变频混频过程。
结合图1，所述同相解调器106和所述正交解调器108用于以调制频率fm工作，所述第一上变频混频模块110和所述第二上变频混频模块112用于使用调制频率fm。所述第一谐波滤波器114和所述第二谐波滤波器116用于以超过所述调制频率fm的载波频率fc工作。通过将所述上变频混频模块(110、112)放置在所述谐波滤波器(114、116)之前，所述上变频混频模块(110、112)可以比传统的DTX/DPA架构使用更低的频率，从而可以降低功耗。所述第一谐波滤波器114和所述第二谐波滤波器116甚至用于以所述调制频率fm的至少两倍的载波频率fc工作。
根据所述信号处理装置100的其它方面，所述第一上变频混频模块110用于基于至少一组本振(LO)模式(例如两组LO模式(LO1和LO2))对解调后的同相信号IDM和解调后的正交信号QDM进行上变频混频。进一步，所述第二上变频混频模块112用于基于由所述第一上变频混频模块110使用的LO模式(LO1、LO2)的组对解调后的同相信号IDM和解调后的正交信号QDM进行上变频混频。当上变频混频基于一组LO模式时，可以应用该组LO模式的一个或多个模式/值。根据8比特版本的第一组LO模式可以如下：
I_lo1_正：1000.1000
I_lo1_负：0010.0010
Q_lo1_正：0100.0100
Q_lo1_负：0001.0001
根据8比特版本的第二组LO模式可以如下：
I_lo2_正：0001.0001
I_lo2_负：0100.0100
Q_lo2_正：1000.1000
Q_lo2_负：0010.0010
例如，假设所述调制后的同相信号IM值为+3，所述调制后的正交信号QM值为-2。在所述同相解调器106中，将+3(IM)解调为0.0111.1110(IDM)，其中，第一个‘0’表示‘正值’，后四位‘1110’是8至5位‘0111’左右互换形式的镜像。相应地，在正交解调器108中，将-2(QM)解调为1.0011.1100(QDM)，其中，第一个‘1’表示‘负值’。所述第一上变频混频模块110转换所述同相解调器106和所述正交解调器108的输入数据，但其目的仅是上变频混频具有正相LO的输入，并输出正相值。当所述第一上变频混频模块110接收来自同所述相解调器106的解调值0.0111.1110(IDM)和来自所述正交解调器108的解调值1.0011.1100(QDM)时，所述第一上变频混频模块110识别出原始调制后的同相信号IM为正值，且应存在正I_lo模式的上变频。因此，所述第一上变频混频模块110-对值0.0111.1110(IDM)和1000.1000(I_lo1_正)进行‘bit AND’操作，并获得临时值/数据0000.1000。进一步，所述第一上变频混频模块110也需要对Q路值进行‘bit AND’操作，但由于Q值为负，因此所述第一上变频混频模块110上变频0011.1100(QDM)和0001.0001(Q_lo1_负)，并获得临时数据0001.0000。所述第一上变频混频模块110的最后的操作是通过‘bit OR’操作将两个临时数据0000.1000和0001.0000进行混频，并且提供来自所述第一上变频混频模块110的第一输出0001.1000，即所述第一上变频混频后的正相信号IQPA。所述第二上变频混频模块112也接收数据0.0111.1110(IDM)和1.0011.1100(QDM)，但用于生成负相位上变频混频后的数据。因此，当所述第二上变频混频模块112识别出所述原始调制后的同相信号IM为正值且所述原始调制后的正交信号QM为负值时，所述第二上变频混频模块112上变频0111.1110(IDM)和0010.0010(I_lo1_负)，并上变频0011.1100(QDM)和0100.0100(Q_lo1_正)。然后，所述第二上变频混频模块112中的所述两个临时数据为0010.0010和0000.0100，并且经过‘bit OR’混频后，得到输出0010.0110，即所述第一上变频混频后的负相信号IQNA。所述第一上变频混频模块110获得所述第二上变频混频后的正相信号IQPB，所述第二上变频混频模块112获得所述第二上变频混频后的负相信号IQNB，以对应的方式应用所述第二组LO模式。
根据所述信号处理装置100的各方面，所述第一上变频混频模块110用于转换来自所述同相解调器106和所述正交解调器108的输入数据/信号。所述第一上变频混频模块110用于上变频混频具有LO模式的输入信号，并输出所述第一上变频混频后的正相信号IQPA和所述第二上变频混频后的正相信号IQPB。所述第二上变频混频模块112还用于转换来自所述同相解调器106和所述正交解调器108的输入数据/信号。所述第二上变频混频模块112用于上变频混频具有LO模式的输入信号，并输出所述第一上变频混频后的负相信号IQNA和所述第二上变频混频后的负相信号IQNB。
所述同相解调器106和所述正交解调器108中的每一个可以用于执行脉冲代码解调。或者，所述同相解调器106和所述正交解调器108中的每一个可以用于执行脉冲宽度解调。所述同相解调器106和所述正交解调器108中的每一个可以用于基于查找表(Look-UpTable，LUT)映射，将脉冲编码调制码或脉冲宽度调制码线性映射为不同脉冲宽度解调脉冲宽度形式，从而提供高效的信号处理。
图2示意性地示出了另一实施例提供的用于发射器的信号处理装置101。除了包括以上所描述的和图1所公开的模块/块之外，所述信号处理装置101还包括：同相调制器102，所述同相调制器102用于接收同相信号I，对所述同相信号I进行调制，并输出所述调制后的同相信号IM；正交调制器104，所述正交调制器104用于接收正交信号Q，对所述正交信号Q进行调制，并输出所述调制后的正交信号QM。所述同相调制器102和所述正交调制器104中的每一个都可以用于执行脉冲编码调制PCM。或者，所述同相调制器102和所述正交调制器104中的每一个都可用于执行脉宽调制PWM。所述同相调制器102和所述正交调制器104中的每一个都用于以调制频率fm操作(所述同相解调器106和所述正交解调器108用于以所述调制频率fm操作)。
图3示意性地示出了发射器200的实施例，其包括如上面关于图2所公开的信号处理装置101。此外，所述信号处理装置101包括串行器118，所述串行器118用于：从所述第一谐波滤波器114接收所述第一组数字信号(IQPDA1、IQPDA2……IQPDAn)和所述第二组数字信号(IQPDB1、IQPDB2……IQPDBn)，从所述第二谐波滤波器116接收所述第三组数字信号(IQNDA1、IQNDA2……IQNDAn)和所述第四组数字信号(IQNDB1、IQNDB2……IQNDBn)；串行化所述所述第一组数字信号(IQPDA1、IQPDA2……IQPDAn)、所述第二组数字信号(IQPDB1、IQPDB2……IQPDBn)、所述第三组数字信号(IQNDA1、IQNDA2……IQNDAn)和所述第四组数字信号(IQNDB1、IQNDB2……IQNDBn)为串行化的数字信号，并输出所述串行化的数字信号。所述串行器118可用于以超过所述载波频率fc的本振频率flo操作。例如，所述串行器118用于以所述载波频率fc的至少两倍的本振频率flo操作。或者，所述串行器118可以用于以等于所述载波频率fc的本振频率flo操作。所公开的实施例的一个方面是，当数据从相应的谐波滤波器(114、116)发送到所述串行器118时，可以更准确地控制处理延迟，并且所述串行器118(可以是高速串行器)可以以更精确的定时接收数据，而不是像传统技术中那样接收依赖于信息的延迟的数据。
此外，图3的所述信号处理装置101包括多个功率放大器(130a、130b……130n)。所述多个功率放大器(130a、130b……130n)中的每个功率放大器(130a、130b……130n)用于：从所述串行器118接收串行化的数字信号中的串行化的数字信号；对所述接收的串行化的数字信号进行功率放大并输出功率放大的数字信号。所述功率放大器(130a、130b……130n)连接到所述串行器118，用于通过增加信号权重(提高/降低功率电平)来执行部分数字滤波。开关电容功率组合网络可以实现数字滤波的最后的步骤，将多个功率放大器的输出功率组合成简单的单端或差分输出功率。所述发射器200可以包括功率组合滤波器136，其实现滤波的步骤并将功率放大的串行化的数字信号组合成组合输出信号，所述组合输出信号通过天线138的形式输出到负载。所述功率组合滤波器136可以通过多种方式实现，其功能是组合所述功率放大器(130a、130b……130n)的功率放大的串行化的数字信号。
结合图3，在所述功率组合滤波器136中进行最后的信号处理步骤。所述第一谐波滤波器114可以用于实现滤除所述解调后的同相信号IDM和所述解调后的正交信号QDM中的调制谐波所需的部分信号处理步骤。相应地，所述第二谐波滤波器116可以用于实现滤除所述解调后的同相信号IDM和所述解调后的正交相位信号QDM中的调制谐波所需的部分信号处理步骤。在所述串行器118之后的所述功率组合滤波器136中执行用于滤除所述解调后的同相信号IDM和所述解调后的正交信号QDM中的调制谐波所需的其余步骤。所述天线138连接到所述功率组合滤波器136。
所述发射器200包括数字上采样设备132，所述数字上采样设备132包括输入端134。所述数字上采样设备132不一定形成所述信号处理装置101的一部分。所述数字上采样设备132用于经由所述输入端134接收数字输入信号SIN，对所述数字输入信号SIN进行上采样，并将所述数字输入信号SIN转换为同相信号I和正交信号Q。
所述数字上采样设备132由第一时钟信号CLK1驱动。结合图2，所述同相调制器102和所述正交调制器104也由第一时钟信号CLK1驱动。所述第一时钟信号CLK1的频率称为调制频率fm。结合图1和图2，所述同相解调器106和所述正交解调器108也由所述第一时钟信号CLK1驱动。所述第一谐波滤波器114和所述第二谐波滤波器116由第一相位PH1和第二相位PH2的第二时钟信号CLK2驱动。所述第二时钟信号CLK2的频率称为载波频率fc。结合图3，所述串行器118由本振频率为flo的第三时钟信号CLK3驱动，flo可以为所述载波频率fc的至少两倍。
结合图4，更详细地示出了所述第一谐波滤波器114和所述第二谐波滤波器116中的每一个。所述第一谐波滤波器114和所述第二谐波滤波器116中的每一个包括具有两个输入端(142、144)的至少一个谐波滤波器块140，所述两个输入端(142、144)用于从所述第一上变频混频模块110接收信号(IQPA、IQPB)或从所述第二上变频混频模块112接收信号(IQNA、IQNB)。所述谐波滤波器块140包括多个第一相位数据移位器(148、148＇、148＂)和多个第二相位数据移位器(150、150＇、150＂)。复用器(multiplexer，MUX)(152、152＇)布置在所述多个第一相位数据移位器(148、148＇、148＂)中的第一相位数据移位器(148＇、148＂)与所述多个第一相位数据移位器(148、148＇、148＂)中的前面的第一相位数据移位器(148、148＇)之间，并且MUX(154、154＇)布置在所述多个第二相位数据移位器(150、150＇、150＂)中的第二相位数据移位器(150＇、150＂)与所述多个第二相位数据移位器(150、150＇、150＂)中的前面的第二相位数据移位器(150、150＇)之间，不布置在所述多个第一相位数据移位器(148、148＇、148＂)中的第一个第一相位数据移位器148和所述多个第二相位数据移位器(150、150＇、150＂)中的第一个第二相位数据移位器150之前。因此，在第一个第一相位数据移位器148之前没有布置MUX，在所述第一个第二相位数据移位器150之前也没有布置MUX。MUX(152、152＇、154、154＇)用于仅向所述多个第一相位数据移位器中的第一相位数据移位器(148＇、148＂)和所述多个第二相位数据移位器中的第二相位数据移位器(150＇、150＂)中的一个输出信号。进一步，MUX(152、152＇)布置在所述谐波滤波器块140的所述两个输入端(142、144)的第一输入端142与所述第一相位数据移位器(148＇、148＂)中的每一个之间，并且MUX(154、154＇)布置在所述谐波滤波器块140的所述两个输入端(142、144)的第二输入端144与所述第二相位数据移位器(150＇、150＂)中的每一个之间，不布置在所述第一个第一相位数据移位器148和所述第一个第二相位数据移位器150之前。因此，所述第一个第一相位数据移位器148与所述第一输入端142之间没有布置MUX，所述第一个第二相位数据移位器150与所述第二输入端144之间也没有布置MUX。替代地，所述第一个第一相位数据移位器148在没有中间MUX的情况下连接到所述第一输入端142，所述第一个第二相位数据移位器150在没有中间MUX的情况下连接到所述第二输入端144。每个MUX(152、152＇、154、154＇)可以用于从所述谐波滤波块140的相应输入端(142、144)输出信号，或从前面的数据移位器(148、148＇、150、150＇)输出信号。
所述第一谐波滤波器114的每个第一相位数据移位器(148、148＇、148＂)用于输出所述第一组数字信号(IQPDA1、IQPDA2……IQPDAn)中的数字信号。所述第一谐波滤波器114的每个第二相位数据移位器(150、150＇、150＂)用于输出所述第二组数字信号(IQPDB1、IQPDB2……IQPDBn)中的数字信号。所述第二谐波滤波器116的每个第一相位数据移位器(148、148＇、148＂)用于输出所述第三组数字信号(IQNDA1、IQNDA2……IQNDAn)中的数字信号。所述第二谐波滤波器116的每个第二相位数据移位器(150、150＇、150＂)用于输出所述第四组数字信号(IQNDB1、IQNDB2……IQNDBn)中的数字信号。在图4中，带箭头的第一垂直线156表示上述第一相PH1，带箭头的第二垂直线158表示上述第二相PH2。所述串行器118输出的串行化的数字信号的数量对应于所述第一谐波滤波器114和所述第二谐波滤波器116输出的数字信号的数量，又对应于所述第一谐波滤波器114和所述第二谐波滤波器116的所述第一相位数据移位器148、148＇、148＂和所述第二相位数据移位器150、150＇、150＂输出的信号的数量。应理解，每个滤波块140可以包括任何合适数量的数据移位器(148、148＇、148＂、150、150＇、150＂)和任何合适数量的复用器(152、152＇、154、154＇)。
结合图2，第一路径可以由所述同相调制器102、所述同相解调器106、所述第一上变频混频模块110和所述第一谐波滤波器114限定，第二路径可以由所述正交调制器104、所述正交解调器108、所述第二上变频混频模块112和所述第二谐波滤波器116限定。应理解，图2的所述第一路径和所述第二路径中的每条路径可以以级联方式配置，即作为级联架构。
例如，在示意性示出实施例提供的信号处理装置103和发射器201的图5中，提供三个级联的同相调制器块102＇和三个级联的同相解调器块106＇。进一步，提供三个级联的正交调制器块104＇和三个级联的正交解调器块108＇。在图5中，还提供了三个上变频混频模块110＇和三个谐波滤波器块140＇。如在前面的实施例中那样，串行器118连接到所述谐波滤波器块140＇和功率放大器(130a、130b……130n)。所述功率放大器(130a、130b……130n)连接到功率组合滤波器136，所述功率组合滤波器136又连接到天线138。数字上采样设备132连接到所述调制器块(102＇、104＇)。数字基带160可以连接到所述数字上采样设备132。每个解调器块(106＇、108＇)连接到至少一个调制器块(102＇、104＇)和上变频混频模块110＇。每个谐波滤波器块140＇连接到上变频混频模块110＇和所述串行器118。应理解，上述第一路径和第二路径中的每个路径可以包括任何合适数量的级联调制器块(102＇、104＇)、解调器块(106＇、108＇)、上变频混频模块110＇和谐波滤波块140＇。通过所述级联架构，提供更低的平坦底噪。
图6示意性地示出了无线通信系统400中的发射器设备300，例如移动电话。所述发射器设备300包括图3或图5提供的发射器(200、201)。所述无线通信系统400还包括基站500，所述基站500还可以包括发射器(200、201)，例如根据上述任一实施例。虚线箭头A1表示从所述发射器设备300到所述基站500的传输，通常称为上行链路传输。实线箭头A2表示从所述基站500到所述发射器设备300的传输，通常称为下行传输。
本文所公开的包括发射器(200、201)的所述发射器设备300可以表示为用户设备(user device)、用户设备(user equipment，UE)、移动台、物联网(internet of things，IoT)设备、传感器设备、无线终端和/或移动终端，能够在无线通信系统中进行无线通信，有时也称为蜂窝无线电系统，特别是LTE或新空口(NR/5G)通信系统。所述UE还可以称为具有无线能力的移动电话、蜂窝电话、计算机平板电脑或膝上型计算机。例如，上下文中的UE可以本便携式、袖珍存储式、手持式、计算机组成的或车载移动设备，其能够通过无线接入网络与另一实体(例如另一接收器或服务器)传送语音和/或数据。所述UE可以是站(Station，STA)，其为包含到无线介质(Wireless Medium，WM)的、符合IEEE 802.11的媒体访问控制(Media Access Control，MAC)和物理层(Physical Layer，PHY)接口的任何设备。所述UE还可以用于在3GPP相关的LTE和LTE-Advanced中、在WiMAX及其演进中，以及在例如新空口等第五代无线技术中进行通信。
本文中的发射器设备300还可以是无线客户端设备、接入客户端设备、接入点或基站(例如无线基站(radio base station，RBS))，在某些网络中，根据使用的技术和术语，所述基站可以称为发射器、gNB、gNodeB、eNB、eNodeB、NodeB或B节点。按照传输功率和小区大小，所述无线网络节点可以具有不同类别，例如宏基站、家用基站或微微基站。所述无线网络节点可以是站(Station，STA)，其为包含到无线介质(Wireless Medium，WM)的、符合IEEE802.11的媒体访问控制(Media Access Control，MAC)和物理层(Physical Layer，PHY)接口的任何设备。所述无线客户端设备也可以是第五代(fifth generation，5G)无线系统对应的基站。
结合图7，还提供了一种用于信号处理装置100的方法300。所述方法300包括：
接收(302)调制后的同相信号IM，并对所述调制后的同相信号IM进行解调(304)；
接收(306)调制后的正交信号QM，并对所述调制后的正交信号QM进行解调(308)；
上变频混频(310)所述解调后的同相信号IDM和所述解调后的正交信号QDM，并输出第一上变频混频后的正相信号IQPA和第二上变频混频后的正相信号IQPB；
上变频混频(312)所述解调后的同相信号IDM和所述解调后的正交信号QDM，并输出第一上变频混频后的负相信号IQNA和第二上变频混频后的负相信号IQNB；
对所述第一上变频混频后的正相信号(IQPA)和所述第二上变频混频后的正相信号(IQPB)进行(314)部分数字滤波，并输出第一组数字信号(IQPDA1、IQPDA2……IQPDAn)和第二组数字信号(IQPDB1、IQPDB2……IQPDBn)；
对所述第一上变频混频后的负相信号IQNA和所述第二上变频混频后的负相信号IQNB进行(316)部分数字滤波，并输出第三组数字信号(IQNDA1、IQNDA2……IQNDAn)和第四组数字信号(IQNDB1、IQNDB2……IQNDBn)。
此外，根据本发明的实施例的任何方法可以在具有代码的计算机程序中实现，当所述代码由处理装置运行时，使得所述处理装置执行所述方法的步骤。所述计算机程序包括在计算机程序产品的计算机可读介质中。所述计算机可读介质基本可以包括任何存储器，例如ROM(只读存储器)、PROM(可编程只读存储器)、EPROM(可擦除可编程只读存储器)、闪存、EEPROM(电可擦可编程只读存储器)以及硬盘驱动器。
上文所公开的信号处理装置、方法、发射器和发射器设备的不同实施例的特征可以以提供进一步有利实施例的各种可能方式组合。
最后，应理解，本发明并不局限于上述实施例，而是还涉及且结合了所附独立权利要求范围内的所有实施例。
Claims (16)
1.一种用于发射器(200)的信号处理装置(100)，其特征在于，所述信号处理装置(100)包括：
同相解调器(106)，所述同相解调器(106)用于接收调制后的同相信号(IM)，对所述调制后的同相信号(IM)进行解调，并输出解调后的同相信号(IDM)；
正交解调器(108)，所述正交解调器(108)用于接收调制后的正交信号(QM)，对所述调制后的正交信号(QM)进行解调，并输出解调后的正交信号(QDM)；
第一上变频混频模块(110)，所述第一上变频混频模块(110)用于接收所述解调后的同相信号(IDM)和所述解调后的正交信号(QDM)，上变频混频所述解调后的同相信号(IDM)和所述解调后的正交信号(QDM)，并输出第一上变频混频后的正相信号(IQPA)和第二上变频混频后的正相信号(IQPB)；
第二上变频混频模块(112)，所述第二上变频混频模块(112)用于接收所述解调后的同相信号(IDM)和所述解调后的正交信号(QDM)，上变频混频所述解调后的同相信号(IDM)和所述解调正交信号(QDM)，并输出第一上变频混频后的负相信号(IQNA)和第二上变频混频后的负相信号(IQNB)；
第一谐波滤波器(114)，所述第一谐波滤波器(114)用于接收所述第一上变频混频后的正相信号(IQPA)和所述第二上变频混频后的正相信号(IQPB)，对所述第一上变频混频后的正相信号(IQPA)和所述第二上变频混频后的正相信号(IQPB)进行部分数字滤波，并输出第一组数字信号(IQPDA1、IQPDA2……IQPDAn)和第二组数字信号(IQPDB1、IQPDB2……IQPDBn)；
第二谐波滤波器(116)，所述第二谐波滤波器(116)用于接收所述第一上变频混频后的负相信号(IQNA)和所述第二上变频混频后的负相信号(IQNB)，对所述第一上变频混频后的负相信号(IQNA)和所述第二上变频混频后的负相信号(IQNB)进行部分数字滤波，并输出第三组数字信号(IQNDA1、IQNDA2……IQNDAn)和第四组数字信号(IQNDB1、IQNDB2……IQNDBn)。
2.根据权利要求1所述的信号处理装置(100)，其特征在于，所述同相解调器(106)和所述正交解调器(108)用于以调制频率(fm)工作，其中所述第一上变频混频模块(110)和所述第二上变频混频模块(112)用于使用所述调制频率(fm)，所述第一谐波滤波器(114)和所述第二谐波滤波器(116)用于以超过所述调制频率(fm)的载波频率(fc)工作。
3.根据权利要求2所述的信号处理装置(100)，其特征在于，所述第一谐波滤波器(114)和所述第二谐波滤波器(116)用于以所述调制频率(fm)的至少两倍的载波频率(fc)工作。
4.根据权利要求2或3所述的信号处理装置(100)，其特征在于，所述信号处理装置(100)包括串行器(118)，所述串行器(118)用于从所述第一谐波滤波器(114)接收所述第一组数字信号(IQPDA1、IQPDA2……IQPDAn)和所述第二组数字信号(IQPDB1、IQPDB2……IQPDBn)，从所述第二谐波滤波器(116)接收所述第三组数字信号(IQNDA1、IQNDA2……IQNDAn)和所述第四组数字信号(IQNDB1、IQNDB2……IQNDBn)；串行化所述所述第一组数字信号(IQPDA1、IQPDA2……IQPDAn)、所述第二组数字信号(IQPDB1、IQPDB2……IQPDBn)、所述第三组数字信号(IQNDA1、IQNDA2……IQNDAn)和所述第四组数字信号(IQNDB1、IQNDB2……IQNDBn)为串行化的数字信号，并输出所述串行化的数字信号。
5.根据权利要求4所述的信号处理装置(100)，其特征在于，所述串行器(118)用于以超过所述载波频率(fc)的本振频率(flo)工作。
6.根据权利要求5所述的信号处理装置(100)，其特征在于，所述串行器(118)用于以所述载波频率(fc)的至少两倍的本振频率(flo)工作。
7.根据权利要求4所述的信号处理装置(100)，其特征在于，所述串行器(118)用于以等于所述载波频率(fc)的本振频率(flo)工作。
8.根据权利要求4所述的信号处理装置(100)，其特征在于，所述信号处理装置(100)包括多个功率放大器(130a、130b……130n)，其中，所述多个功率放大器(130a、130b……130n)中的每个功率放大器(130a、130b……130n)用于接收所述串行化的数字信号中的串行化的数字信号，对所述接收的串行化的数字信号进行功率放大并输出功率放大的数字信号。
9.根据权利要求8所述的信号处理装置(101)，其特征在于，所述信号处理装置(101)包括：
同相调制器(102)，所述同相调制器(102)用于接收同相信号(I)，对所述同相信号(I)进行调制，并输出所述调制后的同相信号(IM)；
正交调制器(104)，所述正交调制器(104)用于接收正交信号(Q)，对所述正交信号(Q)进行调制，并输出所述调制后的正交信号(QM)。
10.根据权利要求9所述的信号处理装置(101)，其特征在于，所述同相调制器(102)和所述正交调制器(104)中的每一个用于在调制频率(fm)下工作。
11.根据权利要求1所述的信号处理装置(101)，其特征在于，所述同相解调器(106)和所述正交解调器(108)中的每一个用于基于查找表映射，将脉冲编码调制码或脉冲宽度调制码线性映射为不同脉冲宽度解调脉冲宽度形式。
12.根据权利要求1所述的信号处理装置(100)，其特征在于，所述第一谐波滤波器(114)和所述第二谐波滤波器(116)中的每一个包括具有两个输入端(142、144)的至少一个谐波滤波器块(140)，所述两个输入端(142、144)用于分别从上变频混频模块(110)接收信号(IQPA、IQPB)和从上变频混频模块(112)接收信号(IQNA、IQNB)；其中，每个谐波滤波器块(140)包括多个第一相位数据移位器(148、148＇、148＂)和多个第二相位数据移位器(150、150＇、150＂)，其中，第一复用器(152、152＇)布置在所述多个第一相位数据移位器中的第一相位数据移位器(148＇、148＂)与所述多个第一相位数据移位器中的前面的第一相位数据移位器(148、148＇)之间，其中，第二复用器(154、154＇)布置在所述多个第二相位数据移位器中的第二相位数据移位器(150＇、150＂)与所述多个第二相位数据移位器中的前面的第二相位数据移位器(150、150＇)之间，不布置在所述多个第一相位数据移位器的第一个第一相位数据移位器(148)和所述多个第二相位数据移位器中的第一个第二相位数据移位器(150)之前，其中，第三复用器(152、152＇、154、154＇)用于仅向所述多个第一相位数据移位器中的第一相位数据移位器(148＇、148＂)和所述多个第二相位数据移位器中的第二相位数据移位器(150＇、150＂)中的一个输出信号。
13.根据权利要求12所述的信号处理装置(100)，其特征在于，多路复用器(152、152＇)布置在所述谐波滤波器块(140)的所述两个输入端(142、144)的第一输入端(142)与所述第一相位数据移位器(148＇、148＂)中的每一个之间，并且多路复用器(154、154＇)布置在所述谐波滤波器块(140)的所述两个输入端(142、144)的第二输入端(144)与所述第二相位数据移位器(150＇、150＂)中的每一个之间，不布置在所述第一个第一相位数据移位器(148)和所述第一个第二相位数据移位器(150)之前。
14.根据权利要求12所述的信号处理装置(100)，其特征在于，所述第一谐波滤波器(114)的每个第一相位数据移位器(148、148＇、148＂)用于输出所述第一组数字信号(IQPDA1、IQPDA2……IQPDAn)中的数字信号，第一谐波滤波器(114)中的每个第二相位数据移位器(150、150＇、150＂)用于输出所述第二组数字信号(IQPDB1、IQPDB2……IQPDBn)中的数字信号，所述第二谐波滤波器(116)的每个第一相位数据移位器(148、148＇、148＂)用于输出所述第三组数字信号(IQNDA1、IQNDA2……IQNDAn)中的数字信号，所述第二谐波滤波器(116)的每个第二相位数据移位器(150、150＇、150＂)用于输出第四组数字信号(IQNDB1、IQNDB2……IQNDBn)中的数字信号。
15.一种发射器(200)，其特征在于，所述发射器(200)包括根据前述权利要求中任一项所述的信号处理装置(100)。
16.一种用于信号处理装置(100)的方法(300)，其特征在于，所述方法(300)包括：
接收(302)调制后的同相信号(IM)，并对所述调制后的同相信号(IM)进行解调(304)；
接收(306)调制后的正交信号(QM)，并对所述调制后的正交信号(QM)进行解调(308)；
上变频混频(310)所述解调后的同相信号(IDM)和所述解调后的正交信号(QDM)，并输出第一上变频混频后的正相信号(IQPA)和第二上变频混频后的正相信号(IQPB)；
上变频混频(312)所述解调后的同相信号(IDM)和所述解调后的正交信号(QDM)，并输出第一上变频混频后的负相信号(IQNA)和第二上变频混频后的负相信号(IQNB)；
对所述第一上变频混频后的正相信号(IQPA)和所述第二上变频混频后的正相信号(IQPB)进行(314)部分数字滤波，并输出第一组数字信号(IQPDA1、IQPDA2……IQPDAn)和第二组数字信号(IQPDB1、IQPDB2……IQPDBn)；
对所述第一上变频混频后的负相信号(IQNA)和所述第二上变频混频后的负相信号(IQNB)进行(316)部分数字滤波，并输出第三组数字信号(IQNDA1、IQNDA2……IQNDAn)和第四组数字信号(IQNDB1、IQNDB2……IQNDBn)。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/EP2018/064741 WO2019233562A1 (en) | 2018-06-05 | 2018-06-05 | A signal processing arrangement for a transmitter, and a method for such an arrangement |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112119618A CN112119618A (zh) | 2020-12-22 |
| CN112119618B true CN112119618B (zh) | 2021-08-20 |
Family
ID=62597470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201880093412.0A Active CN112119618B (zh) | 2018-06-05 | 2018-06-05 | 用于发射器的信号处理装置和用于这种装置的方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112119618B (zh) |
| WO (1) | WO2019233562A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210044365A (ko) * | 2019-10-14 | 2021-04-23 | 삼성전자주식회사 | 위상 천이 기능을 갖는 믹서 및 이를 포함하는 통신 장치 |
| CN115801025B (zh) * | 2022-07-04 | 2023-07-11 | 上海星思半导体有限责任公司 | 上变频混频方法以及数字发射机 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102223153A (zh) * | 2010-04-15 | 2011-10-19 | 捷讯研究有限公司 | 具有分离的i和q相位功率放大的通信设备及相关方法 |
| CN102752246A (zh) * | 2011-04-21 | 2012-10-24 | 联发科技（新加坡）私人有限公司 | 射频发射器、集成电路设备、无线通信单元及方法 |
| CN103248390A (zh) * | 2013-05-02 | 2013-08-14 | 西安烽火电子科技有限责任公司 | 一种高频与甚高频的宽带信号处理系统及处理方法 |
| EP3211800A1 (en) * | 2016-02-25 | 2017-08-30 | Huawei Technologies Co., Ltd. | Signal processing arrangement for a transmitter |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9450798B2 (en) * | 2014-10-29 | 2016-09-20 | Mediatek, Inc. | Transmitter circuit, communication unit and method for amplifying a complex quadrature signal |
-
2018
- 2018-06-05 WO PCT/EP2018/064741 patent/WO2019233562A1/en active Application Filing
- 2018-06-05 CN CN201880093412.0A patent/CN112119618B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102223153A (zh) * | 2010-04-15 | 2011-10-19 | 捷讯研究有限公司 | 具有分离的i和q相位功率放大的通信设备及相关方法 |
| CN102752246A (zh) * | 2011-04-21 | 2012-10-24 | 联发科技（新加坡）私人有限公司 | 射频发射器、集成电路设备、无线通信单元及方法 |
| CN103248390A (zh) * | 2013-05-02 | 2013-08-14 | 西安烽火电子科技有限责任公司 | 一种高频与甚高频的宽带信号处理系统及处理方法 |
| EP3211800A1 (en) * | 2016-02-25 | 2017-08-30 | Huawei Technologies Co., Ltd. | Signal processing arrangement for a transmitter |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019233562A1 (en) | 2019-12-12 |
| CN112119618A (zh) | 2020-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108702351B (zh) | 用于发射器的信号处理构架 | |
| US9088319B2 (en) | RF transmitter architecture, integrated circuit device, wireless communication unit and method therefor | |
| CN101765978B (zh) | 基于四路调相的数字集成发射器 | |
| US9647866B2 (en) | RF transmitter, integrated circuit device, wireless communication unit and method therefor | |
| EP2515444A1 (en) | RF transmitter and method therefor | |
| US10790849B2 (en) | RFDAC (RF (Radio Frequency) DAC (Digital-to-Analog Converter)) with improved efficiency and output power | |
| CN111566940B (zh) | 一种信号处理电路、射频信号发射机和通信设备 | |
| CN112119618B (zh) | 用于发射器的信号处理装置和用于这种装置的方法 | |
| WO2020009626A1 (en) | Radio transceiver arrangement and method | |
| WO2022000341A1 (zh) | 一种信号处理方法及装置 | |
| CN110771104A (zh) | 预失真处理方法和装置 | |
| CN107046406B (zh) | 异相放大器 | |
| CN113196665A (zh) | 用于多相rfdac(射频dac)的cdac(电容式dac(数模转换器))单位单元 | |
| CN110943749A (zh) | 一种功率控制方法、接收机和网络设备 | |
| WO2022217945A1 (zh) | 一种数字功率放大器及通信系统 | |
| US9008231B2 (en) | Signal duty cycle reduction | |
| CN108352814B (zh) | 正交数字功率放大器 | |
| Suarez et al. | LTE/WiMAX multimode mobile transceiver, comparison of performances and power efficiency issues | |
| US20240340213A1 (en) | Dynamic assignment with phase-preserving clipping technique for digital transmitters and power amplifiers | |
| US20160248432A1 (en) | Error-feedback digital-to-analog converter (dac) | |
| US8923439B1 (en) | Complementary signal mixing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |