CN112116938A - 存储器与其操作方法 - Google Patents

存储器与其操作方法 Download PDF

Info

Publication number
CN112116938A
CN112116938A CN201910557686.7A CN201910557686A CN112116938A CN 112116938 A CN112116938 A CN 112116938A CN 201910557686 A CN201910557686 A CN 201910557686A CN 112116938 A CN112116938 A CN 112116938A
Authority
CN
China
Prior art keywords
search
memory
value
terminal
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910557686.7A
Other languages
English (en)
Other versions
CN112116938B (zh
Inventor
李明修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN112116938A publication Critical patent/CN112116938A/zh
Application granted granted Critical
Publication of CN112116938B publication Critical patent/CN112116938B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种存储器与其操作方法，该存储器包含：存储单元阵列、多条匹配线和多对搜寻线。存储单元阵列包含多个存储单元。存储单元的任一者包含输出端、二个整流元件和二个电阻元件。二个电阻元件经配置以储存代表数据状态的二个位值。匹配线分别耦接存储单元的输出端。搜寻线分别耦接存储单元。多对搜寻线的任一者包含第一搜寻线和第二搜寻线。同一个存储单元的第一电阻元件和第一整流元件串联于同一对搜寻线的第一搜寻线和此存储单元的输出端之间。同一个存储单元的第二电阻元件和第二整流元件串联于同一对搜寻线的第二搜寻线和此存储单元的该输出端之间。

Description

存储器与其操作方法
技术领域
本发明内容是关于一种存储器与其操作方法，且特别是有关于一种内容可定址存储器与其操作方法。
背景技术
随着科技发展，能够进行快速且大量的数据运算是越来越多产品追求的目标。而且为了延长电子产品的待机时间，在进行大量运算的同时，还需要降低功率消耗。
内容可定址存储器(Content addressable memory)为一种特殊类型的存储器。可根据使用者提供的数据，搜寻存储器内全部的储存单元以产生储存这个数据的储存单元的总线。因此，内容可定址存储器较低耗能且适用于高速搜寻程序的特性，可望能达到前述需求。而如何兼顾操作的可靠性和存储器单元的尺寸是本领域重要的课题之一。
发明内容
本发明内容的一形式是关于一种存储器，包含：存储单元阵列、多条匹配线和多对搜寻线。存储单元阵列包含多个存储单元。存储单元的任一者包含输出端、二个整流元件和二个电阻元件。二个电阻元件经配置以储存代表数据状态的二个位值。匹配线分别耦接存储单元的输出端。搜寻线分别耦接存储单元。多对搜寻线的任一者包含第一搜寻线和第二搜寻线。同一个存储单元的第一电阻元件和第一整流元件串联于同一对搜寻线的第一搜寻线和此存储单元的输出端之间。同一个存储单元的第二电阻元件和第二整流元件串联于同一对搜寻线的第二搜寻线和此存储单元的该输出端之间。
本发明内容的一形式是关于一种存储器的操作方法，包含：配置多个存储单元各自的第一电阻元件和第二电阻元件的阻值以储存代表数据状态的二个位值；多个多工电路分别接收搜寻数据的多个搜寻字值并根据多个搜寻字值分别输出偏压至多对搜寻线中的第一搜寻线或第二搜寻线；通过第一搜寻线或第二搜寻线分别提供偏压至多个存储单元中的第一电阻元件或第二电阻元件，以产生读取电流值至多条匹配线中相应一者；以及探测读取电流值以输出代表搜寻字值与数据状态是否匹配的搜寻结果。
附图说明
图1是根据本发明内容的部分实施例绘示一种内容可定址存储器的方块示意图。
图2是根据本发明内容的部分实施例绘示一种内容可定址存储器的电路示意图。
图3A是根据本发明内容的部分实施例绘示一种多工电路和存储单元的电路示意图。
图3B是根据本发明内容的其他部分实施例绘示另一种多工电路和存储单元的电路示意图。
图4是根据本发明内容的其他部分实施例绘示另一种多工电路和存储单元的电路示意图。
图5A是根据本发明内容的部分实施例绘示一种多工电路和存储单元的操作示意图。
图5B是根据本发明内容的其他部分实施例绘示另一种多工电路和存储单元的操作示意图。
图6是根据本发明内容的部分实施例绘示一种内容可定址存储器的立体示意图。
图7是根据本发明内容的其他部分实施例绘示另一种内容可定址存储器的立体示意图。
【附图标记说明】
100、100a、100b：内容可定址存储器
120：存储单元阵列
122、C[1，1]～C[3，4]：存储单元
140：控制电路
142、U[1]～U[3]：多工电路
160：探测电路
W1～W4：储存数据
DIN：搜寻数据
RS：搜寻结果
DIN[1]～DIN[3]、DIN[k]：搜寻字值
BIA[1]～BIA[3]、BIA[k]、INH[k]：偏压
SLn[1]～SLn[3]、SL[1]～SL[3]、SLn[k]、SL[k]：搜寻线
ML[1]～ML[4]、ML[j]：匹配线
OUT[1]～OUT[4]：读取电流值
Ra、Rb：电阻元件
122a、122b：整流元件
Dia、Dib：二极管元件
N1：输出端
Io：输出电流
A1、A2、A3：区域
具体实施方式
下文举实施例配合附图作详细说明，但所描述的具体实施例仅用来解释本发明，并不用来限定本发明，而结构操作的描述非用来限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本发明内容所涵盖的范围。
在全篇说明书与权利要求书所使用的条款(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此发明的内容中与特殊内容中的平常意义。
在本发明中所使用的用词“包含”、“具有”等等，均为开放性的用语，即意指“包含但不限于”。此外，本发明中所使用的“及/或”，包含相关列举项目中一或多个项目的任意一个以及其所有组合。
关于本发明中所使用的“耦接”或“连接”，均可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。
关于本发明中所使用的“第一”、“第二”、“第三”…等，并非特别指称次序或顺位的意思，亦非用来限定本发明，其仅仅是为了区别以相同技术用语描述的元件或操作而已。
请参考图1。图1是根据本发明内容的部分实施例绘示一种内容可定址存储器100的方块示意图。如图1所示，内容可定址存储器100包含存储单元阵列120、控制电路140和探测电路160。存储单元阵列120包含以阵列方式排列的多个存储单元122。操作上，控制电路140用来接收搜寻数据DIN，并根据搜寻数据DIN选择性地输出偏压至存储单元阵列120中相应的存储单元以进行数据比对。当偏压被施加于存储单元阵列120中的存储单元时，存储单元会根据自身所储存的数据状态不同而输出对应的输出电流。探测电路160接收存储单元阵列120输出的多个输出电流，并根据多个输出电流相应的读取电流值OUT[1]～OUT[4]输出搜寻结果RS。在一实施例中，探测电路160包含电流探测放大电路(sense amplifier)以及编码电路(encoder)，电流探测放大电路将读取电流值OUT[1]～OUT[4]放大，编码电路基于放大后的读取电流值OUT[1]～OUT[4]产生搜寻结果RS。
举例来说，如图1中所示，存储单元阵列120当中的存储单元122共储存了四笔储存数据，分别为第一笔储存数据W1“110”、第二笔储存数据W2“101”、第三笔储存数据W3“111”和第四笔储存数据W4“000”，在此例示性说明中每一笔储存数据W1～W4分别包含三个字元，分别由三个不同的存储单元122加以储存，但本发明文件并不以单笔储存数据包含三个字元为限，可依实际应用而决定每笔储存数据的字元数目，例如每笔包含8个字元、16个字元或32个字元或其他正整数个字元数。
在图1所示的实施例中，假设搜寻数据DIN包含三个字值“101”，由于储存第一笔储存数据W1“110”的存储单元中只有第一个字值相符，因此，探测电路160接收到的读取电流值OUT[1]为一单位大小。由于储存第二笔储存数据W2“101”的存储单元中第一、第二和第三个字值皆相符，因此，探测电路160接收到的读取电流值OUT[2]为三单位大小。由于储存第三笔储存数据W3“111”的存储单元中第一和第三字值相符，因此，探测电路160接收到的读取电流值OUT[3]为二单位大小。由于储存第四笔储存数据W4“000”的存储单元中第二个字值相符，因此，探测电路160接收到的读取电流值OUT[4]为一单位大小。如此一来，通过探测电路160接收的读取电流值OUT[1]～OUT[4]并以其中的最大者(如：读取电流值OUT[2])作为搜寻结果RS，便能找到符合搜寻数据DIN“101”的存储单元(即，储存有第二笔储存数据W2的三个存储单元)所在的总线。
其中，在内容可定址存储器100的一些实施例中，存储单元122所储存的字值允许储存数据状态“X”，其代表为“随意(don′t care)”。当存储单元122字值设定为“X”时，不论搜寻字值为“1”或“0”，对应的此存储单元122的比对结果皆为相符。
举例来说，假设存储单元阵列120中某一笔储存数据为“10X”，则不论搜寻数据DIN为“101”或“100”时，储存“10X”的多个存储单元的数据状态皆为相符，因此，不论搜寻数据DIN为“101”或“100”时，探测电路160接收到相应的读取电流值都为三单位大小。
请参考图2。图2是根据本发明内容的部分实施例绘示一种内容可定址存储器100的电路示意图。如图2所示，内容可定址存储器100包含存储单元阵列120、控制电路140、搜寻线和匹配线。存储单元阵列120包含以阵列方式排列的多个存储单元122。控制电路140包含多个多工电路142。存储单元阵列120中每一列所包含的存储单元122的个数与匹配线的数量相同，也就是与内容可定址存储器100的总储存数据笔数有关。存储单元阵列120中每一行所包含的存储单元122的个数与搜寻线的对数相同，也就是与每笔储存数据所包含的位数目有关。例如，内容可定址存储器100若包含1024笔储存数据，则每一列的存储单元122可为1024个。若每笔储存数据包含8个位数，则每一行的存储单元122可为8个。
在本实施例中，为了方便说明起见，将以内容可定址存储器100包含4笔储存数据，且每笔储存数据包含3个位数为例进行说明，但本发明不以此为限。换句话说，在本发明说明书和附图中，将以内容可定址存储器100包含三对搜寻线SLn[1]～SLn[3]和SL[1]～SL[3]和四条匹配线ML[1]～ML[4]，控制电路140包含三个多工电路U[1]～U[3]，存储单元阵列120包含十二个存储单元C[1，1]～C[3，4]为例进行说明，但本发明不以此为限。
如图2所示，结构上，多工电路U[1]通过第一对搜寻线SLn[1]和SL[1]耦接存储单元C[1，1]～C[1，4]。多工电路U[2]通过第二对搜寻线SLn[2]和SL[2]耦接存储单元C[2，1]～C[2,4]。多工电路U[3]通过第三对搜寻线SLn[3]和SL[3]耦接存储单元C[3，1]～C[3，4]。匹配线ML[1]耦接存储单元C[1，1]～C[3，1]的输出端。匹配线ML[2]耦接存储单元C[1，2]～C[3，2]的输出端。匹配线ML[3]耦接存储单元C[1，3]～C[3，3]的输出端。匹配线ML[4]耦接存储单元C[1，4]～C[3，4]的输出端。
操作上，以搜寻数据DIN包含三个搜寻字值DIN[1]～DIN[3]为例。多工电路U[1]用来根据搜寻数据DIN中的搜寻字值DIN[1]选择性地导通第一对搜寻线中的搜寻线SLn[1]或搜寻线SL[1]，以将搜寻字值DIN[1]和存储单元C[1，1]～C[1，4]所储存的数据状态进行比对。相似地，多工电路U[2]用来根据搜寻数据DIN中的搜寻字值DIN[2]选择性地导通第二对搜寻线中的搜寻线SLn[2]或搜寻线SL[2]，以将搜寻字值DIN[2]和存储单元C[2，1]～C[2,4]所储存的数据状态进行比对。多工电路U[3]用来根据搜寻数据DIN中的搜寻字值DIN[3]选择性地导通第三对搜寻线中的搜寻线SLn[3]或搜寻线SL[3]，以将搜寻字值DIN[3]和存储单元C[3，1]～C[3，4]所储存的数据状态进行比对。
换言之，耦接于同一对搜寻线的存储单元共用多工电路中的同一个。例如，耦接于搜寻线SLn[1]和SL[1]的存储单元C[1，1]～C[1，4]共用多工电路U[1]。耦接于搜寻线SLn[2]和SL[2]的存储单元C[2，1]～C[2,4]共用多工电路U[2]。耦接于搜寻线SLn[3]和SL[3]的存储单元C[3，1]～C[3，4]共用多工电路U[3]。也就是说，存储单元C[1，1]～C[1，4]中任一者所储存的数据状态与搜寻字值DIN[1]进行比对，存储单元C[2，1]～C[2，4]中任一者所储存的数据状态与搜寻字值DIN[2]进行比对，存储单元C[3，1]～C[3，4]中任一者所储存的数据状态与搜寻字值DIN[3]进行比对。
具体而言，关于存储单元的详细电路请参考图3A。图3A是根据本发明内容的部分实施例绘示一种多工电路142和存储单元122的电路示意图。如图3A所示，存储单元122包含二个整流元件122a和122b、二个电阻元件Ra和Rb、以及输出端N1。值得说明的是，图2的存储单元阵列120中的任一个存储单元122皆可由图3A中的存储单元122据以实施。为了便于说明起见，图3A中所绘示的存储单元122所耦接的搜寻线SLn[k]、SL[k]和匹配线ML[j]没有指明数字索引是代表存储单元阵列120中不特定的存储单元122所相应耦接的搜寻线和匹配线。
如图3A所示，结构上，多工电路142通过一对搜寻线SLn[k]和SL[k]耦接存储单元122。存储单元122的输出端N1耦接匹配线ML[j]。具体而言，耦接于同一对搜寻线的存储单元122的电阻元件Ra和整流元件122a串联于搜寻线SLn[k]和存储单元122的输出端N1之间。耦接于同一对搜寻线的存储单元122的电阻元件Rb和整流元件122b串联于搜寻线SL[k]和存储单元的输出端N1之间。换言之，同一个存储单元122的电阻元件Ra和整流元件122a串联于同一对搜寻线的搜寻线SLn[k]和此存储单元122的输出端N1之间。同一个存储单元122的电阻元件Rb和整流元件122b串联于同一对搜寻线的搜寻线SL[k]和此存储单元的输出端N1之间。
举例来说，在部分实施例中，如图3A所示，电阻元件Ra的第一端耦接搜寻线SLn[k]，电阻元件Ra的第二端耦接整流元件122a的第一端，整流元件122a的第二端耦接输出端N1。电阻元件Rb的第一端耦接搜寻线SL[k]，电阻元件Rb的第二端耦接整流元件122b的第一端，整流元件122b的第二端耦接输出端N1。
在其他部分实施例中，如图3B所示，整流元件122a的第一端耦接搜寻线SLn[k]，整流元件122a的第二端耦接电阻元件Ra的第一端，电阻元件Ra的第二端耦接输出端N1。整流元件122b的第一端耦接搜寻线SL[k]，整流元件122b的第二端耦接电阻元件Rb的第一端，电阻元件Rb的第二端耦接输出端N1。
值得注意的是，在其他部分实施例中，搜寻线SLn[k]和输出端N1之间可如图3A所示，而搜寻线SL[k]和输出端N1之间可如图3B所示。或者，搜寻线SLn[k]和输出端N1之间可如图3B所示，而搜寻线SL[k]和输出端N1之间可如图3A所示。
此外，在本发明中，整流元件122a和122b可由如图4所示的二极管元件Dia和Dib来实作。举例来说，二极管元件Dia和Dib可为p-n结二极管(p-n junction)、肖特基二极管(schottky diode)、双向定限开关(ovonic threshold switch)或莫特绝缘体(Mottinsulator)等等。
操作上，存储单元122中的电阻元件Ra和Rb经配置用来储存代表数据状态的第一位值和第二位值。具体而言，电阻元件Ra的电阻值代表第一位值。电阻元件Rb的电阻值代表第二位值。在本发明文件中，低电阻值代表逻辑值“1”，高电阻值代表逻辑值“2”。
在部分实施例中，存储单元122可以储存两种数据状态中之一。两种数据状态包含数据状态“0”和数据状态“1”。代表不同数据状态“0”或“1”的存储单元122的电阻元件Ra和Rb分别的电阻值高低如表一所示。
Figure BDA0002106567850000081
表一
当存储单元122储存的数据状态为“0”，电阻元件Ra的电阻值设定为低，其代表的第一位值具有逻辑值“1”，电阻元件Rb的电阻值设定为高，其代表的第二位值具有逻辑值“0”。
当存储单元122的数据状态为“1”，电阻元件Ra的电阻值设定为高，其代表的第一位值具有逻辑值“0”，电阻元件Rb的电阻值设定为低，其代表的第二位值具有逻辑值“1”。
此外，在其他部分实施例中，存储单元122可以储存三种数据状态中之一。三种数据状态包含数据状态“0”、数据状态“1”和数据状态“X”。代表不同数据状态“0”、“1”或“X”的存储单元122的电阻元件Ra和Rb分别的电阻值高低如表二所示。
Figure BDA0002106567850000091
表二
当存储单元122储存的数据状态为“0”，电阻元件Ra的电阻值设定为低，其代表的第一位值具有逻辑值“1”，电阻元件Rb的电阻值设定为高，其代表的第二位值具有逻辑值“0”。
当存储单元122的数据状态为“1”，电阻元件Ra的电阻值设定为高，其代表的第一位值具有逻辑值“0”，电阻元件Rb的电阻值设定为低，其代表的第二位值具有逻辑值“1”。
当存储单元122的数据状态为“X”，电阻元件Ra的电阻值设定为低，其代表的第一位值具有逻辑值“1”，电阻元件Rb的电阻值设定为低，其代表的第二位值具有逻辑值“1”。
请参考图5A。图5A是根据本发明内容的部分实施例绘示一种多工电路142和存储单元122的操作示意图。多工电路142用来根据搜寻字值DIN[k]选择性地导通相耦接的一对搜寻线中的第一搜寻线SLn[k]或第二搜寻线SL[k]，以将搜寻字值DIN[k]和存储单元122所储存的数据状态进行比对。
具体而言，在部分实施例中，如图5A所示，当搜寻字值DIN[k]为“1”时，多工电路142根据为“1”的搜寻字值DIN[k]将偏压BIA[k]通过对应于“1”的搜寻线SL[k]施加至存储单元122，而对应于“0”的搜寻线SLn[k]为空接(floating)状态。当搜寻字值DIN[k]为“0”时(图中未示)，多工电路142根据为“0”的搜寻字值DIN[k]将偏压BIA[k]通过对应于“0”的搜寻线SLn[k]施加至存储单元122，而对应于“1”的搜寻线SL[k]为空接状态。如此一来，接收到偏压BIA[k]的存储单元122便会根据相应的电阻元件Ra或Rb输出相应的输出电流Io至匹配线ML[j]。
在其他部分实施例中，如图5B所示，当搜寻字值DIN[k]为“1”时，多工电路142用来将正偏压BIA[k]通过搜寻线SL[k]施加至存储单元122，并用来将非正偏压INH[k]施加在对应于“0”的搜寻线SLn[k]。当搜寻字值DIN[k]为“0”时(图中未示)，多工电路142用来将正偏压BIA[k]通过搜寻线SLn[k]施加至存储单元122，并用来将非正偏压INH[k]施加在对应于“1”的搜寻线SL[k]。其中，非正偏压INH[k]可为负偏压或者近似于零的电压。如此一来，通过非正偏压INH[k]便能使得存储单元122中非对应的电阻元件和整流元件不会输出额外的电流至匹配线ML[j]，而造成输出电流Io不准确。
关于存储单元如何根据相应的电阻元件Ra或Rb输出相应的输出电流Io，请一并参考图5A和表三。
Figure BDA0002106567850000101
表三
如表三所示，在部分实施例中，由于存储单元122具有两个电阻元件Ra或Rb，当两个电阻元件Ra或Rb均被设置于高电阻值时，其储存的数据状态为禁能(disabled)。当存储单元122储存数据状态为禁能时，不论搜寻字值为何，均会输出低电流，视为比对不相符。
如图5A所示，当搜寻字值DIN[k]为“1”时，存储单元122中的电阻元件Rb将接收到偏压BIA[k]，且整流元件122a将使得偏压BIA[k]不会流过电阻元件Ra。由于偏压BIA[k]经过的电阻值越大则输出电流Io越小，而偏压BIA[k]经过的电阻值越小则输出电流Io越大。因此，当存储单元122中的数据状态为“0”时，电阻元件Rb为高电阻，输出电流Io为低电流，而当存储单元122中的数据状态为“1”时，电阻元件Rb为低电阻，输出电流Io为高电流。换言之，如表三所示，当搜寻字值为“1”时，输出电流Io的高低与电阻元件Rb的电阻值高低相反。因此，根据输出电流Io为高电流者便能判断此存储单元122中的数据状态与搜寻字值相符。另一方面，当输出电流Io为低电流时，便能判断此存储单元122中的数据状态与搜寻字值不符。
相似地，如图5A所示，当搜寻字值DIN[k]为“0”时，存储单元122中的电阻元件Ra将接收到偏压BIA[k]，且整流元件122b将使得偏压BIA[k]不会流过电阻元件Rb。因此，当存储单元122中的数据状态为“0”时，电阻元件Ra为低电阻，输出电流Io为高电流，而当存储单元122中的数据状态为“1”时，电阻元件Ra为高电阻，输出电流Io为低电流。换言之，如表三所示，当搜寻字值为“0”时，输出电流Io的高低与电阻元件Ra的电阻值高低相反。因此，根据输出电流Io为高电流者便能判断此存储单元122中的数据状态与搜寻字值相符。另一方面，当输出电流Io为低电流时，便能判断此存储单元122中的数据状态与搜寻字值不符。
由此可知，当存储单元自身所储存的数据状态与相应的搜寻字值相符时，此存储单元将输出高电流。反之，当存储单元自身所储存的数据状态与相应的搜寻字值不相符时，此存储单元将输出低电流。
如此一来，通过存储单元122中的电阻元件Ra和Rb分别储存相应第一位值和第二位值以代表不同数据状态，并通过多工电路142根据搜寻字值为“1”将偏压BIA[k]通过搜寻线SL[k]施加至存储单元122中的电阻元件Rb，或根据搜寻字值为“0”将偏压BIA[k]通过搜寻线SLn[k]施加至存储单元122中的电阻元件Ra，便能根据相应的输出电流Io得知存储单元122的数据状态是否与搜寻字值相符。此外，通过整流元件122a和122b，便能确保不会有漏电流从非施加偏压侧的电阻元件流出。
请回头参考图2。如图2所示，当搜寻字值DIN[1]为“1”时，多工电路U[1]导通搜寻线SL[1]以将偏压BIA[1]通过搜寻线SL[1]施加至存储单元C[1，1]～C[1，4]，以分别比对存储单元C[1，1]～C[1，4]各自的第二位值和搜寻字值DIN[1]是否相符。反之，当搜寻字值DIN[1]为“0”时，多工电路U[1]导通搜寻线SLn[1]以将偏压BIA[1]通过搜寻线SLn[1]施加至存储单元C[1，1]～C[1，4]，以分别比对存储单元C[1，1]～C[1，4]各自的第一位值和搜寻字值DIN[1]是否相符。
举例来说，假设搜寻字值DIN[1]～DIN[3]为“1”、“0”、“1”，而存储单元C[1，1]～C[3，1]分别储存的数据状态为“1”、“1”、“0”。根据表三，存储单元C[1，1]～C[3，1]的输出电流分别为“高”、“低”、“低”，因此，匹配线ML[1]所接收到来自存储单元C[1，1]～C[3，1]的电流总和的读取电流值OUT[1]为一单位大小。
依此类推，假设存储单元C[1，2]～C[3，2]、C[1，3]～C[3，3]、C[1，4]～C[3，4]分别储存的数据状态为“1”、“0”、“1”和“1”、“1”、“1”和“0”、“0”、“0”，则存储单元C[1，2]～C[3，2]、C[1，3]～C[3，3]、C[1，4]～C[3，4]的输出电流分别为“高”、“高”、“高”和“高”、“低”、“高”和“低”、“高”、“低”。因此，匹配线ML[2]～ML[4]所接收到的读取电流值OUT[2]～OUT[4]分别为三、二、一单位大小。
如此一来，探测电路160根据自匹配线ML[1]～ML[4]所接收到的读取电流值OUT[1]～OUT[4]中最大者(即，三单位大小的读取电流值OUT[2])作为搜寻结果RS输出，便能找到符合搜寻数据DIN为“101”的存储单元C[1，2]～C[3，2]。
请参考图6。图6是根据本发明内容的部分实施例绘示一种内容可定址存储器100a的立体示意图。在部分实施例中，图2中的内容可定址存储器100可由图6中的内容可定址存储器100a据以实施。在图6的实施例中，与图2的实施例相似的元件是以相同的元件符号表示。如图6所示，包含在第一区域A1中的搜寻线SL[1]～SL[3]可设置于基板或第一导电层上。包含在第二区域A2中传输搜寻字值DIN[1]～DIN[3]的传输线、多工电路和匹配线ML[1]、ML[2]可设置于第二导电层上。包含在第三区域A3中的搜寻线SLn[1]～SLn[3]可设置于第三导电层上。在部分实施例中，导电层可为多晶硅材料、金属材料或其他导电材料制成。而搜寻线、匹配线、传输线或其他连接线可由在导体层中铺设图案化的金属导线据以实施。
请参考图7。图7是根据本发明内容的其他部分实施例绘示另一种内容可定址存储器100b的立体示意图。在部分实施例中，图2中的内容可定址存储器100可由图7中的内容可定址存储器100b据以实施。在图7的实施例中，与图2的实施例相似的元件是以相同的元件符号表示。如图7所示，包含在第一区域A1中的传输搜寻字值DIN[1]～DIN[3]的传输线、多工电路和搜寻线SL[1]～SL[3]可设置于基板或第一导电层上。包含在第二区域A2中匹配线ML[1]、ML[2]可设置于第二导电层上。包含在第三区域A3中的搜寻线SLn[1]～SLn[3]可设置于第三导电层上。
值得注意的是，上述图1～图7所描述的内容可定址存储器100的电路结构及/或操作，在其他部分实施例中，亦可使用于其他型态的存储器中，本发明内容并不以此为限。
虽然本发明将所公开的方法示出和描述为一系列的步骤或事件，但是应当理解，所示出的这些步骤或事件的顺序不应解释为限制意义。例如，部分步骤可以以不同顺序发生和/或与除了本发明所示和/或所描述的步骤或事件以外的其他步骤或事件同时发生。另外，实施本发明所描述的一个或多个形式或实施例时，并非所有于此示出的步骤皆为必需。此外，本发明中的一个或多个步骤亦可能在一个或多个分离的步骤和/或阶段中执行。
需要说明的是，在不冲突的情况下，在本发明内容各个附图、实施例及实施例中的特征与电路可以相互组合。附图中所绘示的电路仅用来示例，是简化以使说明简洁并便于理解，并非用来限制本发明。此外，上述各实施例中的各个装置、单元及元件可以由各种类型的数位或类比电路实现，亦可分别由不同的集成电路芯片实现，或整合至单一芯片。上述仅为例示，本发明内容并不以此为限。
综上所述，本发明通过应用上述各个实施例中，通过存储单元122中的电阻元件Ra和Rb分别储存相应第一位值和第二位值以代表不同数据状态，并通过多工电路142根据搜寻字值为“1”或“0”将偏压BIA[k]施加至存储单元122中的电阻元件Ra或Rb，便能根据相应的输出电流Io得知存储单元122的数据状态是否与搜寻字值相符。此外，通过整流元件122a和122b，便能确保不会有漏电流从非施加偏压侧的电阻元件流出。
虽然本发明内容已以实施方式公开如上，然其并非用来限定本发明内容，所属技术领域普通技术人员在不脱离本发明内容的精神和范围内，当可作各种更动与润饰，因此本发明内容的保护范围当视随附的权利要求书所界定的为准。

Claims (10)

1.一种存储器，包含：
一存储单元阵列，包含多个存储单元，这些存储单元中的任一者包含：
一输出端；
一第一整流元件和一第二整流元件；以及
一第一电阻元件和一第二电阻元件，该二个电阻元件经配置以储存代表一数据状态的二个位值；
多条匹配线，该多条匹配线分别耦接这些存储单元的这些输出端；以及
多对搜寻线，该多对搜寻线分别耦接这些存储单元，该多对搜寻线中的任一者包含一第一搜寻线和一第二搜寻线，同一个存储单元的该第一电阻元件和该第一整流元件串联于同一对搜寻线的该第一搜寻线和该同一个存储单元的该输出端之间，同一个存储单元的该第二电阻元件和该第二整流元件串联于同一对搜寻线的该第二搜寻线和该同一个存储单元的该输出端之间。
2.根据权利要求1所述的存储器，其中该二个位值包含一第一位值和一第二位值，该数据状态包含一第一数据状态和一第二数据状态中之一，
该第一位值具有一第一逻辑值及该第二位值具有一第二逻辑值的情况下代表该第一数据状态，
该第一位值具有该第二逻辑值及该第二位值具有该第一逻辑值的情况下代表该第二数据状态。
3.根据权利要求1所述的存储器，其中该二个位值包含一第一位值和一第二位值，该数据状态包含一第一数据状态、一第二数据状态和一第三数据状态中之一，
该第一位值具有一第一逻辑值及该第二位值具有一第二逻辑值的情况下代表该第一数据状态，
该第一位值具有该第二逻辑值及该第二位值具有该第一逻辑值的情况下代表该第二数据状态，
该第一位值具有该第一逻辑值及该第二位值具有该第一逻辑值的情况下代表该第三数据状态。
4.根据权利要求1所述的存储器，更包含：
多个多工电路，该多个多工电路分别耦接该多对搜寻线，该多个多工电路用来根据一搜寻数据选择性地导通该多对搜寻线中相应的该第一搜寻线或该第二搜寻线。
5.根据权利要求4所述的存储器，其中耦接于同一对搜寻线的这些存储单元共用该多个多工电路中的同一个。
6.根据权利要求4所述的存储器，其中该搜寻数据包含多个搜寻字值，这些搜寻字值中任一者包含一第一逻辑值和一第二逻辑值中之一，
当该多个搜寻字值之一为该第一逻辑值时，该多个多工电路中的相应一个导通该第一搜寻线，
当该多个搜寻字值之一为该第二逻辑值时，该多个多工电路中的相应一个导通该第二搜寻线。
7.根据权利要求4所述的存储器，其中该搜寻数据包含多个搜寻字值，这些搜寻字值中任一者包含一第一逻辑值和一第二逻辑值中之一，
当该多个搜寻字值之一为该第一逻辑值时，该多个多工电路中的相应一个输出一正偏压至该第一搜寻线并输出一非正偏压至该第二搜寻线，
当该多个搜寻字值之一为该第二逻辑值时，该多个多工电路中的相应一个输出该正偏压至该第二搜寻线并输出该非正偏压至该第一搜寻线。
8.根据权利要求1所述的存储器，其中该第一电阻元件的一第一端耦接该第一搜寻线，该第一电阻元件的一第二端耦接该第一整流元件的一第一端，该第一整流元件的一第二端耦接该输出端，该第二电阻元件的一第一端耦接该第二搜寻线，该第二电阻元件的一第二端耦接该第二整流元件的一第一端，该第二整流元件的一第二端耦接该输出端。
9.根据权利要求1所述的存储器，其中该第一整流元件的一第一端耦接该第一搜寻线，该第一整流元件的一第二端耦接该第一电阻元件的一第一端，该第一电阻元件的一第二端耦接该输出端，该第二整流元件的一第一端耦接该第二搜寻线，该第二整流元件的一第二端耦接该第二电阻元件的一第一端，该第二电阻元件的一第二端耦接该输出端。
10.一种存储器的操作方法，包含：
配置多个存储单元各自的一第一电阻元件和一第二电阻元件的阻值以储存代表一数据状态的二个位值；
多个多工电路分别接收一搜寻数据的多个搜寻字值并根据该多个搜寻字值分别输出一偏压至多对搜寻线中的一第一搜寻线或一第二搜寻线；
通过该第一搜寻线或该第二搜寻线分别提供该偏压至该多个存储单元中的该第一电阻元件或该第二电阻元件，以产生一读取电流值至多条匹配线中相应一者；以及
探测该读取电流值以输出代表这些搜寻字值中之一与该数据状态是否匹配的一搜寻结果。
CN201910557686.7A 2019-06-21 2019-06-25 存储器与其操作方法 Active CN112116938B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/448,025 US10741244B1 (en) 2019-06-21 2019-06-21 Memory and operating method thereof
US16/448,025 2019-06-21

Publications (2)

Publication Number Publication Date
CN112116938A true CN112116938A (zh) 2020-12-22
CN112116938B CN112116938B (zh) 2023-04-14

Family

ID=71993996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910557686.7A Active CN112116938B (zh) 2019-06-21 2019-06-25 存储器与其操作方法

Country Status (2)

Country Link
US (1) US10741244B1 (zh)
CN (1) CN112116938B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI766706B (zh) * 2020-08-26 2022-06-01 旺宏電子股份有限公司 三態內容可定址記憶體以及用於其之決策產生方法
US11776618B2 (en) * 2021-11-08 2023-10-03 Macronix International Co., Ltd. Memory device with in-memory searching array and operation method thereof for implementing finite state machine

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090323384A1 (en) * 2008-06-30 2009-12-31 Chung Hon Lam High density content addressable memory using phase change devices
US7738274B1 (en) * 2007-10-15 2010-06-15 T-Ram Semiconductor, Inc. Content-addressable memory architecture
US7739445B1 (en) * 2004-06-11 2010-06-15 Srinivasan Venkatachary Circuit, apparatus, and method for extracting multiple matching entries from a content addressable memory (CAM) device
CN101770788A (zh) * 2008-12-29 2010-07-07 旺宏电子股份有限公司 一种存储装置与用以操作此装置的方法
US20100265748A1 (en) * 2009-04-21 2010-10-21 Lam Chung H High density ternary content addressable memory
CN102326207A (zh) * 2009-02-24 2012-01-18 国际商业机器公司 用于提高内容可寻址存储器中感测容限的编码技术
CN102341863A (zh) * 2009-03-06 2012-02-01 国际商业机器公司 使用相变器件的三元内容可寻址存储器
JP2015185197A (ja) * 2014-03-25 2015-10-22 国立大学法人東北大学 不揮発性連想メモリセル及び不揮発性連想メモリ
US20160372197A1 (en) * 2015-06-09 2016-12-22 Freescale Semiconductor, Inc. Ternary content addressable memory (tcam) with magnetic tunnel junction (mtj) devices
US20170163534A1 (en) * 2015-12-04 2017-06-08 Wisconsin Alumni Research Foundation High Density Content Addressable Memory
CN106847320A (zh) * 2017-02-13 2017-06-13 中国联合网络通信集团有限公司 内容地址存储器及其处理方法
CN107945830A (zh) * 2016-10-12 2018-04-20 复旦大学 一种非易失三态内容寻址存储器及其寻址方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230649B2 (en) 2014-01-20 2016-01-05 National Tsing Hua University Non-volatile ternary content-addressable memory 4T2R cell with RC-delay search
WO2016193947A1 (en) * 2015-06-05 2016-12-08 King Abdullah University Of Science And Technology Resistive content addressable memory based in-memory computation architecture

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7739445B1 (en) * 2004-06-11 2010-06-15 Srinivasan Venkatachary Circuit, apparatus, and method for extracting multiple matching entries from a content addressable memory (CAM) device
US7738274B1 (en) * 2007-10-15 2010-06-15 T-Ram Semiconductor, Inc. Content-addressable memory architecture
US20090323384A1 (en) * 2008-06-30 2009-12-31 Chung Hon Lam High density content addressable memory using phase change devices
CN101770788A (zh) * 2008-12-29 2010-07-07 旺宏电子股份有限公司 一种存储装置与用以操作此装置的方法
CN102326207A (zh) * 2009-02-24 2012-01-18 国际商业机器公司 用于提高内容可寻址存储器中感测容限的编码技术
CN102341863A (zh) * 2009-03-06 2012-02-01 国际商业机器公司 使用相变器件的三元内容可寻址存储器
US20100265748A1 (en) * 2009-04-21 2010-10-21 Lam Chung H High density ternary content addressable memory
JP2015185197A (ja) * 2014-03-25 2015-10-22 国立大学法人東北大学 不揮発性連想メモリセル及び不揮発性連想メモリ
US20160372197A1 (en) * 2015-06-09 2016-12-22 Freescale Semiconductor, Inc. Ternary content addressable memory (tcam) with magnetic tunnel junction (mtj) devices
US20170163534A1 (en) * 2015-12-04 2017-06-08 Wisconsin Alumni Research Foundation High Density Content Addressable Memory
CN107945830A (zh) * 2016-10-12 2018-04-20 复旦大学 一种非易失三态内容寻址存储器及其寻址方法
CN106847320A (zh) * 2017-02-13 2017-06-13 中国联合网络通信集团有限公司 内容地址存储器及其处理方法

Also Published As

Publication number Publication date
CN112116938B (zh) 2023-04-14
US10741244B1 (en) 2020-08-11

Similar Documents

Publication Publication Date Title
US10706923B2 (en) Resistive random-access memory for exclusive NOR (XNOR) neural networks
JP5885307B2 (ja) ジョセフソン磁気ランダムアクセスメモリシステムおよび方法
CN111985607B (zh) 运用于类神经网络系统的乘积累加电路的相关控制电路
KR101622817B1 (ko) 저항 메모리 센싱 방법 및 디바이스
CN112116938B (zh) 存储器与其操作方法
TW567507B (en) Hybrid resistive cross point memory cell arrays and methods of making the same
US8004873B2 (en) Resistance change memory device
US20050237845A1 (en) Data storage device and method of forming the same
EP1339066A1 (en) Voltage biasing method of a resistive cross point memory cell arrray during sensing
US20050007833A1 (en) Memory cell strings
US8885379B2 (en) High speed magnetic random access memory-based ternary CAM
US20060039191A1 (en) System and method for reading a memory cell
WO2017142542A1 (en) Linear transformation accelerators
US2907000A (en) Double base diode memory
EP2766907A1 (en) Select device for cross point memory structures
KR101136038B1 (ko) 데이터 저장 디바이스, 메모리 셀 판독 동작 수행 방법 및시스템
CN107039062B (zh) 存储器件及其操作方法
CN108615812B (zh) 一种基于记忆二极管的三态内容寻址存储器
US6836422B1 (en) System and method for reading a memory cell
US10310940B2 (en) Method for extending lifetime of resistive change memory and data storage system using the same
Koo Integrate circuit content addressable memories
TWI690923B (zh) 記憶體與其操作方法
WO2022150939A1 (zh) 用于差分输出电压的模数转换器以及模数转换方法
US20220270683A1 (en) Computer and calculation method using memristor array
WO2006041430A1 (en) Data storage device and method of forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant