CN112100105A - 一种兼容单双cpu工作模式且支持热插拔的服务器系统 - Google Patents

一种兼容单双cpu工作模式且支持热插拔的服务器系统 Download PDF

Info

Publication number
CN112100105A
CN112100105A CN202010925302.5A CN202010925302A CN112100105A CN 112100105 A CN112100105 A CN 112100105A CN 202010925302 A CN202010925302 A CN 202010925302A CN 112100105 A CN112100105 A CN 112100105A
Authority
CN
China
Prior art keywords
ocp
prsnt
riser
hot plug
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010925302.5A
Other languages
English (en)
Inventor
李纪伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202010925302.5A priority Critical patent/CN112100105A/zh
Publication of CN112100105A publication Critical patent/CN112100105A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G06F11/325—Display of status information by lamps or LED's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Abstract

本发明涉及服务器技术领域，提供一种兼容单双CPU工作模式且支持热插拔的服务器系统，包括CPU1和CPU0；在单CPU工作模式下，CPU1和CPU0下均挂载一个OCP Riser A，在双CPU工作模式下，主板搭载一张OCP Riser B，两个OCP Riser A以及OCP Riser B挂载一个OCP3.0NIC；OCP Riser A和OCP Riser B的Bif[2:0]用于配置PCIe带宽；主板上设有用于及既支持单CPU工作模式又支持双CPU工作模式的热插拔控制装置，从而实现实现NIC在单双CPU工作模式的兼容，以及单双CPU工作模式下NIC的热插拔操作，提升服务器的功能。

Description

一种兼容单双CPU工作模式且支持热插拔的服务器系统
技术领域
本发明属于服务器技术领域，尤其涉及一种兼容单双CPU工作模式且支持热插拔的服务器系统。
背景技术
随着互联网的快速发展，不同客户对服务器有不同的配置需求，但服务器日益紧张的空间对设计者提出了强有力的挑战。当前，Open Compute Project制定新一代的OCPNIC设计规范即OCP3.0，用于满足服务器对网络控制设备的高密度集成。
当前服务器基本仅支持单张Single-Host OCP3.0 NIC、且不支持热插拔操作；当用户根据实际业务需求更换OCP设备时只能关机断电，对基于庞大数据库的业务势必造成灾难性后果。这对服务器客户、终端用户而言，都是无法接受的。
发明内容
针对现有技术中的缺陷，本发明提供了一种兼容单双CPU工作模式且支持热插拔的服务器系统，旨在解决现有技术中当前服务器基本仅支持单张Single-Host OCP3.0NIC、且不支持热插拔操作；当用户根据实际业务需求更换OCP设备时只能关机断电，对基于庞大数据库的业务势必造成灾难性后果的问题。
本发明所提供的技术方案是：一种兼容单双CPU工作模式且支持热插拔的服务器系统，包括设置在主板上的CPU1和CPU0；
在单CPU工作模式下，所述CPU1和CPU0下均挂载一个OCP Riser A，且两个OCPRiser A均挂载一个网口接口控制器OCP3.0 NIC，在双CPU工作模式下，所述主板搭载一张OCP Riser B，且所述OCP Riser B挂载一个网口接口控制器OCP3.0 NIC；
所述OCP Riser A和OCP Riser B的Bif[2:0]用于配置既支持单CPU工作模式又支持双CPU工作模式的PCIe带宽；
所述主板上设有用于及既支持所述单CPU工作模式又支持双CPU工作模式的热插拔控制装置。
作为一种改进的方案，在所述单CPU工作模式下，所述CPU1和CPU0的工作带宽为X16，所述OCP Riser A的Bif[2:0]为000，将所述OCP Riser A的Bif[2:0]下拉至GND；
在所述双CPU工作模式下，所述CPU1和CPU0的工作带宽均为X8，所述OCP Riser B的Bif[2:0]为001，将所述OCP Riser B的Bif[2:0]下拉至GND，Bif[0]上拉至P3V3_STBY。
作为一种改进的方案，所述热插拔控制装置包括一个与门、两组SPDT切换开关和两个扩展芯片，其中，两组SPDT切换开关与两个扩展芯片一一对应，且两个扩展芯片与CPU1、CPU0一一对应，所述与门分别与每一组所述SPDT切换开关连接，且所述与门设有两个选择信号，分别记为选择信号OCP0_Type和选择信号OCP1_Type；
其中，当所述选择信号OCP0_Type和选择信号OCP1_Type均为高电平时，所述OCPRiser A端悬空，主板端上拉至P3V3_STBY，所述服务器系统处于单CPU工作模式；
当所述选择信号OCP0_Type、选择信号OCP1_Type有一个为低电平，另一个为高电平时，所述OCP Riser B端下拉至GND，主板端上拉至P3V3_STBY，所述服务器系统处于双CPU工作模式。
作为一种改进的方案，在所述单CPU工作模式下，所述选择信号OCP0_Type和选择信号OCP1_Type均为高电平，经过所述与门的与操作后的信号OCP_Type仍为高电平，两个所述扩展芯片的三个地址引脚均配置为110，所述SPDT切换开关为所述扩展芯片提供地址输入。
作为一种改进的方案，在所述双CPU工作模式下，所述OCP Riser B端下拉至GND，主板端上拉至P3V3_STBY，所述选择信号OCP0_Type、选择信号OCP1_Type有一个为低电平、另一个为高电平，所述OCP Riser B挂载在选择信号为低电平的一侧，且通过所述与门操作后的信号OCP_Type为低电平，两个所述扩展芯片的三个地址引脚均配置为001，所述SPDT切换开关为所述扩展芯片提供地址输入。
作为一种改进的方案，所述热插拔控制装置包括两个扩展芯片和与两个所述扩展芯片对应连接的逻辑可编程控制器CPLD，两个所述扩展芯片与CPU1、CPU0一一对应，所述逻辑可编程控制器CPLD获取PRSNT_N、Button信号，并将所述PRSNT_N、Button信号透传给两个所述扩展芯片，所述主板根据所述PRSNT_N、Button信号进行网口接口控制器OCP3.0 NIC的热插拔处理。
作为一种改进的方案，在所述单CPU工作模式下，执行所述逻辑可编程控制器CPLD获取PRSNT_N、Button信号，并将所述PRSNT_N、Button信号透传给两个所述扩展芯片，所述主板根据所述PRSNT_N、Button信号进行网口接口控制器OCP3.0 NIC的热插拔处理的步骤。
作为一种改进的方案，在所述双CPU工作模式下，当网口接口控制器OCP3.0 NIC位于CPU0侧时，将热插拔button、PRSNT_N信号先发送至逻辑可编程控制器CPLD，所述逻辑可编程控制器CPLD首先将PRSNT_N信号发送给CPU1侧的扩展芯片，然后按照固定延时的方式将PRSNT_N信号发送给CPU0侧的扩展芯片，主板根据PRSNT_N、Button的电平变化，分别进行CPU0、CPU1下网口接口控制器OCP3.0 NIC的热插拔处理；
当网口接口控制器OCP3.0 NIC位于CPU1侧时，将热插拔button、PRSNT_N信号先发送至逻辑可编程控制器CPLD，所述逻辑可编程控制器CPLD首先将PRSNT_N信号发送给CPU0侧的扩展芯片，然后按照固定延时的方式将PRSNT_N信号发送给CPU1侧的扩展芯片，主板根据PRSNT_N、Button的电平变化，分别进行CPU0、CPU1下网口接口控制器OCP3.0 NIC的热插拔处理。
作为一种改进的方案，所述热插拔控制装置包括两个缓冲器以及分别挂载在每一个缓冲器上的与门和扩展芯片；
所述缓冲器的引脚input预留下拉电阻，默认状态下网口接口控制器OCP3.0 NIC的LED灯为熄灭状态，所述缓冲器的引脚OE_N由OCPx_PRSNT_N控制，确保只有安装网口接口控制器OCP3.0 NIC的位置，LED灯才受控制，其中，OCPx_PRSNT_N由对应OCPx_PRSNT0/1/2/3_N“与”操作后的信号。
作为一种改进的方案，在双CPU工作模式下：
当所述网口接口控制器OCP3.0 NIC安装在物理位置CPU0侧时，信号OCP0_PRSNT_N为低、信号OCP1_PRSNT_N为高，当进行热插拔操作时，OCP0_Hot_Plug_LED与缓冲器Buffer的引脚input的OCP0_PWR_LED行为表现一致，OCP1_Hot_Plug_LED将一直处于熄灭状态；
当所述网口接口控制器OCP3.0 NIC安装在物理位置CPU1侧时，OCP0_PRSNT_N为高、OCP0_PRSNT_N为低，当进行热插拔操作时，信号OCP0_Hot_Plug_LED将一直处于熄灭状态，信号OCP1_Hot_Plug_LED与缓冲器Buffer的引脚input的OCP1_PWR_LED行为表现一致。
在本发明实施例中，兼容单双CPU工作模式且支持热插拔的服务器系统包括CPU1和CPU0；在单CPU工作模式下，CPU1和CPU0下均挂载一个OCP Riser A，在双CPU工作模式下，所述主板搭载一张OCP Riser B，两个OCP Riser A以及OCP Riser B挂载一个网口接口控制器OCP3.0 NIC；所述OCP Riser A和OCP Riser B的Bif[2:0]用于配置既支持单CPU工作模式又支持双CPU工作模式的PCIe带宽；所述主板上设有用于及既支持所述单CPU工作模式又支持双CPU工作模式的热插拔控制装置，从而实现实现NIC在单双CPU工作模式的兼容，以及单双CPU工作模式下NIC的热插拔操作，提升服务器的功能。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中，类似的元件或部分一般由类似的附图标记标识。附图中，各元件或部分并不一定按照实际的比例绘制。
图1是本发明提供的单CPU工作模式下的带宽配置示意图；
图2和图3分别是本发明提供的双CPU工作模式下的带宽配置示意图；
图4是本发明提供的单CPU工作模式下的扩展芯片的地址配置示意图；
图5和图6分别是本发明提供的双CPU工作模式下的扩展芯片的地址配置示意图；
图7是本发明提供的单CPU工作模式下的可编程逻辑控制器CPLD的逻辑实现示意图；
图8和图9分别是本发明提供的双CPU工作模式下的可编程逻辑控制器CPLD的逻辑实现示意图；
图10和图11分别是本发明提供的双CPU工作模式下LED灯的逻辑实现示意图。
具体实施方式
下面将结合附图对本发明技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本发明的、技术方案，因此只作为示例，而不能以此来限制本发明的保护范围。
在本发明实施例中，兼容单双CPU工作模式且支持热插拔的服务器系统包括设置在主板上的CPU1和CPU0；
在单CPU工作模式(Single-Host)下，所述CPU1和CPU0下均挂载一个OCP Riser A，且两个OCP Riser A均挂载一个网口接口控制器OCP3.0 NIC，在双CPU工作模式(Socket-Direct)下，所述主板搭载一张OCP Riser B，且所述OCP Riser B挂载一个网口接口控制器OCP3.0 NIC；
所述OCP Riser A和OCP Riser B的Bif[2:0]用于配置既支持单CPU工作模式又支持双CPU工作模式的PCIe带宽；
所述主板上设有用于及既支持所述单CPU工作模式又支持双CPU工作模式的热插拔控制装置。
在该实施例中，通过OCP Riser A和OCP Riser B的Bif[2:0]进行PCIe带宽的配置，通过热插拔控制装置实现热插拔的处理。
在本发明实施例中，热插拔控制装置的结构下述有详细说明：
作为本发明的一个实施例，结合图1所示，在所述单CPU工作模式下，系统可同时支持2张网口接口控制器OCP3.0 NIC,主板通过4C+连接器与OCP Riser A(金手指)互联，Riser A的4C+连接器上安装网口接口控制器OCP3.0NIC。
在CPU一侧，CPU0/1的PCIe root Port3分别作为2张网口接口控制器OCP3.0 NIC的single upstream，BIOS code中将默认配置为X16；
该CPU1和CPU0的工作带宽为X16，所述OCP Riser A的Bif[2:0]为000，将所述OCPRiser A的Bif[2:0]下拉至GND；因2张卡均独立工作，用户可根据自身需求选择安装2个OCPRiser A或1个OCP Riser A。
结合图2和图3所示，服务器系统可支持1张OCP3.0 NIC,主板通过4C+连接器与OCPRiser B(金手指，无PCIe信号)互联，OCP Riser B的4C+连接器上安装OCP3.0 NIC。CPU0/1的PCIe0/1/2资源均引出至X8 Slimline Connector，任何PCIe X8均可通过cable去到OCPRiser B上的2个X8Slimline，(每颗CPU各出一组X8)作为双CPU工作模式的Upstream；
在CPU一侧，Slimline连接器定义了配置CPU一侧PCIe BandWidth的ID pin：00/01对应配置X16、10对应配置X8、11对应配置X4，PCH根据侦测的ID配置对应的CPU PCIe Port带宽：OCP对应的Port均配置为X8；当搭配其他配置(X16 Slot、X4 NVMe)，可根据ID灵活配置带宽；
在所述双CPU工作模式下，所述CPU1和CPU0的工作带宽均为X8，所述OCP Riser B的Bif[2:0]为001，将所述OCP Riser B的Bif[2:0]下拉至GND，Bif[0]上拉至P3V3_STBY。
在本发明实施例中，图2的OCP3.0 NIC安装在CPU0对应的位置(此时，CPU1 PE3将去到Riser板的PCIe X16 Slot，充分利用PCIe资源)，图3的OCP3.0 NIC安装在CPU1对应的位置(CPU0 PE3将去到Riser板的PCIe X16Slot，充分利用PCIe资源)。
作为本发明的另一个实施例，热插拔控制装置包括一个与门、两组SPDT切换开关和两个扩展芯片，其中，两组SPDT切换开关与两个扩展芯片一一对应，且两个扩展芯片与CPU1、CPU0一一对应，所述与门分别与每一组所述SPDT切换开关连接，且所述与门设有两个选择信号，分别记为选择信号OCP0_Type和选择信号OCP1_Type；
其中，当所述选择信号OCP0_Type和选择信号OCP1_Type均为高电平时，所述OCPRiser A端悬空，主板端上拉至P3V3_STBY，所述服务器系统处于单CPU工作模式；
当所述选择信号OCP0_Type、选择信号OCP1_Type有一个为低电平，另一个为高电平时，所述OCP Riser B端下拉至GND，主板端上拉至P3V3_STBY，所述服务器系统处于双CPU工作模式。
在该实施例中，该扩展芯片为PCA9555，图中以PCA9555为例进行说明；
其中，如图4所示，在所述单CPU工作模式下，所述选择信号OCP0_Type和选择信号OCP1_Type均为高电平，经过所述与门的与操作后的信号OCP_Type仍为高电平，两个所述扩展芯片的三个地址引脚均配置为110，所述SPDT切换开关为所述扩展芯片提供地址输入，即：使用SPDT切换开关进行切换，OCP_TYPE作为sel pin，高电平时，SPDT切换开关的输入端B0会赋值至输出端A，作为地址pin的输入端；
如图6所示，在所述双CPU工作模式下，所述OCP Riser B端下拉至GND，主板端上拉至P3V3_STBY，所述选择信号OCP0_Type、选择信号OCP1_Type有一个为低电平、另一个为高电平，所述OCP Riser B挂载在选择信号为低电平的一侧，且通过所述与门操作后的信号OCP_Type为低电平，两个所述扩展芯片的三个地址引脚均配置为001，所述SPDT切换开关为所述扩展芯片提供地址输入，即：使用SPDT切换开关进行切换，OCP Riser B(NIC)安装在OCP0的物理位置，OCP_TYPE作为sel pin，低电平，SPDT切换开关的输入端B1会赋值至输出端A，作为地址pin的输入端，PCA9555地址均被配置为001(与CPU PCIe Port0C/0D对应)；如图6所示：OCP Riser B(NIC)安装在OCP1的物理位置上，同理类推。作为本发明的另一个实施例，热插拔控制装置包括两个扩展芯片和与两个所述扩展芯片对应连接的逻辑可编程控制器CPLD，两个所述扩展芯片与CPU1、CPU0一一对应，所述逻辑可编程控制器CPLD获取PRSNT_N、Button信号，并将所述PRSNT_N、Button信号透传给两个所述扩展芯片，所述主板根据所述PRSNT_N、Button信号进行网口接口控制器OCP3.0NIC的热插拔处理。
如图7所示，在所述单CPU工作模式下，执行所述逻辑可编程控制器CPLD获取PRSNT_N、Button信号，并将所述PRSNT_N、Button信号透传给两个所述扩展芯片，所述主板根据所述PRSNT_N、Button信号进行网口接口控制器OCP3.0 NIC的热插拔处理的步骤；
如图8所示，在所述双CPU工作模式下，当网口接口控制器OCP3.0 NIC位于CPU0侧时，将热插拔button、PRSNT_N信号先发送至逻辑可编程控制器CPLD，所述逻辑可编程控制器CPLD首先将PRSNT_N信号发送给CPU1侧的扩展芯片，然后按照固定延时的方式将PRSNT_N信号发送给CPU0侧的扩展芯片，主板根据PRSNT_N、Button的电平变化，分别进行CPU0、CPU1下网口接口控制器OCP3.0 NIC的热插拔处理；
如图9所示，当网口接口控制器OCP3.0 NIC位于CPU1侧时，将热插拔button、PRSNT_N信号先发送至逻辑可编程控制器CPLD，所述逻辑可编程控制器CPLD首先将PRSNT_N信号发送给CPU0侧的扩展芯片，然后按照固定延时的方式将PRSNT_N信号发送给CPU1侧的扩展芯片，主板根据PRSNT_N、Button的电平变化，分别进行CPU0、CPU1下网口接口控制器OCP3.0 NIC的热插拔处理。
作为本发明的另一个实施例，，所述热插拔控制装置包括两个缓冲器以及分别挂载在每一个缓冲器上的与门和扩展芯片；
所述缓冲器的引脚input预留下拉电阻，默认状态下网口接口控制器OCP3.0 NIC的LED灯为熄灭状态，所述缓冲器的引脚OE_N由OCPx_PRSNT_N控制，确保只有安装网口接口控制器OCP3.0 NIC的位置，LED灯才受控制，其中，OCPx_PRSNT_N由对应OCPx_PRSNT0/1/2/3_N“与”操作后的信号。
在双CPU工作模式下：
如图10所示，当所述网口接口控制器OCP3.0 NIC安装在物理位置CPU0侧时，信号OCP0_PRSNT_N为低、信号OCP1_PRSNT_N为高，当进行热插拔操作时，OCP0_Hot_Plug_LED与缓冲器Buffer的引脚input的OCP0_PWR_LED行为表现一致，OCP1_Hot_Plug_LED将一直处于熄灭状态；
如图11所示，当所述网口接口控制器OCP3.0 NIC安装在物理位置CPU1侧时，OCP0_PRSNT_N为高、OCP0_PRSNT_N为低，当进行热插拔操作时，信号OCP0_Hot_Plug_LED将一直处于熄灭状态，信号OCP1_Hot_Plug_LED与缓冲器Buffer的引脚input的OCP1_PWR_LED行为表现一致。
本发明实施例能够根据BIF[2:0]灵活的配置带宽模式、以支持单CPU工作模式和双CPU工作模式；并能够根据PCIe Card热插拔的规范实现热插拔功能，满足服务器正常工作时更换OCP3.0 NIC。这极大增加服务器的应用范围，满足客户的不同需求。
以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。

Claims (10)

1.一种兼容单双CPU工作模式且支持热插拔的服务器系统，其特征在于，包括设置在主板上的CPU1和CPU0；
在单CPU工作模式下，所述CPU1和CPU0下均挂载一个OCP Riser A，且两个OCP Riser A均挂载一个网口接口控制器OCP3.0 NIC，在双CPU工作模式下，所述主板搭载一张OCPRiser B，且所述OCP Riser B挂载一个网口接口控制器OCP3.0 NIC；
所述OCP Riser A和OCP Riser B的Bif[2:0]用于配置既支持单CPU工作模式又支持双CPU工作模式的PCIe带宽；
所述主板上设有用于及既支持所述单CPU工作模式又支持双CPU工作模式的热插拔控制装置。
2.根据权利要求1所述的兼容单双CPU工作模式且支持热插拔的服务器系统，其特征在于，在所述单CPU工作模式下，所述CPU1和CPU0的工作带宽为X16，所述OCP Riser A的Bif[2:0]为000，将所述OCP Riser A的Bif[2:0]下拉至GND；
在所述双CPU工作模式下，所述CPU1和CPU0的工作带宽均为X8，所述OCP Riser B的Bif[2:0]为001，将所述OCP Riser B的Bif[2:0]下拉至GND，Bif[0]上拉至P3V3_STBY。
3.根据权利要求1所述的兼容单双CPU工作模式且支持热插拔的服务器系统，其特征在于，所述热插拔控制装置包括一个与门、两组SPDT切换开关和两个扩展芯片，其中，两组SPDT切换开关与两个扩展芯片一一对应，且两个扩展芯片与CPU1、CPU0一一对应，所述与门分别与每一组所述SPDT切换开关连接，且所述与门设有两个选择信号，分别记为选择信号OCP0_Type和选择信号OCP1_Type；
其中，当所述选择信号OCP0_Type和选择信号OCP1_Type均为高电平时，所述OCP RiserA端悬空，主板端上拉至P3V3_STBY，所述服务器系统处于单CPU工作模式；
当所述选择信号OCP0_Type、选择信号OCP1_Type有一个为低电平，另一个为高电平时，所述OCP Riser B端下拉至GND，主板端上拉至P3V3_STBY，所述服务器系统处于双CPU工作模式。
4.根据权利要求3所述的兼容单双CPU工作模式且支持热插拔的服务器系统，其特征在于，在所述单CPU工作模式下，所述选择信号OCP0_Type和选择信号OCP1_Type均为高电平，经过所述与门的与操作后的信号OCP_Type仍为高电平，两个所述扩展芯片的三个地址引脚均配置为110，所述SPDT切换开关为所述扩展芯片提供地址输入。
5.根据权利要求3所述的兼容单双CPU工作模式且支持热插拔的服务器系统，其特征在于，在所述双CPU工作模式下，所述OCP Riser B端下拉至GND，主板端上拉至P3V3_STBY，所述选择信号OCP0_Type、选择信号OCP1_Type有一个为低电平、另一个为高电平，所述OCPRiser B挂载在选择信号为低电平的一侧，且通过所述与门操作后的信号OCP_Type为低电平，两个所述扩展芯片的三个地址引脚均配置为001，所述SPDT切换开关为所述扩展芯片提供地址输入。
6.根据权利要求1所述的兼容单双CPU工作模式且支持热插拔的服务器系统，其特征在于，所述热插拔控制装置包括两个扩展芯片和与两个所述扩展芯片对应连接的逻辑可编程控制器CPLD，两个所述扩展芯片与CPU1、CPU0一一对应，所述逻辑可编程控制器CPLD获取PRSNT_N、Button信号，并将所述PRSNT_N、Button信号透传给两个所述扩展芯片，所述主板根据所述PRSNT_N、Button信号进行网口接口控制器OCP3.0 NIC的热插拔处理。
7.根据权利要求6所述的兼容单双CPU工作模式且支持热插拔的服务器系统，其特征在于，在所述单CPU工作模式下，执行所述逻辑可编程控制器CPLD获取PRSNT_N、Button信号，并将所述PRSNT_N、Button信号透传给两个所述扩展芯片，所述主板根据所述PRSNT_N、Button信号进行网口接口控制器OCP3.0 NIC的热插拔处理的步骤。
8.根据权利要求6所述的兼容单双CPU工作模式且支持热插拔的服务器系统，其特征在于，在所述双CPU工作模式下，当网口接口控制器OCP3.0 NIC位于CPU0侧时，将热插拔button、PRSNT_N信号先发送至逻辑可编程控制器CPLD，所述逻辑可编程控制器CPLD首先将PRSNT_N信号发送给CPU1侧的扩展芯片，然后按照固定延时的方式将PRSNT_N信号发送给CPU0侧的扩展芯片，主板根据PRSNT_N、Button的电平变化，分别进行CPU0、CPU1下网口接口控制器OCP3.0 NIC的热插拔处理；
当网口接口控制器OCP3.0 NIC位于CPU1侧时，将热插拔button、PRSNT_N信号先发送至逻辑可编程控制器CPLD，所述逻辑可编程控制器CPLD首先将PRSNT_N信号发送给CPU0侧的扩展芯片，然后按照固定延时的方式将PRSNT_N信号发送给CPU1侧的扩展芯片，主板根据PRSNT_N、Button的电平变化，分别进行CPU0、CPU1下网口接口控制器OCP3.0 NIC的热插拔处理。
9.根据权利要求1所述的兼容单双CPU工作模式且支持热插拔的服务器系统，其特征在于，所述热插拔控制装置包括两个缓冲器以及分别挂载在每一个缓冲器上的与门和扩展芯片；
所述缓冲器的引脚input预留下拉电阻，默认状态下网口接口控制器OCP3.0 NIC的LED灯为熄灭状态，所述缓冲器的引脚OE_N由OCPx_PRSNT_N控制，确保只有安装网口接口控制器OCP3.0 NIC的位置，LED灯才受控制，其中，OCPx_PRSNT_N由对应OCPx_PRSNT0/1/2/3_N“与”操作后的信号。
10.根据权利要求9所述的兼容单双CPU工作模式且支持热插拔的服务器系统，其特征在于，在双CPU工作模式下：
当所述网口接口控制器OCP3.0 NIC安装在物理位置CPU0侧时，信号OCP0_PRSNT_N为低、信号OCP1_PRSNT_N为高，当进行热插拔操作时，OCP0_Hot_Plug_LED与缓冲器Buffer的引脚input的OCP0_PWR_LED行为表现一致，OCP1_Hot_Plug_LED将一直处于熄灭状态；
当所述网口接口控制器OCP3.0 NIC安装在物理位置CPU1侧时，OCP0_PRSNT_N为高、OCP0_PRSNT_N为低，当进行热插拔操作时，信号OCP0_Hot_Plug_LED将一直处于熄灭状态，信号OCP1_Hot_Plug_LED与缓冲器Buffer的引脚input的OCP1_PWR_LED行为表现一致。
CN202010925302.5A 2020-09-06 2020-09-06 一种兼容单双cpu工作模式且支持热插拔的服务器系统 Withdrawn CN112100105A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010925302.5A CN112100105A (zh) 2020-09-06 2020-09-06 一种兼容单双cpu工作模式且支持热插拔的服务器系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010925302.5A CN112100105A (zh) 2020-09-06 2020-09-06 一种兼容单双cpu工作模式且支持热插拔的服务器系统

Publications (1)

Publication Number Publication Date
CN112100105A true CN112100105A (zh) 2020-12-18

Family

ID=73757465

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010925302.5A Withdrawn CN112100105A (zh) 2020-09-06 2020-09-06 一种兼容单双cpu工作模式且支持热插拔的服务器系统

Country Status (1)

Country Link
CN (1) CN112100105A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102662903A (zh) * 2012-03-31 2012-09-12 浪潮电子信息产业股份有限公司 一种通过cpld或fpga实现pcie设备热插拔的方法
CN210534769U (zh) * 2019-10-22 2020-05-15 中科可控信息产业有限公司 一种ocp网卡热插拔装置
CN111400217A (zh) * 2020-02-29 2020-07-10 苏州浪潮智能科技有限公司 一种ocp转接卡及计算机设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102662903A (zh) * 2012-03-31 2012-09-12 浪潮电子信息产业股份有限公司 一种通过cpld或fpga实现pcie设备热插拔的方法
CN210534769U (zh) * 2019-10-22 2020-05-15 中科可控信息产业有限公司 一种ocp网卡热插拔装置
CN111400217A (zh) * 2020-02-29 2020-07-10 苏州浪潮智能科技有限公司 一种ocp转接卡及计算机设备

Similar Documents

Publication Publication Date Title
CN107015928B (zh) 用以切换多个接口的系统及其方法及用以切换总线的系统
CN100444145C (zh) Pci express链路的动态重新配置
US11775464B2 (en) Computer system and a computer device
CN101398801B (zh) 扩展内部集成电路总线的方法及装置
US9524262B2 (en) Connecting expansion slots
CN112069107A (zh) 一种可自动识别外插卡的服务器板卡及外插卡自动识别方法
CN101639821B (zh) 一种具有内容冗余链路的服务器smbus接口芯片
JP2013084266A (ja) サーバー及びそのシリアルインタフェース切換回路
CN109213717B (zh) 国产飞腾处理器的双桥片架构
CN117149674A (zh) 一种用于嵌入式实时场景的多主机PCIe互联结构
CN112100105A (zh) 一种兼容单双cpu工作模式且支持热插拔的服务器系统
CN104933001A (zh) 一种基于RapidIO技术的双控制器数据通信方法
Hanawa et al. Pearl: Power-aware, dependable, and high-performance communication link using pci express
CN114020669A (zh) 一种基于cpld的i2c链路系统及服务器
CN112463684A (zh) 一种多系统ocp转接系统及ocp设备热插拔方法
CN107704403B (zh) 一种优化主背板信号传输的装置及方法
CN220438930U (zh) 一种接口扩展装置
CN117407347B (zh) 一种PCIe转接芯片及其控制方法与电子设备
CN220475065U (zh) 一种基于监控网络安全设备的接口转换装置
JP2008171291A (ja) 高速シリアルインタフェース対応の配線方式
US7467252B2 (en) Configurable I/O bus architecture
CN112445657B (zh) 一种支持排除故障的电路切换方法及系统
TW202224391A (zh) 雷霆裝置模組及與該雷霆裝置模組整合之具有根聯合體元件之電子裝置
CN112732627A (zh) 一种ocp装置和服务器
CN113868162A (zh) 一种多gpu架构模式的切换系统及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20201218

WW01 Invention patent application withdrawn after publication