CN112087135A - 一种应用于llc变换器的多模式调制芯片 - Google Patents

Abstract

本发明涉及一种应用于LLC变换器的多模式调制芯片，第一输入端口、第二输入端口、外接电容连接端口、输入电压端口、接地端口、第一输出端口、第二输出端口、VCO模块、BURST模式控制模块、PSM模块、驱动模块、第一MOS管、第二MOS管、第三MOS管和第四MOS管。该多模式调制芯片将PFM、PSM和BURST三种控制模式进行了有机结合，输入电压由低到高依次采用变频、移相和BURST控制，解决了单种控制方式下变换器在宽输入电压范围内开关频率变化宽、效率难以优化的问题，集成度高，可靠性好，为电路的优化设计提供了控制；同时将功率管也集成到芯片内部，提高了芯片的工作效率，有利于LLC变换器系统整体功率密度的提高，提高了LLC变换器的输出范围，适用于高功率密度变换器。

Description

一种应用于LLC变换器的多模式调制芯片

技术领域

本发明属于电源管理芯片技术领域，具体涉及一种应用于LLC变换器的多模式调制芯片。

背景技术

电源管理芯片广泛应用于现代电子产品，其不仅应用在电源电路，在其它的电路应用也很普遍，如液晶显示器的背光电路、日光灯等。开关电源与变压器相比具有效率高、稳性好、体积小等优点。

现有谐振型直流—直流开关电源芯片，包括PFM(Pulse frequency modulation，脉冲频率调制)芯片和FSM(Finite State Machine，有限状态机)芯片；其中，PFM芯片主要通过改变开关频率来控制输出电压，这种方法存在开关频率变化范围大、轻载环流功率大、磁性元件参数及反馈控制环路设计困难等问题；FSM芯片主要通过改变相移角来控制输出电压，其存在开关管的ZVS(Zero Voltage Switch，零电压开关)范围窄、重载时谐振电流峰值大、环流损耗严重的问题。在轻载情况下burst(打嗝)模式是较多采用的一种控制策略，该策略一方面可以保持输出电压在规格范围内，另一方面减小了轻载下的输入功率，提高了轻载下的效率。然而打嗝模式会带来输出电压纹波变大，这在一些应用，例如服务器电源、PC电源等是无法接受的。将PFM、PSM以及BURST模式集成在一种芯片上，可以拓宽谐振型直流—直流开关电源的输入范围以及整体效率，而由于开发难度大，多种调制模式集成在一个芯片上的技术几乎一片空白。

无锡中感微电子股份有限公司在其专利申请文件“一种PWM/PFM控制电路”公开了一种PWM/PFM控制电路。其包括反馈电路、误差放大器、PWM比较器、振荡器和振荡器频率控制电路。反馈电路采样一电源转换电路的输出电压并形成反映输出电压的反馈电压；误差放大器基于一基准电压和反馈电压的误差得到误差放大电压；振荡器产生三角波振荡信号；所述PWM比较器用于比较三角波振荡信号和误差放大电压以输出控制信号；振荡器频率控制电路基于误差放大电压输出相应的电流信号给振荡器，振荡器基于电流信号调节所述振荡器的充电电流的大小，以改变所述振荡器输出的三角波振荡信号的频率。与现有技术相比，该专利中的PWM/PFM控制电路不仅可以实现PFM到PWM的连续切换过渡，而且还可以进一步降低PFM模式下的频率最低值。但是，该电路存在不足之处：该电路只集成了两种调制方法，输入电压的范围有限，而且该电路只能应用于半桥电路。

刘圆圆发表的“基于模糊PID控制的商用电磁炉控制系统设计”论文中提出了一种Boost(升压)型宽电压范围输入LLC谐振变换器。其采用模糊PID(proportional-integral-derivative，比例积分微分)复合控制，并结合PWM和PFM两种调功方式，功率输出的误差波动范围在±5％内，进而输出功率达到95％以上，在一定程度上提高了输出功率。但其开关频率低，且功率开关管没有和控制电路集成在一起，不利于功率密度的提高。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种应用于LLC变换器的多模式调制芯片。本发明要解决的技术问题通过以下技术方案实现：

本发明实施例提供了一种应用于LLC变换器的多模式调制芯片，包括：第一输入端口、第二输入端口、外接电容连接端口、输入电压端口、接地端口、第一输出端口、第二输出端口、VCO模块、BURST模式控制模块、PSM模块、驱动模块、第一MOS管、第二MOS管、第三MOS管和第四MOS管，其中，

所述VCO模块的第一输入端与所述第一输入端口连接，所述VCO模块的第二输入端与所述外接电容连接端口连接，所述VCO模块的第一输出端与所述BURST模式控制模块的第一输入端连接，所述VCO模块的第二输出端与所述PSM模块的第一输入端连接；所述BURST模式控制模块的第二输入端与所述第一输入端口连接，所述BURST模式控制模块的第一输出端与所述PSM模块的第一输入端连接，所述BURST模式控制模块的第二输出端与所述PSM模块的第二输入端连接；所述PSM模块的第一输出端与所述驱动模块的第一输入端连接，所述PSM模块的第二输出端与所述驱动模块的第二输入端连接；所述驱动模块的第一输出端连接所述第一MOS管的栅极，所述驱动模块的第二输出端连接所述第二MOS管的栅极，所述驱动模块的第三输出端连接所述第三MOS管的栅极，所述驱动模块的第四输出端连接所述第四MOS管的栅极；所述第一MOS管的漏极、所述第三MOS管的漏极与输入电压端口连接，所述第二MOS管的源极、所述第四MOS管的源极与所述接地端口连接，所述第一MOS管的源极、所述第二MOS管的漏极和所述第一输出端口连接，所述第三MOS管的源极、所述第四MOS管的漏极和所述第二输出端口连接；

所述VCO模块用于产生第一方波信号和第一三角波信号，并根据所述第一输入端口输入电压值的大小调节所述第一方波信号和所述第一三角波信号的频率，得到第二方波信号和第二三角波信号，实现PFM模式；

所述BURST模式控制模块用于在轻载情况下根据所述第一输入端口输入电压值的大小控制所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管的开启和关断，实现BURST模式；

所述PSM模块用于产生具有目标相移角的第三方波信号和第四方波信号，以使所述第一MOS管的栅极驱动信号和所述第四MOS管的栅极驱动信号之间产生相移角，同时使所述第二MOS管和所述第三MOS管的栅极驱动信号之间产生相移角；

所述驱动模块用于根据所述第三方波信号产生两个不重叠互补的方波信号以分别驱动所述第一MOS管和所述第二MOS管，并且根据所述第四方波信号产生两个不重叠互补的方波信号以分别驱动所述第三MOS管和所述第四MOS管。

在本发明的一个实施例中，所述第二方波信号的频率随所述第一输入端口输入电压值的增大而增大，且所述第二方波信号为占空比50％的方波；

所述第二三角波信号的频率与所述第二方波信号的频率相同。

在本发明的一个实施例中，所述目标相移角为0～180°，所述第三方波信号和所述第四方波信号的占空比均为50％。

在本发明的一个实施例中，所述第一MOS管和所述第三MOS管均为超前桥臂，所述第二MOS管和所述第四MOS管均为滞后桥臂。

在本发明的一个实施例中，所述VCO模块包括第一带隙基准模块、第一比较器、第二比较器、第一或非门、第二或非门、第一电流镜、第二电流镜、第三电流镜、三极管、电阻、MOS开关管，所述第一电流镜包括第一MOS管和第二MOS管，所述第二电流镜包括第三MOS管、第四MOS管和第八MOS管，所述第三电流镜包括第五MOS管和第六MOS管，所述MOS开关管包括第七MOS管，其中，

所述第一带隙基准模块的第一输出端与所述第一比较器的正相输入端连接，所述第一带隙基准模块的第二输出端与所述第二比较器的负相输入端连接，所述第一带隙基准模块的第三输出端与所述第二MOS管的漏极、所述第三MOS管的漏极、所述第三MOS管的栅极、所述第四MOS管的栅极和第八MOS管的栅极连接；所述第一比较器的负相输入端与所述第二比较器的正相输入端连接，所述第一比较器的输出端与所述第一或非门的第一输入端连接，所述第二比较器的输出端与所述第二或非门的第一输入端连接；所述第一或非门的第二输入端与所述第二或非门的输出端、所述第七MOS管的栅极连接且作为所述VCO模块的第一输出端，所述第二或非门的第二输入端与所述第一或非门的输出端连接；所述第一MOS管的源极与所述第二MOS管的源极连接，所述第一MOS管的栅极连接所述第一MOS管的漏极、所述第二MOS管的栅极和所述三极管的集电极；所述三极管的发射极与所述电阻的一端连接，所述三极管的基极与所述第一输入端口连接；所述电阻的另一端连接接地端；所述第三MOS管的源极、所述第四MOS管的源极、所述第八MOS管的源极连接接地端；所述第四MOS管的漏极连接所述第五MOS管的漏极、所述第五MOS管的栅极、所述第六MOS管的栅极；所述第五MOS管的源极连接所述第六MOS管的源极；所述第六MOS管的漏极连接所述第七MOS管的漏极和电容的一端且作为所述VCO模块的第二输出端，所述电容的另一端连接接地端；所述第七MOS管的源极连接所述第八MOS管的漏极。

在本发明的一个实施例中，所述BURST模式控制模块包括：第二带隙基准模块、第三比较器、第四比较器和第三或非门，其中，

所述第二带隙基准模块的第一输出端与所述第三比较器的负相输入端连接，所述第二带隙基准模块的第二输出端与所述第四比较器的负相输入端连接，所述第三比较器的正相输入端与所述第四比较器的正相输入端、所述第一输入端口连接，所述第三比较器的输出端与所述第三或非门的第一输入端连接，所述第三或非门的第二输入端与所述VCO模块的第一输出端连接，所述第三或非门的输出端作为所述BURST模式控制模块的第一输出端，所述第四比较器的输出端作为BURST模式控制模块的第二输出端。

在本发明的一个实施例中，所述PSM模块包括：第三带隙基准模块、第五比较器、第六比较器、第四或非门、第五或非门、RS触发器、第一D触发器、异或非门、反相器和波形整形模块，其中，

所述第三带隙基准模块的输出端与所述第六比较器的正相输入端连接，所述第六比较器的负相输入端与所述第五比较器的正相输入端、所述第一输入端口连接，所述第五比较器的负相输入端与所述VCO模块的第二输出端连接，所述第五比较器的输出端与所述第四或非门的第一输入端连接，所述第六比较器的输出端与所述第五或非门的第一输入端连接；所述第四或非门的第二输入端与所述BURST模式控制模块的第一输出端连接，所述第四或非门的输出端与所述RS触发器的复位端连接；所述第五或非门的第二输入端与所述反相器的输出端、所述第一D触发器的时钟端连接，所述第五或非门的输出端与所述RS触发器的置位端连接；所述反相器的输入端与所述BURST模式控制模块的第一输出端连接；所述RS触发器的反相输出端与所述异或非门的第一输入端连接；所述第一D触发器的输入端与所述第一D触发器的反相输出端、所述异或非门的第二输入端连接且作为所述PSM模块的第二输出端；所述异或非门的输出端与所述波形整形模块的第一输入端连接；所述波形整形模块的第二输入端与所述BURST模式控制模块的第二输出端连接，所述波形整形模块的输出端作为所述PSM模块的第一输出端。

在本发明的一个实施例中，所述波形整形模块包括：二选一数据选择器和第二D触发器，其中，

所述二选一数据选择器的第一输入端接收所述第一D触发器的反相输出端的输出信号，所述二选一数据选择器的第二输入端与所述异或非门的输出端连接，所述二选一数据选择器的第三输入端与所述BURST模式控制模块的第二输出端连接，所述二选一数据选择器的输出端与所述第二D触发器的输入端连接；

所述第二D触发器的时钟端接收所述RS触发器的反相输出端的输出信号，所述第二D触发器的输出端作为所述PSM模块的第一输出端。

在本发明的一个实施例中，所述驱动模块包括：第一死区模块、第二死区模块、第一缓冲级模块、第二缓冲级模块、第三缓冲级模块和第四缓冲级模块，其中，

所述第一死区模块的输入端与所述PSM模块的第一输出端连接，所述第一死区模块的第一输出端与所述第一缓冲级模块的输入端连接，所述第一死区模块的第二输出端与所述第二缓冲级模块的输入端连接；

所述第二死区模块的输入端与所述PSM模块的第二输出端连接，所述第二死区模块的第一输出端与所述第三缓冲级模块的输入端连接，所述第二死区模块的第二输出端与所述第四缓冲级模块的输入端连接；

所述第一缓冲级模块的输出端作为所述驱动模块的第一输出端，所述第二缓冲级模块的输出端作为所述驱动模块的第二输出端，所述第三缓冲级模块的输出端作为所述驱动模块的第三输出端，所述第四缓冲级模块的输出端作为所述驱动模块的第四输出端。

与现有技术相比，本发明的有益效果：

本发明的多模式调制芯片将PFM、PSM和BURST三种控制模式进行了有机结合，输入电压由低到高依次采用变频、移相和BURST控制，解决了单种控制方式下变换器在宽输入电压范围内开关频率变化宽、效率难以优化的问题，集成度高，可靠性好，为电路的优化设计提供了控制；同时将功率管也集成到芯片内部，提高了芯片的工作效率，有利于LLC变换器系统整体功率密度的提高，提高了LLC变换器的输出范围，适用于高功率密度变换器。

附图说明

图1为本发明实施例提供的一种应用于LLC变换器的多模式调制芯片；

图2为本发明实施例提供的一种应用于LLC变换器的多模式调制芯片中VCO模块示意图；

图3为本发明实施例提供的一种应用于LLC变换器的多模式调制芯片中BURST模式控制模块示意图；

图4为本发明实施例提供的一种应用于LLC变换器的多模式调制芯片中PSM模块示意图；

图5为本发明实施例提供的一种PSM模块中波形整形模块示意图；

图6为本发明实施例提供的一种应用于LLC变换器的多模式调制芯片中驱动模块示意图；

图7为本发明实施例提供的一种图应用于LLC变换器的多模式调制芯片的输出波形示意图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例一

请参见图1，图1为本发明实施例提供的一种应用于LLC变换器的多模式调制芯片。该多模式调制芯片包括第一输入端口CT、第二输入端口COM、外接电容连接端口Cap、输入电压端口V_IN、接地端口、第一输出端口HO、第二输出端口LO、VCO模块、BURST模式控制模块、PSM模块、驱动模块、第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4。

其中，VCO模块的第一输入端与第一输入端口CT连接，VCO模块的第二输入端与外接电容连接端口Cap连接，VCO模块的第一输出端与BURST模式控制模块的第一输入端连接，VCO模块的第二输出端与PSM模块的第一输入端连接；BURST模式控制模块的第二输入端与第一输入端口CT连接，BURST模式控制模块的第一输出端与PSM模块的第一输入端连接，BURST模式控制模块的第二输出端与PSM模块的第二输入端连接；PSM模块的第一输出端与驱动模块的第一输入端连接，PSM模块的第二输出端与驱动模块的第二输入端连接；驱动模块的第一输出端连接第一MOS管M1的栅极，驱动模块的第二输出端连接第二MOS管M2的栅极，驱动模块的第三输出端连接第三MOS管M3的栅极，驱动模块的第四输出端连接第四MOS管M4的栅极；第一MOS管M1的漏极、第三MOS管M3的漏极与输入电压端口V_IN连接，第二MOS管M2的源极、第四MOS管M4的源极与接地端口连接，第一MOS管M1的源极、第二MOS管M2的漏极和第一输出端口HO连接，第三MOS管M3的源极、第四MOS管M4的漏极和第二输出端口LO连接。

具体地，VCO模块用于产生第一方波信号和第一三角波信号，并根据第一输入端口CT输入电压值的大小调节第一方波信号和第一三角波信号的频率，得到第二方波信号A1和第二三角波信号A2，第二方波信号A1输入到BURST模式控制模块中，第二三角波信号A2输入到PSM模块中，从而实现PFM模式。BURST模式控制模块用于在轻载情况下根据第一输入端口CT输入电压值的大小控制第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4的开启和关断，实现BURST模式。PSM模块用于产生具有目标相移角的第三方波信号C1和第四方波信号C2，以使第一MOS管M1的栅极驱动信号和第四MOS管M4的栅极驱动信号之间产生相移角，同时使第二MOS管M2和第三MOS管M3的栅极驱动信号之间产生相移角。驱动模块用于根据第三方波信号C1产生两个不重叠互补的方波信号以分别驱动第一MOS管M1和第二MOS管M2，并且根据第四方波信号C2产生两个不重叠互补的方波信号以分别驱动第三MOS管M3和第四MOS管M4，从而增强其驱动能力。

请参见图2，图2为本发明实施例提供的一种应用于LLC变换器的多模式调制芯片中VCO模块示意图。VCO模块包括第一带隙基准模块、第一比较器comp1、第二比较器comp2、第一或非门nor1、第二或非门nor2、第一电流镜、第二电流镜、第三电流镜、三极管Q1、电阻R1、MOS开关管，第一电流镜包括第一MOS管M1和第二MOS管M2，第二电流镜包括第三MOS管M3、第四MOS管M4和第八MOS管M8，第三电流镜包括第五MOS管M5和第六MOS管M6，MOS开关管包括第七MOS管M7。其中，第一MOS管M1和第二MOS管M2为p沟道开关管，第三MOS管M3、第四MOS管M4和第八MOS管M8为N沟道开关管，第五MOS管M5和第六MOS管M6为P沟道开关管，第七MOS管M7为N沟道开关管。

第一带隙基准模块的第一输出端Vref1与第一比较器comp1的正相输入端连接，第一带隙基准模块的第二输出端Vref2与第二比较器comp2的负相输入端连接，第一带隙基准模块的第三输出端Iref与第二MOS管M2的漏极、第三MOS管M3的漏极、第三MOS管M3的栅极、第四MOS管M4的栅极和第八MOS管M8的栅极连接；第一比较器comp1的负相输入端与第二比较器comp2的正相输入端连接，第一比较器comp1的输出端与第一或非门nor1的第一输入端连接，第二比较器comp2的输出端与第二或非门nor2的第一输入端连接；第一或非门nor1的第二输入端与第二或非门nor2的输出端、第七MOS管M7的栅极连接且作为VCO模块的第一输出端，第二或非门nor2的第二输入端与第一或非门nor1的输出端连接；第一MOS管M1的源极与第二MOS管M2的源极连接，第一MOS管M1的栅极连接第一MOS管M1的漏极、第二MOS管M2的栅极和三极管Q1的集电极；三极管Q1的发射极与电阻R1的一端连接，三极管Q1的基极与第一输入端口CT连接；电阻R1的另一端连接接地端；第三MOS管M3的源极、第四MOS管M4的源极、第八MOS管M8的源极连接接地端；第四MOS管M4的漏极连接第五MOS管M5的漏极、第五MOS管M5的栅极、第六MOS管M6的栅极；第五MOS管M5的源极连接第六MOS管M6的源极；第六MOS管M6的漏极连接第七MOS管M7的漏极和电容Cap1的一端且作为VCO模块的第二输出端，电容Cap1的另一端连接接地端；第七MOS管M7的源极连接第八MOS管M8的漏极。

请参见图3，图3为本发明实施例提供的一种应用于LLC变换器的多模式调制芯片中BURST模式控制模块示意图。BURST模式控制模块包括：第二带隙基准模块、第三比较器comp3、第四比较器comp4和第三或非门nor3。

其中，第二带隙基准模块的第一输出端Vref3与第三比较器comp3的负相输入端连接，第二带隙基准模块的第二输出端Vref4与第四比较器comp4的负相输入端连接，第三比较器comp3的正相输入端与第四比较器comp4的正相输入端、第一输入端口CT连接，第三比较器comp3的输出端与第三或非门nor3的第一输入端连接，第三或非门nor3的第二输入端与VCO模块的第一输出端连接，第三或非门nor3的输出端作为BURST模式控制模块的第一输出端，第四比较器comp4的输出端作为BURST模式控制模块的第二输出端。

请参见图4，图4为本发明实施例提供的一种应用于LLC变换器的多模式调制芯片中PSM模块示意图。PSM模块包括：第三带隙基准模块、第五比较器comp5、第六比较器comp6、第四或非门nor4、第五或非门nor5、RS触发器、第一D触发器、异或非门XOR1、反相器INV1和波形整形模块buffer1，其中，

第三带隙基准模块的输出端与第六比较器comp6的正相输入端连接，第六比较器comp6的负相输入端与第五比较器comp5的正相输入端、第一输入端口CT连接，第五比较器comp5的负相输入端与VCO模块的第二输出端连接，第五比较器comp5的输出端与第四或非门nor4的第一输入端连接，第六比较器comp6的输出端与第五或非门nor5的第一输入端连接；第四或非门nor4的第二输入端与BURST模式控制模块的第一输出端连接，第四或非门nor4的输出端与RS触发器的复位端S连接；第五或非门nor5的第二输入端与反相器INV1的输出端、第一D触发器的时钟端clk连接，第五或非门nor5的输出端与RS触发器的置位端R连接；反相器INV1的输入端与BURST模式控制模块的第一输出端连接；RS触发器的反相输出端Q与异或非门XOR1的第一输入端连接；第一D触发器的输入端D与第一D触发器的反相输出端Q、异或非门XOR1的第二输入端连接且作为PSM模块的第二输出端；异或非门XOR1的输出端与波形整形模块buffer1的第一输入端连接；波形整形模块buffer1的第二输入端与BURST模式控制模块的第二输出端连接，波形整形模块buffer1的输出端作为PSM模块的第一输出端。

请参见图5，图5为本发明实施例提供的一种PSM模块中波形整形模块示意图。波形整形模块buffer1包括二选一数据选择器MUX2_1和第二D触发器。

其中，二选一数据选择器MUX2_1的第一输入端接收第一D触发器的反相输出端Q的输出信号，二选一数据选择器MUX2_1的第二输入端与异或非门XOR1的输出端连接，二选一数据选择器MUX2_1的第三输入端与BURST模式控制模块的第二输出端连接，二选一数据选择器MUX2_1的输出端与第二D触发器的输入端D连接；第二D触发器的时钟端clk接收RS触发器的反相输出端Q的输出信号，第二D触发器的输出端作为PSM模块的第一输出端。

波形整形模块由D触发器和二选一数据选择器组成，主要用于消除异或非门输出信号的毛刺，并且根据BURST模式控制模块第二输出端的信号B2来确定是否使移相角置为0。

请参见图6，图6为本发明实施例提供的一种应用于LLC变换器的多模式调制芯片中驱动模块示意图。驱动模块包括：第一死区模块Deadtime1、第二死区模块Deadtime2、第一缓冲级模块、第二缓冲级模块、第三缓冲级模块和第四缓冲级模块。

其中，第一死区模块Deadtime1的输入端与PSM模块的第一输出端连接，第一死区模块Deadtime1的第一输出端与第一缓冲级模块的输入端连接，第一死区模块Deadtime1的第二输出端与第二缓冲级模块的输入端连接；第二死区模块Deadtime2的输入端与PSM模块的第二输出端连接，第二死区模块Deadtime2的第一输出端与第三缓冲级模块的输入端连接，第二死区模块Deadtime2的第二输出端与第四缓冲级模块的输入端连接；第一缓冲级模块的输出端作为驱动模块的第一输出端，第二缓冲级模块的输出端作为驱动模块的第二输出端，第三缓冲级模块的输出端作为驱动模块的第三输出端，第四缓冲级模块的输出端作为驱动模块的第四输出端。

请参见图7，图7为本发明实施例提供的一种图应用于LLC变换器的多模式调制芯片的输出波形示意图。图7在上述电路结构的基础上对电路工作过程作详细描述，其中，0μs-20μs为电路启动过程。

第一输入端口CT输入的电压控制VCO模块第一输出端的第二方波信号A1的频率，CT输入的电压越高，A1频率越高，A1为占空比50％的方波；第二三角波信号A2的频率与A1的频率相同；M1、M2、M3、M4的驱动信号S1、S2、S3、S4与A1的频率相同。

具体地，CT端输入电压的范围为0-5V；CT输入的电压为零时，驱动信号S1、S2、S3、S4频率为初始频率，由芯片外接电容Cap1决定。CT输入电压不为零时，随着CT输入电压升高，驱动信号S1、S2、S3、S4的频率也随之升高，当CT电压达到5V时驱动信号频率达到最高。图7中，20μs-50μs为PFM过程。

PSM模块输出端口信号为带有目标相移角的方波信号C1、C2，其占空比均为50％，第二输入端口COM输入的电压控制PSM模块第一输出端输出的第三方波信号C1和第二输出端输出的第四方波信号C2之间的相移角。超前桥臂驱动信号S1、S2和滞后桥臂驱动信号S3、S4之间的相移角等于C1和C2之间的相移角，其中，M2、M4为滞后桥臂，M1、M3为超前桥臂，目标相移角为0～180°。

具体地，COM输入电压小于1V时，超前桥臂驱动信号S1、S2和滞后桥臂驱动信号S3、S4同相。COM输入电压大于1V小于4V时，随着COM输入电压升高，超前桥臂驱动信号S1、S2和滞后桥臂驱动信号S3、S4之间的相移角逐渐增大，输入电压达到4V时相移角达到最大，即超前桥臂驱动信号S1、S2和滞后桥臂驱动信号S3、S4之间反相50μs-80μs为PSM过程。

COM输入电压大于4V小于5V时，为BURST模式的准备阶段，此时超前桥臂驱动信号S1、S2和滞后桥臂驱动信号S3、S4同相，80μs-82.5μs为BURST模式的准备过程。

COM输入电压大于5V小于6V时，进入BURST模式，此时超前桥臂驱动信号S1、S3保持低电平，即开关管M1、M3保持关断，滞后桥臂驱动信号S3、S4保持高电平，即开关管M2、M4保持开启，82.5μs-95μs为BURST模式。

当输入电压由低到高，根据第一输入端口CT和第二输入端口COM的电压依次采用PFM、PSM和BURST模式控制LLC变换器桥臂输出HO、LO，因此，降低了变换器在宽输入电压范围内的开关频率范围，提高变换器效率。

进一步地，请参见图3、图5和图7，BURST模式控制模块第一输出端口信号B1为打嗝方波，当CT输入电压高于一定值时不输出方波信号。具体地，当CT<Vref4时，BURST模式控制模块的第一输出端B1正常输出与A1频率相同的方波信号，B2为低电平信号，PSM模块正常输出带移相角的信号C1和C2。当Vref4<CT<Vref3时，BURST模式控制模块的第一输出端B1正常输出与A1频率相同的方波信号，B2为高电平信号，PSM模块输出的信号C1和C2之间相移角为0。当CT>Vref3时，BURST模式控制模块的第一输出端B1输出为低电平信号，B2为高电平信号，PSM模块输出的信号C1恒为低、C2恒为高。

本实施例解决了现有技术中缺少多种调制模式集成在一个芯片上的技术以及应用于谐振型直流—直流开关电源芯片的问题。

本实施例的多模式调制芯片将传统的PFM模式、PSM模式和BURST模式有机结合了起来，输入电压由低到高依次采用变频、移相和BURST控制，兼具了三者的优点，集成度高，可靠性好，为电路的优化设计提供了控制，解决了单种控制方式下变换器在宽输入电压范围内开关频率变化宽，效率难以优化的问题；并且将功率管也集成到芯片内部，提高了LLC变换器的输出范围，提高了芯片的工作效率，有利于LLC变换器系统整体功率密度的提高，适用于高功率密度变换器。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (9)

1.一种应用于LLC变换器的多模式调制芯片，其特征在于，包括：第一输入端口(CT)、第二输入端口(COM)、外接电容连接端口(Cap)、输入电压端口(V_IN)、接地端口、第一输出端口(HO)、第二输出端口(LO)、VCO模块、BURST模式控制模块、PSM模块、驱动模块、第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)和第四MOS管(M4)，其中，

所述VCO模块的第一输入端与所述第一输入端口(CT)连接，所述VCO模块的第二输入端与所述外接电容连接端口(Cap)连接，所述VCO模块的第一输出端与所述BURST模式控制模块的第一输入端连接，所述VCO模块的第二输出端与所述PSM模块的第一输入端连接；所述BURST模式控制模块的第二输入端与所述第一输入端口(CT)连接，所述BURST模式控制模块的第一输出端与所述PSM模块的第一输入端连接，所述BURST模式控制模块的第二输出端与所述PSM模块的第二输入端连接；所述PSM模块的第一输出端与所述驱动模块的第一输入端连接，所述PSM模块的第二输出端与所述驱动模块的第二输入端连接；所述驱动模块的第一输出端连接所述第一MOS管(M1)的栅极，所述驱动模块的第二输出端连接所述第二MOS管(M2)的栅极，所述驱动模块的第三输出端连接所述第三MOS管(M3)的栅极，所述驱动模块的第四输出端连接所述第四MOS管(M4)的栅极；所述第一MOS管(M1)的漏极、所述第三MOS管(M3)的漏极与输入电压端口(V_IN)连接，所述第二MOS管(M2)的源极、所述第四MOS管(M4)的源极与所述接地端口连接，所述第一MOS管(M1)的源极、所述第二MOS管(M2)的漏极和所述第一输出端口(HO)连接，所述第三MOS管(M3)的源极、所述第四MOS管(M4)的漏极和所述第二输出端口(LO)连接；

所述VCO模块用于产生第一方波信号和第一三角波信号，并根据所述第一输入端口(CT)输入电压值的大小调节所述第一方波信号和所述第一三角波信号的频率，得到第二方波信号(A1)和第二三角波信号(A2)，实现PFM模式；

所述BURST模式控制模块用于在轻载情况下根据所述第一输入端口(CT)输入电压值的大小控制所述第一MOS管(M1)、所述第二MOS管(M2)、所述第三MOS管(M3)和所述第四MOS管(M4)的开启和关断，实现BURST模式；

所述PSM模块用于产生具有目标相移角的第三方波信号(C1)和第四方波信号(C2)，以使所述第一MOS管(M1)的栅极驱动信号和所述第四MOS管(M4)的栅极驱动信号之间产生相移角，同时使所述第二MOS管(M2)和所述第三MOS管(M3)的栅极驱动信号之间产生相移角；

所述驱动模块用于根据所述第三方波信号(C1)产生两个不重叠互补的方波信号以分别驱动所述第一MOS管(M1)和所述第二MOS管(M2)，并且根据所述第四方波信号(C2)产生两个不重叠互补的方波信号以分别驱动所述第三MOS管(M3)和所述第四MOS管(M4)。

2.如权利要求1所述的应用于LLC变换器的多模式调制芯片，其特征在于，所述第二方波信号(A1)的频率随所述第一输入端口(CT)输入电压值的增大而增大，且所述第二方波信号(A1)为占空比50％的方波；

所述第二三角波信号(A2)的频率与所述第二方波信号(A1)的频率相同。

3.如权利要求1所述的应用于LLC变换器的多模式调制芯片，其特征在于，所述目标相移角为0～180°，所述第三方波信号(C1)和所述第四方波信号(C2)的占空比均为50％。

4.如权利要求1所述的应用于LLC变换器的多模式调制芯片，其特征在于，所述第一MOS管(M1)和所述第三MOS管(M3)均为超前桥臂，所述第二MOS管(M2)和所述第四MOS管(M4)均为滞后桥臂。

5.如权利要求1所述的应用于LLC变换器的多模式调制芯片，其特征在于，所述VCO模块包括第一带隙基准模块、第一比较器(comp1)、第二比较器(comp2)、第一或非门(nor1)、第二或非门(nor2)、第一电流镜、第二电流镜、第三电流镜、三极管(Q1)、电阻(R1)、MOS开关管，所述第一电流镜包括第一MOS管(M1)和第二MOS管(M2)，所述第二电流镜包括第三MOS管(M3)、第四MOS管(M4)和第八MOS管(M8)，所述第三电流镜包括第五MOS管(M5)和第六MOS管(M6)，所述MOS开关管包括第七MOS管(M7)，其中，

所述第一带隙基准模块的第一输出端(Vref1)与所述第一比较器(comp1)的正相输入端连接，所述第一带隙基准模块的第二输出端(Vref2)与所述第二比较器(comp2)的负相输入端连接，所述第一带隙基准模块的第三输出端(Iref)与所述第二MOS管(M2)的漏极、所述第三MOS管(M3)的漏极、所述第三MOS管(M3)的栅极、所述第四MOS管(M4)的栅极和第八MOS管(M8)的栅极连接；所述第一比较器(comp1)的负相输入端与所述第二比较器(comp2)的正相输入端连接，所述第一比较器(comp1)的输出端与所述第一或非门(nor1)的第一输入端连接，所述第二比较器(comp2)的输出端与所述第二或非门(nor2)的第一输入端连接；所述第一或非门(nor1)的第二输入端与所述第二或非门(nor2)的输出端、所述第七MOS管(M7)的栅极连接且作为所述VCO模块的第一输出端，所述第二或非门(nor2)的第二输入端与所述第一或非门(nor1)的输出端连接；所述第一MOS管(M1)的源极与所述第二MOS管(M2)的源极连接，所述第一MOS管(M1)的栅极连接所述第一MOS管(M1)的漏极、所述第二MOS管(M2)的栅极和所述三极管(Q1)的集电极；所述三极管(Q1)的发射极与所述电阻(R1)的一端连接，所述三极管(Q1)的基极与所述第一输入端口(CT)连接；所述电阻(R1)的另一端连接接地端；所述第三MOS管(M3)的源极、所述第四MOS管(M4)的源极、所述第八MOS管(M8)的源极连接接地端；所述第四MOS管(M4)的漏极连接所述第五MOS管(M5)的漏极、所述第五MOS管(M5)的栅极、所述第六MOS管(M6)的栅极；所述第五MOS管(M5)的源极连接所述第六MOS管(M6)的源极；所述第六MOS管(M6)的漏极连接所述第七MOS管(M7)的漏极和电容(Cap1)的一端且作为所述VCO模块的第二输出端，所述电容(Cap1)的另一端连接接地端；所述第七MOS管(M7)的源极连接所述第八MOS管(M8)的漏极。

6.如权利要求1所述的应用于LLC变换器的多模式调制芯片，其特征在于，所述BURST模式控制模块包括：第二带隙基准模块、第三比较器(comp3)、第四比较器(comp4)和第三或非门(nor3)，其中，

所述第二带隙基准模块的第一输出端(Vref3)与所述第三比较器(comp3)的负相输入端连接，所述第二带隙基准模块的第二输出端(Vref4)与所述第四比较器(comp4)的负相输入端连接，所述第三比较器(comp3)的正相输入端与所述第四比较器(comp4)的正相输入端、所述第一输入端口(CT)连接，所述第三比较器(comp3)的输出端与所述第三或非门(nor3)的第一输入端连接，所述第三或非门(nor3)的第二输入端与所述VCO模块的第一输出端连接，所述第三或非门(nor3)的输出端作为所述BURST模式控制模块的第一输出端，所述第四比较器(comp4)的输出端作为BURST模式控制模块的第二输出端。

7.如权利要求1所述的应用于LLC变换器的多模式调制芯片，其特征在于，所述PSM模块包括：第三带隙基准模块、第五比较器(comp5)、第六比较器(comp6)、第四或非门(nor4)、第五或非门(nor5)、RS触发器、第一D触发器、异或非门(XOR1)、反相器(INV1)和波形整形模块(buffer1)，其中，

所述第三带隙基准模块的输出端与所述第六比较器(comp6)的正相输入端连接，所述第六比较器(comp6)的负相输入端与所述第五比较器(comp5)的正相输入端、所述第一输入端口(CT)连接，所述第五比较器(comp5)的负相输入端与所述VCO模块的第二输出端连接，所述第五比较器(comp5)的输出端与所述第四或非门(nor4)的第一输入端连接，所述第六比较器(comp6)的输出端与所述第五或非门(nor5)的第一输入端连接；所述第四或非门(nor4)的第二输入端与所述BURST模式控制模块的第一输出端连接，所述第四或非门(nor4)的输出端与所述RS触发器的复位端(S)连接；所述第五或非门(nor5)的第二输入端与所述反相器(INV1)的输出端、所述第一D触发器的时钟端(clk)连接，所述第五或非门(nor5)的输出端与所述RS触发器的置位端(R)连接；所述反相器(INV1)的输入端与所述BURST模式控制模块的第一输出端连接；所述RS触发器的反相输出端(Q)与所述异或非门(XOR1)的第一输入端连接；所述第一D触发器的输入端(D)与所述第一D触发器的反相输出端(Q)、所述异或非门(XOR1)的第二输入端连接且作为所述PSM模块的第二输出端；所述异或非门(XOR1)的输出端与所述波形整形模块(buffer1)的第一输入端连接；所述波形整形模块(buffer1)的第二输入端与所述BURST模式控制模块的第二输出端连接，所述波形整形模块(buffer1)的输出端作为所述PSM模块的第一输出端。

8.如权利要求7所述的应用于LLC变换器的多模式调制芯片，其特征在于，所述波形整形模块(buffer1)包括：二选一数据选择器(MUX2_1)和第二D触发器，其中，

所述二选一数据选择器(MUX2_1)的第一输入端接收所述第一D触发器的反相输出端(Q)的输出信号，所述二选一数据选择器(MUX2_1)的第二输入端与所述异或非门(XOR1)的输出端连接，所述二选一数据选择器(MUX2_1)的第三输入端与所述BURST模式控制模块的第二输出端连接，所述二选一数据选择器(MUX2_1)的输出端与所述第二D触发器的输入端(D)连接；

所述第二D触发器的时钟端(clk)接收所述RS触发器的反相输出端(Q)的输出信号，所述第二D触发器的输出端作为所述PSM模块的第一输出端。

9.如权利要求1所述的应用于LLC变换器的多模式调制芯片，其特征在于，所述驱动模块包括：第一死区模块(Deadtime1)、第二死区模块(Deadtime2)、第一缓冲级模块、第二缓冲级模块、第三缓冲级模块和第四缓冲级模块，其中，

所述第一死区模块(Deadtime1)的输入端与所述PSM模块的第一输出端连接，所述第一死区模块(Deadtime1)的第一输出端与所述第一缓冲级模块的输入端连接，所述第一死区模块(Deadtime1)的第二输出端与所述第二缓冲级模块的输入端连接；

所述第二死区模块(Deadtime2)的输入端与所述PSM模块的第二输出端连接，所述第二死区模块(Deadtime2)的第一输出端与所述第三缓冲级模块的输入端连接，所述第二死区模块(Deadtime2)的第二输出端与所述第四缓冲级模块的输入端连接；

所述第一缓冲级模块的输出端作为所述驱动模块的第一输出端，所述第二缓冲级模块的输出端作为所述驱动模块的第二输出端，所述第三缓冲级模块的输出端作为所述驱动模块的第三输出端，所述第四缓冲级模块的输出端作为所述驱动模块的第四输出端。

Images