CN112071761A - 一种埋入基板芯片系统三维封装方法及结构 - Google Patents

一种埋入基板芯片系统三维封装方法及结构 Download PDF

Info

Publication number
CN112071761A
CN112071761A CN202010968442.0A CN202010968442A CN112071761A CN 112071761 A CN112071761 A CN 112071761A CN 202010968442 A CN202010968442 A CN 202010968442A CN 112071761 A CN112071761 A CN 112071761A
Authority
CN
China
Prior art keywords
chip
face
substrate
recess
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010968442.0A
Other languages
English (en)
Inventor
常健伟
周小磊
康文彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Luxshare Electronic Technology Kunshan Ltd
Original Assignee
Luxshare Electronic Technology Kunshan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Luxshare Electronic Technology Kunshan Ltd filed Critical Luxshare Electronic Technology Kunshan Ltd
Priority to CN202010968442.0A priority Critical patent/CN112071761A/zh
Publication of CN112071761A publication Critical patent/CN112071761A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例提供了一种埋入基板芯片系统三维封装方法及结构，通过先在基底的第一面形成通孔结构，再在基底的第二面形成第一凹槽并将芯片固定在第一凹槽内，使通孔结构和第一凹槽分别在基底的两个面加工，避免加工过程中相互影响。同时，先形成通孔结构可以避免形成通孔过程中的高温导致固定在第一凹槽中的芯片脱落或者移动。因此，本发明实施例的封装方法可以提高封装结构的可靠性。

Description

一种埋入基板芯片系统三维封装方法及结构
技术领域
本发明涉及半导体封装领域，尤其涉及一种埋入基板芯片系统三维封装方法及结构。
背景技术
电子封装已经成为半导体行业发展的一个重要方向，在近二十多年的封装技术发展过程中，高密度、小尺寸、低成本的封装要求成为封装的主流方向。
然而，现有的封装结构还有待完善。
发明内容
有鉴于此,本发明提供一种埋入基板芯片系统三维封装方法及结构，以优化封装结构，提高封装结构的可靠性。
第一方面，本发明实施例提供一种埋入基板芯片系统三维封装方法，所述方法包括：
提供基底，所述基底包括相对设置的第一面和第二面；
在所述第一面形成多个通孔结构，所述通孔结构包括形成在孔底部和侧壁的介质层和填充在所述介质层上的导电层；
在所述第一面上形成与所述通孔结构电连接的第一互连结构；
在所述第一面键合承载片，以保护所述第一面；
采用平坦化工艺减薄所述第二面，以露出所述导电层；
在所述第二面上形成第一凹槽；
在所述第一凹槽中放置至少一个芯片；
在所述第二面上形成钝化层，以覆盖所述芯片和所述第二面；
在所述钝化层上形成分别与所述通孔结构和所述芯片电连接的第二互连结构；以及
去除所述承载片。
优选地，所述在所述第一凹槽中放置至少一个芯片包括：
将第一芯片和第二芯片粘贴在所述第一凹槽的底部；所述第一芯片和所述第二芯片之间间隔预定距离。
优选地，所述方法还包括：
在所述第二面上形成第二凹槽；以及
将第三芯片粘贴在第二凹槽的底部。
优选地，所述第二凹槽设置在所述第一凹槽的一侧，部分通孔结构位于所述第一凹槽和所述第二凹槽之间。
优选地，所述第一芯片、第二芯片以及所述第三芯片分别为模拟集成电路芯片、数字集成电路芯片、数/模混合集成电路芯片或微机电系统芯片中的至少一种。
优选地，在所述第一面形成多个通孔结构包括：
刻蚀所述第一面，以形成多个孔；
在所述多个孔中形成覆盖所述孔底部和侧壁的介质层；以及
在所述介质层上填充导电材料，以形成导电层。
优选地，所述导电材料为钛、钽、铬、钨、铜、铝、镍、金或者导电胶中的至少一种。
优选地，所述第一凹槽和所述第二凹槽分别采用刻蚀工艺形成。
优选地，所述基底的材料为硅、玻璃、印制电路板、陶瓷、金刚石以及金属中的至少一种。
优选地，所述介质层的材料为二氧化硅、氮化硅、氮氧化硅或碳氧化硅中的至少一种。
优选地，所述在所述第一面键合承载片包括：
将所述承载片通过键合胶粘贴在所述第一面上；
其中，所述承载片为硅片、玻璃、金属或印制电路板。
第二方面，本发明实施例提供一种埋入基板芯片系统集成三维封装结构，所述封装结构包括：
基底，包括相对设置的第一面和第二面；
多个通孔结构，所述通孔结构包括贯穿所述基底的导电层和位于所述导电层和基底之间的介质层；
第一互连结构，形成在所述第一面上，且与所述导电层电连接；
第一凹槽，形成在第二面上；
芯片，设置在所述第一凹槽中；
钝化层，覆盖所述芯片和所述第二面；以及
第二互连结构，形成在所述钝化层中，且分别与所述通孔结构和所述芯片电连接。
优选地，所述芯片包括第一芯片和第二芯片；
所述第一芯片和所述第二芯片粘贴在所述第一凹槽的底部；所述第一芯片和所述第二芯片之间间隔预定距离。
优选地，所述封装结构还包括：
第二凹槽，形成在所述第二面上；以及
第三芯片，粘贴在所述第二凹槽的底部。
优选地，所述第一芯片、第二芯片以及所述第三芯片分别为模拟集成电路芯片、数字集成电路芯片、数/模混合集成电路芯片或微机电系统芯片中的至少一种。
优选地，所述第二凹槽设置在所述第一凹槽的一侧，部分通孔结构位于所述第一凹槽和所述第二凹槽之间。
优选地，所述基底的材料为硅、玻璃、印制电路板、陶瓷、金刚石或者金属中的至少一种。
优选地，所述导电层的材料为钛、钽、铬、钨、铜、铝、镍、金或者导电胶中的至少一种。
优选地，所述介质层的材料为二氧化硅、氮化硅、氮氧化硅或碳氧化硅中的至少一种。
优选地，所述第一凹槽和所述第二凹槽的形状分别为任意多边形，圆形或椭圆形。
优选地，所述通孔结构位于所述基底的孔中；
所述孔为垂直孔、台阶孔或者喇叭形孔。
本发明实施例提供了一种埋入基板芯片系统三维封装方法及结构，通过先在基底的第一面形成通孔结构，再在基底的第二面形成第一凹槽并将芯片固定在第一凹槽内，使通孔结构和第一凹槽分别在基底的两个面加工，避免加工过程中相互影响。同时，先形成通孔结构可以避免形成通孔过程中的高温导致固定在第一凹槽中的芯片脱落或者移动。因此，本发明实施例的封装方法可以提高封装结构的可靠性。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1是本发明第一实施例的埋入基板芯片系统三维封装方法的流程图；
图2-图11是本发明实施例的封装方法的各步骤形成的结构的示意性剖视图；
图12是本发明第二实施例的埋入基板芯片系统三维封装结构的示意图。
附图标记说明：
A第一芯片；B第二芯片；C第三芯片；10基底；11第一面；12第二面；20通孔结构；21介质层；22导电层；30第一互连结构；31第一金属互连线；32第一引脚；40承载片；50第一凹槽；60第二凹槽；70第一胶粘层；80第二胶粘层；90钝化层；100第二互连结构；101第二金属互连线；102第二引脚；A’第一芯片；B’第二芯片；C’第三芯片；10’基底；11’第一面；12’第二面；20’通孔结构；21’介质层；22’导电层；30’第一互连结构；31’第一金属互连线；32’第一引脚；40’承载板；50’第一凹槽；60’第二凹槽；70’第一胶粘层；80’第二胶粘层；90’钝化层；100’第二互连结构；101’第二金属互连线；102’第二引脚。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明实施例的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
除非上下文明确要求，否则在说明书的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
在本发明实施例的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
当一元件或层被提及为在另一元件或层“上”、“被接合到”、“被连接到”或“被联接到”另一元件或层时，其可直接在另一元件或层上、被直接接合、连接或联接到另一元件或层，或者可存在中间元件或层。相比之下，当一元件被提及为“直接”在另一元件或层“上”、“直接被接合到”、“直接被连接到”或“直接被联接到”另一元件或层时，可不存在中间元件或层。用于描述元件之间关系的其它词语应该以相似方式被解释。如在此使用的，术语“和/或”包括一个或更多关联的所列项目中的任一或全部组合。
为易于说明，诸如“内”、“外”、“之下”、“下方”、“下部”、“上方”、“上部”等等的空间相关术语在此被用于描述图中例示的一个元件或特征与另一元件或特征的关系。将理解的是，空间相关术语可意欲包含设备在使用或操作中的除图中描绘的方位之外的不同的方位。例如，如果图中的设备被翻转，则被描述为在其它元件或特征“下方”或“之下”的元件于是将被定位为在该其它元件或特征“上方”。因而，示例术语“下方”能包含上方和下方的方位二者。设备可以以其它方式被定向，并且在此使用的空间相关描述词应该被相应地解释。
三维埋入(扇出)封装是在基板(基板可以是晶圆级或板级)实现芯片的三维扇出封装，是一种I/O数多、集成灵活性好的先进封装工艺，可实现一个封装体内垂直和水平方向多芯片集成。现有三维集成技术，采用模塑料作为扇出载板，与传统硅圆片的制成存在巨大的差异。在硅片上进行光刻，显影，曝光，制作精细金属线路，植球等工艺成熟。但模塑料本身不适合上述加工过程，比如模塑料不耐高温，容易老化，容易产生翘曲，模塑料圆片拿持和精细线路制备等存在难题，需要定制化的相关设备。从结构本身来看，模塑料与硅的热膨胀系数差别较大，会带来可靠性问题，对于功耗较大的芯片，模塑料的散热也是问题。
为了解决模塑料封装的缺陷，本发明实施例的埋入基板芯片系统三维封装方法采用散热性好且不易变形的材料对芯片进行封装，以提高封装结构的可靠性。
图1是本发明第一实施例的埋入基板芯片系统三维封装方法的流程图。如图1所示，本发明第一实施例的封装方法包括如下步骤：
步骤S100、提供基底10，所述基底10包括相对设置的第一面11和第二面12。
步骤S200、在所述第一面11形成多个通孔结构20，所述通孔结构20包括形成在孔底部和侧壁的介质层21和填充在所述介质层21上的导电层22。
步骤S300、在所述第一面11上形成与所述通孔结构20电连接的第一互连结构30。
步骤S400、在所述第一面11键合承载片40，以保护所述第一面11。
步骤S500、采用平坦化工艺减薄所述第二面12，以露出所述导电层22。
步骤S600、在所述第二面12上形成第一凹槽50。
步骤S700、在所述第一凹槽50中放置至少一个芯片。
步骤S800、在所述第二面12上形成钝化层90，以覆盖所述芯片和所述第二面12。
步骤S900、在所述钝化层90上形成分别与所述通孔结构20和所述芯片电连接的第二互连结构100。
步骤S1000、去除所述承载片40。
在一种可选的实现方式中，本发明第一实施例的封装方法还包括如下步骤：
步骤S600a、在所述第二面12上形成第二凹槽60。
步骤S700a、在所述第二凹槽60中放置至少一个芯片。
图2-图11是本发明实施例的封装方法的各步骤形成的结构的示意性剖视图。图2是基底10的剖面示意图。参考图2，在步骤S100中，提供基底10。所述基底10包括相对设置的第一面11和第二面12。
所述基底10的材料为硅、玻璃、印制电路板、陶瓷、金刚石以及金属中的至少一种。
可选地，所述基底10的材料具有较好的热稳定性和较好的散热性。在本实施例中，可以采用硅晶圆作为基底10材料。由于硅价格较低，易于加工，采用硅晶圆作为基底10材料可以降低加工成本。
在其他可选的实现方式中，基底10的材料也可以是碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、或镝化铟等。
参考图3，在步骤S200中，在所述第一面11形成多个通孔结构20，所述通孔结构20包括形成在孔底部和侧壁的介质层21和填充在所述介质层21上的导电层22。
具体地，在所述第一面11形成多个通孔结构20包括如下步骤：
步骤S201、刻蚀所述第一面11，以形成多个孔。
步骤S202、在所述多个孔中形成覆盖所述孔底部和侧壁的介质层21。
步骤S203、在所述介质层21上填充导电材料，以形成导电层22。
在步骤S201中，刻蚀所述第一面11，以形成多个孔。具体采用干法刻蚀或者湿法工艺刻蚀第一面11的预定位置，以形成多个孔。在本实施例中，采用干法刻蚀工艺形成所述多个孔，所述干法刻蚀工艺可以是反应离子刻蚀的方法。所述孔的底部与第二面12具有一定的距离。
在步骤S202中，在所述多个孔中形成覆盖所述孔底部和侧壁的介质层21。具体地，可以采用化学气相沉积(Chemical Vapor Deposition，CVD)的工艺在孔的底部和侧壁形成介质层21。化学气相沉积法可以包括低温化学气相沉积(Low Temperature ChemicalVapor Deposition，LTCVD)、低压化学气相沉积(Low Pressure Chemical VaporDeposition，LPCVD)、快热化学气相沉积(Rapid Thermo Chemical Vapor Deposition，RTCVD)、等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)等。所述介质层21的材料可以为二氧化硅、氮化硅、氮氧化硅或碳氧化硅中的至少一种。
所述介质层21起到电隔离的作用，避免导电层22与基底10或者其他结构电连接导致的短路。确保封装结构的可靠性。在本实施例中，所述介质层21可以采用高温沉积工艺或者热氧化工艺制作。由此，能够提高介质层21的致密性，提高介质层21的绝缘性。
在步骤S203中，在所述介质层21上填充导电材料，以形成导电层22。
所述导电材料为钛、钽、铬、钨、铜、铝、镍、金或者导电胶中的至少一种。
在一种可选的实现方式中，所述导电材料为铜，可以采用电镀的工艺在介质层21上形成导电层22。
在另一中可选的实现方式中，所述导电材料为导电胶，在所述介质层21上填充导电胶，干燥后形成导电层22。
应理解，作为示例，本发明实施例的附图只示出在基底10中的一个截面的三个通孔结构20，实际上在所述基底10中可以形成有其他通孔结构20。通孔结构20的排布不仅限于后续放置的芯片的四周，还可以位于任意位置的基底10上。
参考图4，在步骤S300中，在所述第一面11上形成与所述通孔结构20电连接的第一互连结构30。
在本实施例中，所述第一互连结构30包括第一金属互连线31和第一引脚32。可选地，所述第一引脚32可以是金属凸点、焊球或者导电胶。
所述第一金属互连线31与导电层22电连接，所述第一引脚32用于重新布线I/O的位置。
具体地，所述第一金属互连线31可以通过在第一面11上形成绝缘层，刻蚀绝缘层，以形成沟槽，在沟槽中形成第一金属互连线31。
在本实施例中，第一面11位于芯片的背面，先在位于芯片背面的第一面11上形成通孔结构20和与通孔结构20电连接的第一互连结构30。能够避免先粘贴芯片后采用高温沉积工艺或者热氧化工艺的高温导致胶粘层失效。
参考图5，在步骤S400中，在所述第一面11键合承载片40，以保护所述第一面11。
具体地，将所述承载片40通过键合胶粘贴在所述第一面11上。其中，所述承载片40为硅片，玻璃，金属或印制电路板。
在本实施例中，键合胶可以缓冲键合过程产生的压力，保护表面结构。承载片40一方面保护第一面11所形成的结构，另一方面承载基底10，辅助后续的加工。后续工艺会从第二面12减薄基底10，使基底10的厚度一般在200微米，已经无法直接拿放和加工了，需要有承载片40辅助才可以加工。同时，避免因为内应力导致基底10变形，承载片40可以矫正基底10，避免因为基底10变形导致用于固定基底10的真空吸盘无法吸附基底10。
在本实施例中，采用承载片辅助加工，能够满足封装结构薄型化的需求，从而能够减小封装结构的体积。
参考图6，在步骤S500中，采用平坦化工艺减薄所述第二面12，以露出所述导电层22。
具体可以采用研磨减薄(Grinding)工艺或者化学机械抛光(ChemicalMechanical Polishing，CMP)对基底10的第二面12进行研磨或者抛光，以减薄基底10的厚度至露出导电层22。
进一步地，减薄基底10的厚度至所述基底10的厚度为100微米-300微米。在本实施例中，减薄后的基底10的厚度为200微米。
参考图7，在步骤S600中，在所述第二面12上形成第一凹槽50。
参考图7，在步骤S600a中，在所述第二面12上形成第二凹槽60。
具体地，步骤S600a和步骤S600同时执行。在本实施例中，采用刻蚀工艺在第二面12上形成第一凹槽50和第二凹槽60。
参考图8，在步骤S700中，在所述第一凹槽50中放置至少一个芯片。
具体地，将第一芯片A和第二芯片B粘贴在所述第一凹槽50的底部。所述第一芯片A和所述第二芯片B之间间隔预定距离。
在本实施例中，通过粘合胶水固定第一芯片A和第二芯片B，粘合胶水填充第一凹槽50和芯片之间的缝隙，最终形成位于芯片和第一凹槽50之间的第一胶粘层70。
参考图8，在步骤S700a中，在所述第二凹槽60中放置至少一个芯片。
所述第二凹槽60设置在所述第一凹槽50的一侧，部分通孔结构20位于所述第一凹槽50和所述第二凹槽60之间。
具体地，步骤S700a和步骤S700同时执行。将第三芯片C粘贴在第二凹槽60的底部。在本实施例中，通过粘合胶水固定第三芯片C，粘合胶水填充第一凹槽50和芯片之间的缝隙，最终形成位于芯片和第一凹槽50之间的第二胶粘层80。
在其他可选的实现方式中，所述第一胶粘层70和所述第二胶粘层80可以替换为芯片粘结膜(Die Attach Film，DAF)
从芯片的功能来说，所述第一芯片A、第二芯片B以及所述第三芯片C分别为模拟集成电路芯片、数字集成电路芯片、数/模混合集成电路芯片或微机电系统(MEMS)芯片中的至少一种。从芯片的材质来说，所述第一芯片A、第二芯片B以及所述第三芯片C可以分别为Lowk或非Low k芯片。
在本实施例中，以形成第一凹槽50和第二凹槽60为例进行说明，事实上，基底10上还可以根据封装的需要形成其它凹槽。也就是说，凹槽的数量可以是多个。同时，单个凹槽埋入芯片数量不仅限于一个或者两个，也可以是多个。芯片的种类可以相同也可以不同。由此，将不同种类或者不同材质集成，能够提高封装结构的集成度。
参考图9，在步骤S800中，在所述第二面12上形成钝化层90，以覆盖所述芯片和所述第二面12。
所述钝化层90的材料可以为二氧化硅、氮化硅、氮氧化硅或碳氧化硅中的至少一种。可以采用化学气相沉积的工艺形成所述钝化层90。钝化层90一方面可以保护芯片，起到防水防尘的作用，另一方面可以起到绝缘的作用，避免芯片短路。
在本实施例中，所述钝化层90用于将芯片封装在所述第一凹槽50以及第二凹槽60中。
参考图10，在步骤S900中，在所述钝化层90上形成分别与所述通孔结构20和所述芯片电连接的第二互连结构100。
在本实施例中，所述第二互连结构100包括第二金属互连线101和第二引脚102。可选地，所述第二引脚102可以是金属凸点、焊球或者导电胶。
具体地，所述第二金属互连线101可以通过刻蚀钝化层90，在钝化层90形成沟槽，在沟槽中形成第二金属互连线101。
在一种可选的实现方式中，所述第二金属互连线101的材料为铜，具体可以采用电镀的工艺在沟槽中形成第二金属互连线101。
所述第二金属互连线101分别与导电层22和芯片电连接，所述第二金属凸点用于重新布线I/O引脚的位置。由此，通过通孔结构20使第一互连结构30和第二互连结构100电连接，使I/O引脚分布在芯片的正面和背面，能够减小封装结构的体积，提高集成度。
参考图11，在步骤S1000中，去除所述承载片40。
在本发明第一实施例中，通过先在基底10的第一面11形成通孔结构20，再在基底10的第二面12形成第一凹槽50并将芯片固定在第一凹槽50内，使通孔结构20和第一凹槽50分别在基底10的两个面加工，避免加工过程中相互影响。同时，先形成通孔结构20可以避免形成通孔过程中的高温导致固定在第一凹槽50中的芯片脱落或者移动。因此，本发明实施例的封装方法可以提高封装结构的可靠性。
应理解，在本发明实施例的附图中，通孔结构20、第一凹槽50以及第二凹槽60的侧壁以垂直面为例进行说明，但实际上，通孔结构20、第一凹槽50以及第二凹槽60为刻蚀形成，因此，通孔结构20、第一凹槽50以及第二凹槽60的侧壁也可以是斜面或者不规则形状等。
图12是本发明第二实施例的埋入基板芯片系统三维封装结构的示意图。如图12所示，本发明第二实施例的封装结构包括：基底10’、多个通孔结构20’、第一互连结构30’、第一凹槽50’、芯片、钝化层90’以及第二互连结构100’。
基底10’包括相对设置的第一面11’和第二面12’。
所述基底10’的材料为硅、玻璃、印制电路板、陶瓷、金刚石以及金属中的至少一种。
可选地，所述基底10’的材料具有较好的热稳定性和较好的散热性。在本实施例中，可以采用硅晶圆作为基底10’材料。由于硅价格较低，可以降低加工成本。同时，硅易于加工，可以制作细线条，高密度布线，可以满足高密度O/I的需求。而且，硅和芯片之间的热膨胀系数相近，因此封装结构具有优良的可靠性。
在其他可选的实现方式中，基底10’的材料也可以是碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、或镝化铟等。
多个通孔结构20’包括贯穿所述基底10’的导电层22’和位于所述导电层22’和基底10’之间的介质层21’。
所述通孔结构20’位于所述基底10’的孔中。所述孔为垂直孔、台阶孔或者喇叭形孔中的至少一种。
所述介质层21’起到电隔离的作用，避免导电层22’与基底10’或者其他结构电连接导致的短路。确保封装结构的可靠性。在本实施例中，所述介质层21’的材料可以为二氧化硅、氮化硅、氮氧化硅或碳氧化硅中的至少一种。
所述导电层22’的材料可以为钛、钽、铬、钨、铜、铝、镍、金或者导电胶中的至少一种。在本实施例中，所述导电层22’的材料为铜。
第一互连结构30’形成在所述第一面11’上，且与所述导电层22’电连接。
在本实施例中，所述第一互连结构30’包括第一金属互连线31’和第一引脚32’。可选地，所述第一引脚32’可以是金属凸点、焊球或者导电胶。
所述第一金属互连线31’与导电层22’电连接，所述第一引脚32’用于重新布线I/O的位置。
第一凹槽50’形成在第二面12’上。
芯片设置在所述第一凹槽50’中。
在一种可选的实现方式中，所述芯片包括第一芯片A’和第二芯片B’。
所述第一芯片A’和所述第二芯片B’粘贴在所述第一凹槽50’的底部。所述第一芯片A’和所述第二芯片B’之间间隔预定距离。具体地，第一芯片A’和第二芯片B’通过第一胶粘层70’粘贴在第一凹槽50’的底部。
在一种可选的实现方式中，所述封装结构还包括第二凹槽60’，第二凹槽60’形成在所述第二面12’上。具体地，所述第二凹槽60’设置在所述第一凹槽50’的一侧，部分通孔结构20’位于所述第一凹槽50’和所述第二凹槽60’之间。
所述第一凹槽50’和所述第二凹槽60’的形状分别为任意多边形，圆形或椭圆形。
第三芯片C’，粘贴在所述第二凹槽60’的底部。具体地，第三芯片C’通过第二胶粘层80’粘贴在第一凹槽50’的底部。
所述第一芯片A’、第二芯片B’以及所述第三芯片C’分别为模拟集成电路芯片、数字集成电路芯片、数/模混合集成电路芯片或微机电系统芯片中的至少一种。
从芯片的功能来说，所述第一芯片A’、第二芯片B’以及所述第三芯片C’分别为模拟集成电路芯片、数字集成电路芯片、数/模混合集成电路芯片或MEMS芯片中的至少一种。从芯片的材质来说，所述第一芯片A’、第二芯片B’以及所述第三芯片C’可以分别为Low k或非Low k芯片。
在本实施例中，以封装结构包括第一凹槽50’和第二凹槽60’为例进行说明，事实上，基底10’上还可以根据封装的需要形成其它凹槽。也就是说，凹槽的数量可以是多个。同时，单个凹槽埋入芯片数量不仅限于一个或者两个，也可以是多个。芯片的种类可以相同也可以不同。由此，将不同种类或者不同材质集成，能够提高封装结构的集成度。
钝化层90’覆盖所述芯片和所述第二面12’。
所述钝化层90’的材料可以为二氧化硅、氮化硅、氮氧化硅或碳氧化硅中的至少一种。钝化层90’一方面可以保护芯片，起到防水防尘的作用，另一方面可以起到绝缘的作用，避免芯片短路。
第二互连结构100’形成在所述钝化层90’中，且分别与所述通孔结构20’和所述芯片电连接。
所述第二互连结构100’包括第二金属互连线101’和第二引脚102’。可选地，所述第二引脚102’可以是金属凸点、焊球或者导电胶。第二金属互连线101’可以形成在钝化层90’中，第二引脚102’与第二金属互连线101’电连接，可以部分形成在钝化层90’的上。
在本发明第二实施例中，通过通孔结构20’使第一互连结构30’和第二互连结构100’电连接，使I/O引脚分布在芯片的正面和背面，实现了芯片正反两面的三维垂直互连，能够提高引脚密度，实现更多功能，且满足小体积，低损耗的，低延时的需求。能够减小封装结构的体积，提高集成度。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (21)

1.一种埋入基板芯片系统三维封装方法，其特征在于，所述方法包括：
提供基底(10)，所述基底(10)包括相对设置的第一面(11)和第二面(12)；
在所述第一面(11)形成多个通孔结构(20)，所述通孔结构(20)包括形成在孔底部和侧壁的介质层(21)和填充在所述介质层(21)上的导电层(22)；
在所述第一面(11)上形成与所述通孔结构(20)电连接的第一互连结构(30)；
在所述第一面(11)键合承载片(40)，以保护所述第一面(11)；
采用平坦化工艺减薄所述第二面(12)，以露出所述导电层(22)；
在所述第二面(12)上形成第一凹槽(50)；
在所述第一凹槽(50)中放置至少一个芯片；
在所述第二面(12)上形成钝化层(90)，以覆盖所述芯片和所述第二面(12)；
在所述钝化层(90)上形成分别与所述通孔结构(20)和所述芯片电连接的第二互连结构(100)；以及
去除所述承载片(40)。
2.根据权利要求1所述的方法，其特征在于，所述在所述第一凹槽(50)中放置至少一个芯片包括：
将第一芯片(A)和第二芯片(B)粘贴在所述第一凹槽(50)的底部；所述第一芯片(A)和所述第二芯片(B)之间间隔预定距离。
3.根据权利要求2所述的方法，其特征在于，所述方法还包括：
在所述第二面(12)上形成第二凹槽(60)；以及
将第三芯片(C)粘贴在第二凹槽(60)的底部。
4.根据权利要求3所述的方法，其特征在于，所述第二凹槽(60)设置在所述第一凹槽(50)的一侧，部分通孔结构(20)位于所述第一凹槽(50)和所述第二凹槽(60)之间。
5.根据权利要求3所述的方法，其特征在于，所述第一芯片(A)、第二芯片(B)以及所述第三芯片(C)分别为模拟集成电路芯片、数字集成电路芯片、数/模混合集成电路芯片或微机电系统芯片中的至少一种。
6.根据权利要求3所述的方法，其特征在于，在所述第一面(11)形成多个通孔结构(20)包括：
刻蚀所述第一面(11)，以形成多个孔；
在所述多个孔中形成覆盖所述孔底部和侧壁的介质层(21)；以及
在所述介质层(21)上填充导电材料，以形成导电层(22)。
7.根据权利要求6所述的方法，其特征在于，所述导电材料为钛、钽、铬、钨、铜、铝、镍、金或者导电胶中的至少一种。
8.根据权利要求3所述的方法，其特征在于，所述第一凹槽(50)和所述第二凹槽(60)分别采用刻蚀工艺形成。
9.根据权利要求1所述的方法，其特征在于，所述基底(10)的材料为硅、玻璃、印制电路板、陶瓷、金刚石以及金属中的至少一种。
10.根据权利要求1所述的方法，其特征在于，所述介质层(21)的材料为二氧化硅、氮化硅、氮氧化硅或碳氧化硅中的至少一种。
11.根据权利要求1所述的方法，其特征在于，所述在所述第一面(11)键合承载片(40)包括：
将所述承载片(40)通过键合胶粘贴在所述第一面(11)上；
其中，所述承载片(40)为硅片、玻璃、金属或印制电路板。
12.一种埋入基板芯片系统三维封装结构，其特征在于，所述封装结构包括：
基底(10’)，包括相对设置的第一面(11’)和第二面(12’)；
多个通孔结构(20’)，所述通孔结构(20’)包括贯穿所述基底(10’)的导电层(22’)和位于所述导电层(22’)和基底(10’)之间的介质层(21’)；
第一互连结构(30’)，形成在所述第一面(11’)上，且与所述导电层(22’)电连接；
第一凹槽(50’)，形成在第二面(12’)上；
芯片，设置在所述第一凹槽(50’)中；
钝化层(90’)，覆盖所述芯片和所述第二面(12’)；以及
第二互连结构(100’)，形成在所述钝化层(90’)中，且分别与所述通孔结构(20’)和所述芯片电连接。
13.根据权利要求12所述的封装结构，其特征在于，所述芯片包括第一芯片(A’)和第二芯片(B’)；
所述第一芯片(A’)和所述第二芯片(B’)粘贴在所述第一凹槽(50’)的底部；所述第一芯片(A’)和所述第二芯片(B’)之间间隔预定距离。
14.根据权利要求13所述的封装结构，其特征在于，所述封装结构还包括：
第二凹槽(60’)，形成在所述第二面(12’)上；以及
第三芯片(C’)，粘贴在所述第二凹槽(60’)的底部。
15.根据权利要求14所述的封装结构，其特征在于，所述第一芯片(A’)、第二芯片(B’)以及所述第三芯片(C’)分别为模拟集成电路芯片、数字集成电路芯片、数/模混合集成电路芯片或微机电系统芯片中的至少一种。
16.根据权利要求14所述的封装结构，其特征在于，所述第二凹槽(60’)设置在所述第一凹槽(50’)的一侧，部分所述通孔结构(20’)位于所述第一凹槽(50’)和所述第二凹槽(60’)之间。
17.根据权利要求12所述的封装结构，其特征在于，所述基底(10’)的材料为硅、玻璃、印制电路板、陶瓷、金刚石或者金属中的至少一种。
18.根据权利要求12所述的封装结构，其特征在于，所述导电层(22’)的材料为钛、钽、铬、钨、铜、铝、镍、金或者导电胶中的至少一种。
19.根据权利要求12所述的封装结构，其特征在于，所述介质层(21’)的材料为二氧化硅、氮化硅、氮氧化硅或碳氧化硅中的至少一种。
20.根据权利要求14所述的封装结构，其特征在于，所述第一凹槽(50’)和所述第二凹槽(60’)的形状分别为任意多边形，圆形或椭圆形。
21.根据权利要求12所述的封装结构，其特征在于，所述通孔结构(20’)位于所述基底(10’)的孔中；
所述孔为垂直孔、台阶孔或者喇叭形孔。
CN202010968442.0A 2020-09-15 2020-09-15 一种埋入基板芯片系统三维封装方法及结构 Pending CN112071761A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010968442.0A CN112071761A (zh) 2020-09-15 2020-09-15 一种埋入基板芯片系统三维封装方法及结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010968442.0A CN112071761A (zh) 2020-09-15 2020-09-15 一种埋入基板芯片系统三维封装方法及结构

Publications (1)

Publication Number Publication Date
CN112071761A true CN112071761A (zh) 2020-12-11

Family

ID=73696796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010968442.0A Pending CN112071761A (zh) 2020-09-15 2020-09-15 一种埋入基板芯片系统三维封装方法及结构

Country Status (1)

Country Link
CN (1) CN112071761A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820712A (zh) * 2020-12-31 2021-05-18 北京大学深圳研究生院 三维异质集成的扇出型封装结构及制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820712A (zh) * 2020-12-31 2021-05-18 北京大学深圳研究生院 三维异质集成的扇出型封装结构及制造方法

Similar Documents

Publication Publication Date Title
KR102301805B1 (ko) 산화물 본딩된 웨이퍼 스택 내에서의 다이 캡슐화
US8110900B2 (en) Manufacturing process of semiconductor device and semiconductor device
US8093711B2 (en) Semiconductor device
JP5389956B2 (ja) ボンドパッドを貫通して延在するバイアを有するスタック型マイクロ電子アセンブリ
KR20230029960A (ko) 통합 장치 패키지
CN103077933B (zh) 三维的芯片到晶圆级集成
TWI831969B (zh) 半導體結構及其製造方法
US7446424B2 (en) Interconnect structure for semiconductor package
US20110171781A1 (en) Method of fabricating a 3-d device
US10549985B2 (en) Semiconductor package with a through port for sensor applications
US20080057620A1 (en) Redistribution layers for microfeature workpieces, and associated systems and methods
WO2015183959A1 (en) Structure and method for integrated circuits packaging with increased density
US20230207472A1 (en) Semiconductor package and manufacturing method of semiconductor package
US20080277801A1 (en) Semiconductor component and production method
US20230170272A1 (en) Semiconductor package and method of fabricating the same
CN213936169U (zh) 一种二次塑封封装结构
US11417587B2 (en) Package structure and method of fabricating the same
CN112071761A (zh) 一种埋入基板芯片系统三维封装方法及结构
EP3736863A1 (en) On-silicon bridge interconnecting disaggregated cavity dies
WO2024021356A1 (zh) 高深宽比tsv电联通结构及其制造方法
CN212461602U (zh) 一种埋入基板芯片系统三维封装结构
US11183483B2 (en) Multichip module and electronic device
US11664315B2 (en) Structure with interconnection die and method of making same
US20240096825A1 (en) Bond head with elastic material around perimeter to improve bonding quality
KR100986175B1 (ko) 반도체 장치 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination